CN101908526A - 对准标记布局和对准标记结构 - Google Patents

对准标记布局和对准标记结构 Download PDF

Info

Publication number
CN101908526A
CN101908526A CN2009101666926A CN200910166692A CN101908526A CN 101908526 A CN101908526 A CN 101908526A CN 2009101666926 A CN2009101666926 A CN 2009101666926A CN 200910166692 A CN200910166692 A CN 200910166692A CN 101908526 A CN101908526 A CN 101908526A
Authority
CN
China
Prior art keywords
alignment mark
reflector
material layer
list
list structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101666926A
Other languages
English (en)
Other versions
CN101908526B (zh
Inventor
刘安雄
黄浚彦
谢明宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN101908526A publication Critical patent/CN101908526A/zh
Application granted granted Critical
Publication of CN101908526B publication Critical patent/CN101908526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明的优选实施例提供了一种对准标记布局和对准标记结构。该对准标记布局包含：第一对准图案，包含多条相互平行的第一条状结构，第一对准图案设于基底上，其中各条第一条状结构各包含第一尺寸；以及第二对准图案，设于第一对准图案上并且与第一对准图案重叠，第二对准图案包含多条相互平行的第二条状结构，其中各条第二条状结构各包含第二尺寸，其中各条第二条状结构的第二尺寸大于各条第一条状结构的第一尺寸。根据本发明的实施例，增加对准对比度和对准精确度。

Description

对准标记布局和对准标记结构
技术领域
本发明涉及对准标记布局和对准标记结构，尤其是关于一种改善对准对比度(alignment contrast)的对准标记布局和对准标记结构。
背景技术
集成电路是由许多形成在半导体基板上的电路元件以及多层堆叠在基板上方的介电层与金属内连线所构成。不同层的金属内连线由金属插塞(plug)所电连接，以形成特定的电路功能。在集成电路工艺中，光学光刻技术是一种用来将光掩模上的电路图案转移至光阻层，以在晶片上定义出图案的精密图案转移技术。随着集成电路的设计线宽缩小以及集成度不断提高，在对光阻层进行曝光步骤时，晶片对准精确度(alignment accuracy)就显得相当重要。
通常，材料层的对准利用步进机来完成，通常会由步进机射出一具有固定波长的光源，如激光，来侦测位于晶片上的对准标记的位置，前述的激光在照射到对准标记之后会发生反射或绕射的现像，之后反射或绕射的激光被侦测器侦测之后，即可以由此调整晶片和光掩模之间的相对位置。
一般而言，反射或绕射的激光的品质取决于对准标记的结构，例如：对准标记的材料、对准标记的阶梯高度和对准标记的尺寸。
然而，在进行晶片上进行电路元件制作时，对准标记的完整性经常会被破坏，举例而言，在化学机械抛光工艺后，对准标记的阶梯高度可能会被磨平或是高度被降低。再者，若是有较厚金属层或是较厚的多晶硅层或是其它不透光的材料形成在对准标记上，将会造成侦测器无法侦测到对准标记的位置。综合而言，当对准标记的反射性不佳或是阶梯高度不足时，对准标记将会难以侦测，并且当有其它材料层放置在对准标记上时，亦会影响侦测器的侦测结果。
传统上，有许多解决上述的方式，例如：在旧的对准标记附近形成新的对准标记，或是在进行化学机械抛光工艺之前，利用光阻保护对准标记。
然而，传统的作法既耗时又浪费空间，因此，需要设计一种不占空间的对准标记并且能够提供良好的对准对比度。
发明内容
有鉴于此，本发明提供一种对准标记布局和对准标记图案来增加对准对比度和对准精确度。
根据本发明的优选实施例，本发明提供一种对准标记布局，包含：
第一对准图案，包含多条相互平行的第一条状结构，该第一对准图案设于基底上，其中各这些第一条状结构各包含第一尺寸；以及第二对准图案，设于该第一对准图案上并且与该第一对准图案重叠，该第二对准图案包含多条相互平行的第二条状结构，其中各这些第二条状结构各包含第二尺寸，其中各这些第二条状结构的该第二尺寸大于各这些第一条状结构的该第一尺寸。
根据本发明的另一优选实施例，本发明提供一种对准标记结构，包含：第一反射层，设于基底上；透明材料层，设于该反射层上；对准图案，设于该透明材料层上。
根据本发明的优选实施例，本发明的对准图案具有一特别的布局，位于前层的对准图案的宽度小于位于当层的对准图案的宽度。根据本发明的另一优选实施例，使用本发明的对准标记结构时，介于当层的对准图案的表面和位于基底上的反射层的表面之间的距离，即定义为对准图案的阶梯高度。
附图说明
图1为本发明的对准标记布局的俯视示意图。
图2为根据本发明的第一优选实施例所绘示的图1中的对准标记布局沿A-A方向的侧视示意图。
图3为根据本发明的第二优选实施例所绘示的图1中的对准标记布局沿A-A方向的侧视示意图。
图4为根据本发明的第三优选实施例所绘示的对准标记结构的侧视示意图。
图5为根据本发明的第四优选实施例所绘示的对准标记结构的侧视示意图。
附图标记说明
10    对准标记布局           12    第一对准图案
14    第一条状结构           15    反射层
16    第二对准图案           17    第一材料层
18    第二条状结构           20    基底
21    第二材料层             50    对准标记结构
55    反射层                 57    透明材料层
58    矩形突出物/沟槽图案    60    基底
62    反射层
具体实施方式
图1为本发明的对准标记布局的俯视示意图。图2为根据本发明的第一优选实施例所绘示的图1中的对准标记布局沿A-A方向的侧视示意图。如图1和图2所示，一种对准标记布局10，包含第一对准图案12，包含多条相互平行的第一条状结构14，第一对准图案12设于基底20上，其中各条第一条状结构14各包含第一尺寸。第一对准图案12和第一条状结构14在图1中以虚线表示。
对准标记布局10另包含第二对准图案16，设于第一对准图案12上并且与第一对准图案12重叠，第二对准图案16包含多条相互平行的第二条状结构18，其中各条第二条状结构18各包含第二尺寸，其中各个第二条状结构18的第二尺寸大于各条第一条状结构14的第一尺寸。根据本发明的优选实施例，第一尺寸指单条第一条状结构14的宽度；第二尺寸指单条第二条状结构18的宽度。
根据本发明的优选实施例，每条第一条状结构14和每条第二条状结构18皆是矩形，在图2中，为了叙述简明，只有绘示单条第一条状结构14和单条第二条状结构18，其余的条状结构14、18则被省略。图1中的第一对准图案12可以由绘示在图2中的第一条状结构14重复排列而成，而第二对准图案16可以由绘示在图2中的第一条状结构16重复排列而成。
如图2所示，第一条状结构14设置于基底20上。第一条状结构14优选为设置于基底20上的矩形突出物。此外，第一条状结构14上顺应地覆有反射层15并且反射层15由第一条状结构14上延伸到基底20的表面。再者，反射层15选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。
第一材料层17设置在反射层15上，其中第一材料层17实质上是透明的，第一材料层17可以是任何能让由侦测器所发出的激光通过的材料，根据本发明的优选实施例，第一材料层17可以为氧化硅。第二条状结构18则是设置在第一材料层17上，并且第二条状结构18优选为矩形突出物并且包含反射材料，举例而言，第二条状结构18可以由多晶硅、金属、碳、金属硅化物或氮化硅所构成。
第一条状结构14具有第一宽度W1，并且第二条状结构18具有第二宽度W2，第二宽度W2大于第一宽度W1，在本实施例中，第二宽度W2大于第一宽度W1和反射层15的厚度的总和。
此外，第一条状结构14具有第一边缘E1；而第二条状结构18具有第二边缘E2，距离D介于第一边缘E1和第二边缘E2之间，距离D优选不小于200纳米，以提供足够的工艺宽裕度。再者，第二条状结构18位于第一条状结构14的正上方，并且在宽度方向和第一条状结构14完全重叠。第一宽度W1优选为1.2微米，而第二宽度W2为1.6微米。
以图2中的对准标记布局10进行对准步骤时，利用侦测器(图未示)所发出的光源(图未示)照射第二条状结构18和反射层15，以侦测介于反射层15的表面和第二条状结构18的上表面之间的一阶梯高度H1，，而对准对比度(alignment contrast)则因为对准标记布局的特殊结构而改善。补充说明的是：第二宽度W2必须比第一宽度W1大的目的是要避免第一条状结构14的形状干扰由侦测器发出的激光。
虽然第一条状结构14在上述实施例中是为矩形突出物，但是第一条状结构14亦可以为形成在基底20中的沟槽图案。
图3为根据本发明的第二优选实施例所绘示的图1中的对准标记布局沿A-A方向的侧视示意图。在图3中，为了叙述简明，只有绘示单条第一条状结构14和单条第二条状结构18，其余的条状结构14、18则被省略。图1中的第一对准图案12可以由绘示在图3中的第一条状结构14重复排列而成，而第二对准图案16可以由绘示在图3中的第二条状结构18重复排列而成。第一实施例和第二实施例主要的差别在于：第二实施中的第一条状结构14和第二条状结构18皆是沟槽图案。
如图3所示，第一条状结构14为在基底20中的一个凹入的沟槽图案，反射层15顺应地覆盖第一条状结构14，并且反射层15由第一条状结构14表面延伸到基底20的表面。第一材料层17设置在反射层15上，其中第一材料层17实质上是透明的，第一材料层17可以是任何能让由侦测器所发出的激光通过的材料，根据本发明的优选实施例，第一材料层17可以为氧化硅。第二材料层21设置于第一材料层17上，第二条状结构18则为在第二材料层21中的凹入的沟槽图案，并且第一材料层17可经由第二条状结构18曝露出来。第二材料层21可以是具有反射性质的材料，如多晶硅、金属、碳、金属硅化物或氮化硅。第一条状结构14具有第一宽度W1，并且第二条状结构18具有第二宽度W2，第二宽度W2大于第一宽度W1。此外，第一条状结构14具有第一边缘E1；而第二条状结构18具有第二边缘E2，距离D介于第一边缘E1和第二边缘E2之间，距离D优选不小于200纳米，以提供足够的工艺宽裕度。第一宽度W1优选为1.2微米，而第二宽度W2为1.6微米。
以图3中的对准标记布局10进行对准步骤时，利用侦测器(图未示)所发出的光源(图未示)照射第二材料层21和反射层15，以侦测介于反射层15的表面和第二材料层21的上表面之间的一阶梯高度H2，而对准对比度(alignment contrast)则因为对准标记布局的特殊结构而改善。虽然，第一条状结构14在第二实施例中是为凹入的沟槽图案，但是第一条状结构14亦可以为形成在基底20上的矩形突出物。
图4为根据本发明的第三优选实施例所绘示的对准标记结构的侧视示意图。如图4所示，一种对准标记结构50包含：反射层55，设置在基底60上；透明材料层57，设于反射层55上；和包含至少一矩形突出物58的对准图案，，设于透明材料层57上，对准图案可以由多数个矩形突出物58重复排列而成，反射层55选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。透明材料层57实质上是透明的，可以是任何能让由侦测器所发出的激光通过的材料，根据本发明的优选实施例，透明材料层57可以为氧化硅。矩形突出物58具有反射性质，也就是说，矩形突出物58可以反射由侦测器发出的激光。在某些情况下，矩形突出物58亦可使激光发生绕射的现象。
以图4中的对准标记结构50进行一对准步骤时，利用侦测器(图未示)所发出的光源(图未示)照射矩形突出物58和反射层55，以侦测介于反射层55的表面和矩形突出物58的上表面之间的一阶梯高度H3，而对准对比度(alignment contrast)则因为对准标记结构50的特殊结构而改善。
图5为根据本发明的第四优选实施例所绘示的对准标记结构的侧视示意图。第三实施例和第四实施例主要的差别在于：第四实施中的对准标记结构包含多个沟槽图案，而非矩形突出物。在图5中，和图4中的元件具有相同功能的元件，将标以相同的标号，而关于该些相同元件的详细说明，请参阅第三实施例中的叙述。
如图5所示，一种对准标记结构50包含：反射层55，设置在基底60上；透明材料层57，设于反射层55上；反射层62，设置在透明材料层57上；和对准图案，包含设于反射层62中的至少一沟槽图案58，对准图案可以由多数个沟槽图案58重复排列而成。反射层62选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。
以图5中的对准标记结构50进行对准步骤时，利用侦测器(图未示)所发出的一源(图未示)照射反射层62和反射层55，以侦测介于反射层55的表面和反射层62的上表面之间的一阶梯高度H4，而对准对比度(alignmentcontrast)则因为对准标记结构50的特殊结构而改善。
本发明的第一优选实施例和第二优选实施例的特色在于第二条状结构18的宽度大于第一条状结构14的宽度，如此一来，侦测器所发射的激光即可在不被第一条状结构14的外形(topography)影响的下完成侦测，并且由于第二条状结构18位于第一条状结构14的正上方，并非如传统技术般，在和旧的对准标记错开的区域再形成新的对准标记，因此本发明较已知技术的方式节省空间。再者，以本发明的对准标记布局10结构来看，标记的阶梯高度将由第二条状结构18的表面和反射层15的表面的距离(H1，H2)来定义，如此一来，可以获得较大的对准对比度。
本发明的第三优选实施例和第四优选实施例的特色在于其前层的对准标记可以选择性设置，其重点在于反射层55的设置。如此一来，对准标记的阶梯高度由当层对准标记(矩形突出物/沟槽图案58)和反射层55之间的距离(H3，H4)来定义，因此，可以获得较大的对准对比度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (25)

1.一种对准标记布局，其特征在于包含：
第一对准图案，包含多条相互平行的第一条状结构，该第一对准图案设于基底上，其中各这些第一条状结构各包含第一尺寸；以及
第二对准图案，设于该第一对准图案上并且与该第一对准图案重叠，该第二对准图案包含多条相互平行的第二条状结构，其中各这些第二条状结构各包含第二尺寸，其中各这些第二条状结构的该第二尺寸大于各这些第一条状结构的该第一尺寸。
2.如权利要求1所述的对准标记布局，其特征在于各这些第一条状结构为矩形，并且各这些第二条状结构为矩形。
3.如权利要求2所述的对准标记布局，其特征在于各这些第一条状结构各包含第一宽度，并且各这些第二条状结构各包含第二宽度，该第二宽度大于该第一宽度。
4.如权利要求3所述的对准标记布局，其特征在于该第一宽度为1.2微米并且该第二宽度为1.6微米。
5.如权利要求2所述的对准标记布局，其特征在于各这些第一条状结构各包含第一边缘，并且各这些第二条状结构各包含第二边缘，其中该第一边缘和该第二边缘之间包含一距离。
6.如权利要求5所述的对准标记布局，其特征在于该距离不小于200纳米。
7.如权利要求1所述的对准标记布局，其特征在于这些第二条状结构包含反射材料。
8.如权利要求7所述的对准标记布局，其特征在于该反射材料系选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。
9.如权利要求1所述的对准标记布局，其特征在于这些第二条状结构位于一第一材料层上。
10.如权利要求9所述的对准标记布局，其特征在于各这些第二条状结构为形成在第二材料层中的沟槽图案，其中该第二材料层位于该第一材料层上。
11.如权利要求9所述的对准标记布局，其特征在于该第一材料层实质上是透明的。
12.如权利要求11所述的对准标记布局，其其特征在于这些第二条状结构为突出物并且形成在该第一材料层上。
13.如权利要求1所述的对准标记布局，其特征在于反射层覆盖各这些第一条状结构，并且该反射层延伸到该基底的一表面。
14.如权利要求13所述的对准标记布局，其特征在于在该反射层的表面和各该第二条状结构的上表面之间具有一阶梯高度。
15.如权利要求13所述的对准标记布局，其特征在于该反射层选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。
16.如权利要求1所述的对准标记布局，其特征在于透明材料层设置在该第二对准图案和该第一对准图案之间。
17.如权利要求16所述的对准标记布局，其特征在于该透明材料层包含氧化硅。
18.一种对准标记结构，其特征在于包含：
第一反射层，设于基底上；
透明材料层，设于该反射层上；以及
对准图案，设于该透明材料层上。
19.如权利要求18所述的对准标记结构，其特征在于该第一反射层选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。
20.如权利要求18所述的对准标记结构，其特征在于该透明材料层包含氧化硅。
21.如权利要求18所述的对准标记结构，其特征在于该对准图案包含多条矩形突出物，并且这些矩形突出物具有反射性。
22.如权利要求21所述的对准标记结构，其特征在于该第一反射层的表面和各该矩形突出物的上表面之间具有一阶梯高度。
23.如权利要求18所述的对准标记结构，其特征在于该对准图案包含形成在第二反射层中的多个沟槽图案，并且该第二反射层设于该透明材料层上。
24.如权利要求23所述的对准标记结构，其特征在于在该第二反射层的表面和该第一反射层的表面之间具有一阶梯高度。
25.如权利要求23所述的对准标记结构，其特征在于该第二反射层选自下列组：多晶硅、金属、碳、金属硅化物和氮化硅。
CN2009101666926A 2009-06-05 2009-08-28 对准标记布局和对准标记结构 Active CN101908526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/478,778 US8164753B2 (en) 2009-06-05 2009-06-05 Alignment mark arrangement and alignment mark structure
US12/478,778 2009-06-05

Publications (2)

Publication Number Publication Date
CN101908526A true CN101908526A (zh) 2010-12-08
CN101908526B CN101908526B (zh) 2013-06-26

Family

ID=43049403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101666926A Active CN101908526B (zh) 2009-06-05 2009-08-28 对准标记布局和对准标记结构

Country Status (5)

Country Link
US (1) US8164753B2 (zh)
JP (1) JP5011359B2 (zh)
CN (1) CN101908526B (zh)
DE (1) DE102009039128B4 (zh)
TW (1) TWI389286B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810312A (zh) * 2015-05-21 2015-07-29 深圳市华星光电技术有限公司 栅极层上的对位标记的制作方法
WO2015149401A1 (zh) * 2014-04-01 2015-10-08 深圳市华星光电技术有限公司 Tft lcd阵列对位标记设计及制造方法
CN106033482A (zh) * 2015-03-18 2016-10-19 联华电子股份有限公司 产生布局图案的方法
CN113296354A (zh) * 2020-02-22 2021-08-24 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130247935A1 (en) * 2011-10-31 2013-09-26 Seh-Jin Park Getter reticle
TWI573504B (zh) * 2013-10-16 2017-03-01 Adv Flexible Circuits Co Ltd The optical positioning structure of the circuit substrate
US11581264B2 (en) * 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods
US11694968B2 (en) * 2020-11-13 2023-07-04 Samsung Electronics Co., Ltd Three dimensional integrated semiconductor architecture having alignment marks provided in a carrier substrate
CN216288360U (zh) * 2021-01-29 2022-04-12 京东方科技集团股份有限公司 发光二极管芯片转移用设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614431A (en) * 1983-02-18 1986-09-30 Hitachi, Ltd. Alignment apparatus with optical length-varying optical system
US20020028528A1 (en) * 2000-09-01 2002-03-07 Shiro Ohtaka Alignment marks and method of forming the same
US20040137651A1 (en) * 2002-11-14 2004-07-15 Rodney Smedt Measurement of overlay using diffraction gratings when overlay exceeds the grating period
CN1534387A (zh) * 2002-09-20 2004-10-06 Asml荷兰有限公司 光刻标记结构、光刻投射装置和进行基片对准的方法
US7288461B2 (en) * 2005-08-29 2007-10-30 United Microelectronics Corp. Method of forming interconnect having stacked alignment mark
US20090032979A1 (en) * 2007-07-31 2009-02-05 Fuji Electric Device Technology Co., Ltd. Semiconductor device having alignment mark and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252190A (ja) 1999-02-26 2000-09-14 Matsushita Electronics Industry Corp 半導体装置のアライメントマーク
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー．ブイ． アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614431A (en) * 1983-02-18 1986-09-30 Hitachi, Ltd. Alignment apparatus with optical length-varying optical system
US20020028528A1 (en) * 2000-09-01 2002-03-07 Shiro Ohtaka Alignment marks and method of forming the same
CN1534387A (zh) * 2002-09-20 2004-10-06 Asml荷兰有限公司 光刻标记结构、光刻投射装置和进行基片对准的方法
US20040137651A1 (en) * 2002-11-14 2004-07-15 Rodney Smedt Measurement of overlay using diffraction gratings when overlay exceeds the grating period
US7288461B2 (en) * 2005-08-29 2007-10-30 United Microelectronics Corp. Method of forming interconnect having stacked alignment mark
US20090032979A1 (en) * 2007-07-31 2009-02-05 Fuji Electric Device Technology Co., Ltd. Semiconductor device having alignment mark and its manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015149401A1 (zh) * 2014-04-01 2015-10-08 深圳市华星光电技术有限公司 Tft lcd阵列对位标记设计及制造方法
CN106033482A (zh) * 2015-03-18 2016-10-19 联华电子股份有限公司 产生布局图案的方法
CN106033482B (zh) * 2015-03-18 2021-03-16 联华电子股份有限公司 产生布局图案的方法
CN104810312A (zh) * 2015-05-21 2015-07-29 深圳市华星光电技术有限公司 栅极层上的对位标记的制作方法
CN113296354A (zh) * 2020-02-22 2021-08-24 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法

Also Published As

Publication number Publication date
CN101908526B (zh) 2013-06-26
US8164753B2 (en) 2012-04-24
DE102009039128A1 (de) 2010-12-09
TWI389286B (zh) 2013-03-11
JP2010283321A (ja) 2010-12-16
JP5011359B2 (ja) 2012-08-29
DE102009039128B4 (de) 2018-05-30
TW201044539A (en) 2010-12-16
US20100309470A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101908526B (zh) 对准标记布局和对准标记结构
US6420791B1 (en) Alignment mark design
US7288461B2 (en) Method of forming interconnect having stacked alignment mark
US7755207B2 (en) Wafer, reticle, and exposure method using the wafer and reticle
US6255189B1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern
US20100052191A1 (en) Metrology Mark with Elements Arranged in a Matrix, Method of Manufacturing Same and Alignment Method
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JPH07335721A (ja) アライメントマークを有する半導体装置
US20060148275A1 (en) Method of forming an alignment mark and manufacturing a semiconductor device using the same
US6452284B1 (en) Semiconductor device substrate and a process for altering a semiconductor device
US7723826B2 (en) Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer
US20040075179A1 (en) Structural design of alignment mark
CN101399226A (zh) 形成半导体器件的图案的方法
US6601314B2 (en) Method of manufacturing alignment mark
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
JP2004363608A (ja) 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法
KR20080060574A (ko) 반도체 소자의 정렬키 제조방법
KR100495920B1 (ko) 반도체 장치의 웨이퍼 정렬용 정렬 마크
JP4632504B2 (ja) アライメントマークを有する半導体装置およびその製造方法
KR20030041015A (ko) 반도체소자의 정렬마크
US6750554B2 (en) Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration
KR20030058679A (ko) 반도체 소자의 게이트 패턴
US20080290530A1 (en) Semiconductor device having photo aligning key and method for manufacturing the same
KR20060055862A (ko) 금속 배선 공정의 정렬 마크 형성 방법
KR100204912B1 (ko) 정렬 마크 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant