CN203787419U - 一种用于检测对准偏差的测试结构 - Google Patents
一种用于检测对准偏差的测试结构 Download PDFInfo
- Publication number
- CN203787419U CN203787419U CN201420197494.2U CN201420197494U CN203787419U CN 203787419 U CN203787419 U CN 203787419U CN 201420197494 U CN201420197494 U CN 201420197494U CN 203787419 U CN203787419 U CN 203787419U
- Authority
- CN
- China
- Prior art keywords
- test
- deviation
- test structure
- alignment
- bonding jumper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本实用新型提供一种用于检测对准偏差的测试结构，所述测试结构至少包括：藉由第一掩膜板制作的第一测试结构和藉由第二掩膜板制作的第二测试结构，其中，所述第一测试结构包括第一测试金属条；所述第二测试结构包括第二测试金属条和垂直连接于所述第二测试金属条上的多根连接金属条；所述第二测试金属条与所述第一测试金属条平行设置。本实用新型的用于检测对准偏差的测试结构测试精度高，同时可通过WAT测试进行调试，调整偏差值提高对准精度和光刻质量，从而改善芯片生产的良率。
Description
技术领域
本实用新型涉及一种半导体工艺检测版图设计，特别是涉及一种用于检测对准偏差的测试结构。
背景技术
近年来，随着半导体技术的不断进步，器件的功能也不断强大。然而随之而来的制造难度也与日俱增。为了便于半导体生产商突破制造技术的瓶颈，生产导向型设计(DFM)应运而生。而作为生产导向型设计的重要组成部分，光刻分辨率增强技术(RET)和光学临近效应修正技术(OPC)得到了业界的普遍重视。半导体技术继续沿摩尔定律发展着，临界尺寸越来越小，芯片的集成度也越来越高，随着半导体技术大步迈向20nm技术节点及更高工艺节点，通常的RET和OPC已经无法满足更高技术代的要求，双重图形光刻技术(Double PatterningLithography)、高折射率浸没式光刻技术(High Index Immersion Lithography)以及极紫外光刻技术(Extremely Ultra Violet Lithography)等光刻分辨率增强技术应运而生。然而，高折射率浸没式光刻所选择的液体和镜头组的开发仍然没有定论；极紫外光刻技术受制于过低的光源功率、光刻版的缺陷率、光刻胶的选择、过低的产能等诸多难题。因此，双重图形光刻技术已成为光刻技术领域最为广泛运用的光刻方法。
双重图形光刻技术是利用两块独立的掩膜板将密集的电路图形一分为二，从而降低图形密度，再依次印制到硅片表面。相对于传统的单次曝光光刻技术的对准误差只出现在不同层的掩膜板对准过程中，双重图形光刻技术的对准误差还会出现在同一层的两片掩膜板的对准过程中。这种掩膜板的对准误差会导致器件和金属连线的电气特性发生改变，对半导体芯片的制造非常重要，因此，光刻的对准必须得到很好的控制。如何使光刻对准误差满足生产要求成了20nm制程工艺和更高要求制程工艺中面临的最大的挑战之一。
目前，光刻对准偏差只能通过内置光刻对准偏差标记测量来进行光刻对准偏差的检测。但是，由于诸多因素的限制，例如测量工具精确度、光刻对准偏差标记设计等，传统的光刻对准偏差检测仍然存在着很大的偏差。同时，由于光刻对准偏差标记的尺寸远远大于真正的设计要求所允许的尺寸，因此精确度也得不到保证。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种用于检测对准偏差的测试结构，用于解决现有技术中光刻对准偏差检测精度差，准确性低的问题。
为实现上述目的及其他相关目的，本实用新型提供一种用于检测对准偏差的测试结构，所述测试结构至少包括：
藉由第一掩膜板制作的第一测试结构和藉由第二掩膜板制作的第二测试结构，其中，所述第一测试结构包括第一测试金属条；所述第二测试结构包括第二测试金属条和垂直连接于所述第二测试金属条上的多根连接金属条；所述第二测试金属条与所述第一测试金属条平行设置。
优选地，所述第一测试金属条和所述第二测试金属条为长方形结构。
优选地，所述第二测试结构的连接金属条的数量设定为不小于2。
优选地，所述第二测试结构的多根连接金属条分布于所述第二测试金属条的同一侧。
优选地，所述第二测试结构的多根连接金属条等距分布。
优选地，所述第一测试金属条与所述第二测试结构的连接金属条电性连接。
优选地，所述第一测试金属条连接于晶圆上的第一焊盘。
优选地，所述第二测试金属条连接于晶圆上的第二焊盘。
优选地，所述用于检测对准偏差的测试结构可放置于切割道或芯片区域。
如上所述，本实用新型的用于检测对准偏差的测试结构，具有以下有益效果：
本实用新型通过一种电性测试结构来检测同一层上的光刻对准偏差位移量，在双重图形光刻技术的两片掩膜板上分别制作测试结构的图形，通过光刻将测试结构制作到晶圆上，检测两个测试结构中间的电阻值来得到两次光刻的图形偏差值，电阻值与测试结构的间距呈线性关系，以此可通过电阻值得到两次光刻图形的精确偏移量。本实用新型的用于检测对准偏差的测试结构精确度远远大于传统方法中内置的光刻对准偏差标记的测量，同时可通过WAT测试进行调试，调整偏差值提高对准精度和光刻质量，从而改善芯片生产的良率。
附图说明
图1显示为本实用新型的用于检测对准偏差的测试结构测试横向对准偏差的示意图。
图2显示为本实用新型的用于检测对准偏差的测试结构测得的电阻与横向对准偏差量之间的关系的示意图。
图3显示为本实用新型的用于检测对准偏差的测试结构测试纵向对准偏差的示意图。
图4显示为本实用新型的用于检测对准偏差的测试结构测得的电阻与纵向对准偏差量之间的关系的示意图。
元件标号说明
1 用于检测对准偏差的测试结构
11 第一测试结构
111 第一测试金属条
12 第二测试结构
121 第二测试金属条
122 连接金属条
21 第一焊盘
22 第二焊盘
23 第三焊盘
24 第四焊盘
d 两条测试金属条的间距
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实用新型提供一种用于检测对准偏差的测试结构，所述测试结构1至少包括：
藉由第一掩膜板制作的第一测试结构11和藉由第二掩膜板制作的第二测试结构12。
通过所述第一掩膜板和第二掩膜板上测试结构的图形将所述用于检测对准偏差的测试结构1制作于晶圆上。
所述用于检测对准偏差的测试结构1可放置于切割道或芯片区域。在本实施例中，所述用于检测对准偏差的测试结构1被放置于切割道处。
所述第一测试结构11包括第一测试金属条111，在本实施例中，所述第一测试金属条111优选为长方形结构。所述第一测试金属条111连接于晶圆上的第一焊盘21。
所述第二测试结构12包括第二测试金属条121和垂直连接于所述第二测试金属条121上的多根连接金属条122，所述第二测试金属条121与所述第一测试金属条111平行设置。
在本实施例中，所述第二测试金属条121优选为长方形结构。
所述第二测试结构12的连接金属条122的数量设定为不小于2。在本实施例中，连接金属条的数量设定为6。
所述第二测试结构12的多根连接金属条122等距分布。
所述第二测试结构12的多根连接金属条122分布于所述第二测试金属条121的同一侧。
所述第一测试金属条111与所述第二测试结构12的连接金属条122电性连接。
如图1所示，第一测试金属条111与所述第二测试结构12的连接金属条122垂直交叉连接。
所述第二测试金属条122连接于晶圆上的第二焊盘22。
如图1所示为本实用新型的用于检测对准偏差的测试结构1检测横向光刻对准偏差的示意图，第一测试结构11的第一测试金属条111和第二测试结构12的第二测试金属条121纵向放置，第二测试结构12的6根连接金属条122垂直连接于第二测试结构12的第二测试金属条121上，横向放置，第一测试金属条111连接于晶圆上的第一焊盘21，第二测试金属条121连接于晶圆上的第一焊盘22；如图3所示为本实用新型的用于检测对准偏差的测试结构1检测纵向光刻对准偏差的示意图，第一测试结构11的第一测试金属条111和第二测试结构12的第二测试金属条121横向放置，第二测试结构12的6根连接金属条122垂直连接于第二测试结构12的第二测试金属条121上，纵向放置，第一测试金属条111连接于晶圆上的第三焊盘23，第二测试金属条121连接于晶圆上的第四焊盘24。通过6根连接金属条122连接第一测试金属条111和第二测试金属条121，两条测试金属条的连接距离d影响焊盘间的电阻值，通过电阻值的变化判断两个掩膜板是否对准。
上述用于检测对准偏差的测试结构1的工作原理如下：
第一测试结构11的图形和第二测试结构12的图形分别制备于第一掩膜板和第二掩膜板上，预先设定两个掩膜板上的测试金属条的间距为dset，即当测试金属条的间距为dset时两次光刻的图形完全对准，同时得到第一测试结构11和第二测试结构12之间的电阻值。
如图1所示为本实用新型的用于检测对准偏差的测试结构1检测横向光刻对准偏差的示意图。
当我们对芯片中的某一层图形进行光刻时，首先利用晶圆和第一掩膜板上的对准标记将第一掩膜板对准到晶圆上，然后对第一掩膜板进行光刻，则第一掩膜板上的图形被印刷到晶圆上。至此该层图形中的一半信息被光刻到晶圆上，其中包括第一掩膜板上的第一测试结构11的图形，在本实施例中，第一测试结构11位于切割道位置处，第一测试结构11的图形也会被复制到晶圆的切割道位置处。然后，利用晶圆和第二掩膜板上的对准标记将第二掩膜板对准到晶圆上，并进行光刻，该层图形中的另一半信息通过第二掩膜板上的图形印刷到晶圆上，此时第二测试结构12的图形也被复制到晶圆上。对光刻的图形进行蚀刻并电镀金属，形成本实用新型的用于检测对准偏差的测试结构1，晶圆的切割道处第一测试金属条111和第二测试金属条121通过连接金属条122电性连接到一起，如图1所示。将晶圆上的第一测试金属条111连接于晶圆上的第一焊盘21，将第二测试金属条12连接于晶圆上的第二焊盘22，将外部检测设备连接于第一焊盘21和第二焊盘22上，检测得到电阻值R。
如图2所示，若测得的电阻值为Rx，则第二次光刻的图形与第一次光刻的图形在横向上完全对准。若测得的电阻值为R1，小于Rx，则由图2的电阻R与两条测试金属条的间距d之间的线性关系可知第二次光刻的图形相对于第一次光刻的图形向左偏移，偏差位移量ΔX1＝[(Rx-R1)×S]/ρ，其中S为本实用新型的用于检测对准偏差的测试结构1的金属条的横截面面积，ρ为金属条的电阻率。若测得的电阻值为R2，大于Rx，则由图2的电阻R与两条测试金属条的间距d之间的线性关系可知第二次光刻的图形相对于第一次光刻的图形向右偏移，偏差位移量ΔX2＝[(R2-Rx)×S]/ρ。
如图3所示为本实用新型的用于检测对准偏差的测试结构1检测纵向光刻对准偏差的示意图，和上述检测横向偏差的方法一致。若测得的电阻值为Ry，则第二次光刻的图形与第一次光刻的图形在纵向上完全对准。若测得的电阻值为R3，小于Ry，则由图4的电阻R与两条测试金属条的间距d之间的线性关系可知第二次光刻的图形相对于第一次光刻的图形向上偏移，偏差位移量ΔY1＝[(Ry-R3)×S]/ρ，其中S为本实用新型的用于检测对准偏差的测试结构1的金属条的横截面面积，ρ为金属条的电阻率。若测得的电阻值为R4，大于Ry，则由图4的电阻R与两条测试金属条的间距d之间的线性关系可知第二次光刻的图形相对于第一次光刻的图形向下偏移，偏差位移量ΔY2＝[(R4-Ry)×S]/ρ。
通过公式的计算可得到两次光刻图形对准偏差的位移量，测试精度高，同时，通过测得的电阻值得到的偏差方向和偏差位移量，通过WAT测试进行调试，不断观察测试数据使其所测得的电阻值不断接近预设值Rx及Ry，最终和预设值Rx及Ry达成一致，即通过不断的调试，使两次光刻图形在晶圆上完全对准，由于该测试的精度高，光刻对准的精度也比较高，能大大提高双重图形光刻技术的光刻质量。
综上所述，本实用新型的用于检测对准偏差的测试结构通过一种电性测试结构来检测同一层上的光刻对准偏差位移量，在双重图形光刻技术的两片掩膜板上分别制作测试结构的图形，通过光刻将测试结构制作到晶圆上，检测两个测试结构中间的电阻值来得到两次光刻的图形偏差值，电阻值与测试结构的间距呈线性关系，以此可通过电阻值得到两次光刻图形的精确偏移量。本实用新型的用于检测对准偏差的测试结构精确度远远大于传统方法中内置的光刻对准偏差标记的测量，同时可通过晶片允收测试(Wafer Acceptance Test)进行调试，调整偏差值提高对准精确度和光刻质量，从而改善芯片生产的良率。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (9)
1.一种用于检测对准偏差的测试结构，其特征在于，所述测试结构至少包括：
藉由第一掩膜板制作的第一测试结构和藉由第二掩膜板制作的第二测试结构，其中，所述第一测试结构包括第一测试金属条；所述第二测试结构包括第二测试金属条和垂直连接于所述第二测试金属条上的多根连接金属条；所述第二测试金属条与所述第一测试金属条平行设置。
2.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第一测试金属条和所述第二测试金属条为长方形结构。
3.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第二测试结构的连接金属条的数量设定为不小于2。
4.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第二测试结构的多根连接金属条分布于所述第二测试金属条的同一侧。
5.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第二测试结构的多根连接金属条等距分布。
6.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第一测试金属条与所述第二测试结构的连接金属条电性连接。
7.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第一测试金属条连接于晶圆上的第一焊盘。
8.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述第二测试金属条连接于晶圆上的第二焊盘。
9.根据权利要求1所述的用于检测对准偏差的测试结构，其特征在于：所述用于检测对准偏差的测试结构可放置于切割道或芯片区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420197494.2U CN203787419U (zh) | 2014-04-22 | 2014-04-22 | 一种用于检测对准偏差的测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420197494.2U CN203787419U (zh) | 2014-04-22 | 2014-04-22 | 一种用于检测对准偏差的测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203787419U true CN203787419U (zh) | 2014-08-20 |
Family
ID=51323575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420197494.2U Expired - Fee Related CN203787419U (zh) | 2014-04-22 | 2014-04-22 | 一种用于检测对准偏差的测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203787419U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110058486A (zh) * | 2019-03-26 | 2019-07-26 | 云谷（固安）科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
| US11935797B2 (en) | 2021-03-29 | 2024-03-19 | Changxin Memory Technologies, Inc. | Test method, adjustment method, test system, and storage medium for alignment error |
-
2014
- 2014-04-22 CN CN201420197494.2U patent/CN203787419U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110058486A (zh) * | 2019-03-26 | 2019-07-26 | 云谷（固安）科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
| CN110058486B (zh) * | 2019-03-26 | 2022-06-28 | 云谷（固安）科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
| US11935797B2 (en) | 2021-03-29 | 2024-03-19 | Changxin Memory Technologies, Inc. | Test method, adjustment method, test system, and storage medium for alignment error |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103713467B (zh) | 一种掩膜板组及应用掩膜板组检测套刻精度的方法 | |
| CN109828440B (zh) | 基于衍射的套刻标识以及套刻误差测量方法 | |
| CN108417562B (zh) | 套刻标记及其可靠性验证方法 | |
| CN105954985A (zh) | 测量光刻工艺套刻精度的方法及掩膜版 | |
| CN106019860B (zh) | 一种套刻精度的确定方法 | |
| CN108803264A (zh) | 晶圆上多个对准标记的集中放置和光刻位置的确定方法 | |
| US9146270B2 (en) | Method for testing a plurality of transistors in a target chip | |
| CN103346142B (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
| CN102466977B (zh) | 用于测量投影物镜畸变的标记结构及方法 | |
| CN203787419U (zh) | 一种用于检测对准偏差的测试结构 | |
| CN203825358U (zh) | 一种光掩膜版 | |
| CN204303805U (zh) | 一种基于二维衍射的套刻精度量测结构 | |
| ITMI20082344A1 (it) | Metodo per indicizzare piastrine comprendenti circuiti integrati | |
| KR20070118030A (ko) | 레티클, 반도체 칩, 및 반도체 장치의 제조 방법 | |
| CN107561875A (zh) | 一种套刻误差量测和问题评估的方法 | |
| CN105573049A (zh) | 一种接近式纳米光刻双光栅自动对准标记 | |
| CN109491197A (zh) | 一种掩膜版及镜头照明均一性的检测方法 | |
| CN104952750B (zh) | 一种硅片电学测试的早期侦测系统及方法 | |
| CN203293646U (zh) | 一种丝网印刷设备及其专用测量装置 | |
| CN204102865U (zh) | 一种对准测量结构 | |
| CN103676464A (zh) | 建模用光刻图形及其量测方法 | |
| CN102591158A (zh) | 一种精确测量wee宽度的方法 | |
| CN102446902B (zh) | 一种集成尺寸量测和套刻精度检测的图形结构及检测方法 | |
| CN103972119B (zh) | 一种测试装置和使用该测试装置测量对准偏差的方法 | |
| CN203707088U (zh) | 用于监测集成电路套刻精度的测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140820 Termination date: 20190422 |