CN110676243A - 芯片及对位方法 - Google Patents

Abstract

本发明实施例公开一种芯片及对位方法，所述芯片包括：芯片体；对位标记，刻录在所述芯片体的表面，用于供扫描电子显微镜对所述芯片体进行对位；其中，所述对位标记的至少一个线条宽度等于所述芯片体的特征尺寸。

Description

芯片及对位方法

技术领域

本发明实施例涉及集成电路制造技术领域，特别涉及一种对位标记及对位方法。

背景技术

集成电路芯片是由很多层叠设置的层状结构叠加起来的，在当层层状结构和前层层状结构没有对准时，芯片的失效率增加。为保证当层层状结构和前层层状结构的对准，需要通过对位标记(Overlay Mark)进行对位。

随着集成电路芯片集成度逐渐增大，集成电路芯片的尺寸逐渐减小，进而提高了对位的难度。且相关技术中，对位标记的尺寸较大，对位标记占用的芯片面积较多，减少了芯片的可用面积。

发明内容

有鉴于此，本发明实施例提供一种芯片及对位方法。

本发明实施例的第一方面提供一种芯片，包括：

芯片体；

对位标记，刻录在所述芯片体的表面，用于供扫描电子显微镜对所述芯片体进行对位；其中，所述对位标记的至少一个线条宽度等于所述芯片体的特征尺寸。

根据一种实施例，所述芯片体还包括：

第一层状结构；

第二层状结构，与所述第一层状结构堆叠设置；

所述对位标记，包括：

第一标记，位于所述第一层状结构上；

第二标记，位于所述第二层状结构上；其中，所述第二标记向所述第一层状结构的投影位于所述第一标记内；

其中，所述第二标记向所述第一层状结构的投影和所述第一标记之间的相对位置，用于所述芯片体的对位。

根据一种实施例，所述对位标记呈口字型。

根据一种实施例，当所述对位标记包括多条直线图形时，

不同所述直线图形的长度不同；

或者，

不同所述直线图形的宽度不同；其中，所述直线图形的宽度大于或等于所述芯片体的特征尺寸；

或者，

不同的相邻所述直线图形的间距不同；其中，相邻所述直线图形的间距大于或等于所述芯片体的预设线间距。

根据一种实施例，相邻所述直线图形的间距与预设光波长的比值范围为：0.5至3；

所述直线图形的长度与所述预设光波长的比值范围包括：10至100；

其中，所述对位标记通过光刻工艺形成，所述预设光波长为所述光刻工艺使用的曝光光源的波长。

本发明实施例第二方面提供一种对位方法，包括：

根据对位标记，利用扫描电子显微镜对芯片体进行对位；其中，所述对位标记刻录在所述芯片体的表面，所述对位标记的至少一个线条宽度等于所述芯片体的特征尺寸。

根据一种实施例，所述芯片体包括：

第一层状结构；

第二层状结构，与所述第一层状结构堆叠设置；

所述对位标记包括：

第一标记，位于所述芯片体的第一层状结构上；

第二标记，位于所述芯片体的第二层状结构上；其中，所述第二标记向所述第一层状结构的投影位于所述第一标记内；

所述根据对位标记，利用扫描电子显微镜对芯片体进行对位，包括：

利用所述扫描电子显微镜，获取所述第二标记向所处第一层状结构的投影与所述第一标记之间的相对位置；

根据所述相对位置对所述芯片体进行对位。

根据一种实施例，当所述对位标记包括多个直线图形时，所述根据对位标记，利用扫描电子显微镜对芯片体进行对位，包括：

利用扫描电子显微镜，获取每条所述直线图形的在预定平面内的坐标值；

根据所述第一标记中每个所述直线图形的坐标值、以及所述第一标记对应的所述第二标记中所述直线图形的坐标值，确定所述第一标记中每个所述直线图形与所述第一标记对应的所述第二标记中所述直线图形的相对偏差；

确定多个所述相对偏差的平均值，并根据所述平均值对所述芯片体进行对位。

根据一种实施例，所述方法还包括：

根据每个所述直线图形的坐标值，确定每个所述直线图形的宽度；

确定多个所述直线图形的宽度的最小值为所述芯片体的特征尺寸。

根据一种实施例，所述对位标记呈口字型。

本发明实施例提供的上述芯片和对位方法，一方面，通过在芯片体的表面刻录对位标记，用于供扫描电子显微镜对芯片体进行对位，提高了对位的准确性，保证了芯片体的质量。另一方面，本发明实施例通过将对位标记的至少一个线条宽度设置为等于芯片体的特征尺寸，降低了对位标记的尺寸，减小了对位标记占用的芯片面积，增大了芯片的可用面积。

此外，相较于额外设置用于量测芯片体特征尺寸的标记来量测芯片体特征尺寸，本发明实施例通过将对位标记的至少一个线条宽度设置为等于芯片体的特征尺寸，可根据对位标记线条宽度的量测来进行芯片体特征尺寸的量测，无需在芯片上额外设置用于检测芯片体特征尺寸的标记，能进一步增大芯片的可用面积。

附图说明

图1为一种对位标记的示意图；

图2为另一种对位标记的示意图；

图3为本发明实施例提供的一种对位标记的示意图；

图4为本发明实施例提供的另一种对位标记的示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。除非特别说明或者指出，否则本发明中的术语“第一”、“第二”等描述仅用于区分本发明中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

若本发明实施例中涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(诸如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变，则该方向性指示也相应的随之改变。在本发明实施例中，术语“A在B之上/下”意味着包含A、B两者相互接触地一者在另一者之上/下的情形，或者A、B两者之间还间插有其他部件而一者非接触地位于另一者之上/下的情形。在本发明实施例中，虚线仅用于区分本发明中的各个组件、元素等。

光刻是集成电路制造的主要工艺之一。在光刻工艺中，掩膜版放置于曝光光源与投影物镜之间，曝光光源发射出的具有一定波长的光透过掩膜版照射在光刻胶上，使掩膜版的图形成像到涂有光刻胶的芯片上，并改变光刻胶中被光照射的部分的溶解特性，然后通过去胶、蚀刻等过程，将掩膜版的图形转移到芯片上。

然而，当集成电路芯片的特征尺寸(Critical Dimension，CD)接近甚至小于曝光光源发射的光的波长时，曝光光源的光透过掩膜版时，容易发生光的干涉和衍射，使得芯片上实际形成的图形与掩膜版的图形之间存在一定的变形与偏差，即发生光学邻近效应(Optical Proximity Effect，OPE)。因此，需要对经过光刻处理的芯片上堆叠设置的相邻层状结构进行对位，以检测芯片的质量。

目前，对位过程中使用的对位标记的尺寸为微米级。因此，当集成电路芯片的特征尺寸进入亚微米级(例如，特征尺寸为0.13微米时，光刻工艺中曝光光源的波长最小为248纳米；特征尺寸为65纳米时，光刻工艺中曝光光源的波长最小为193纳米)，通过光学显微镜进行对位时，由于光学显微镜的分辨率较低，导致对位准确度降低。并且，对位标记的形貌容易受到工艺过程的影响产生变形，进而影响对位的准确度。

有鉴于此，本发明实施例提供一种芯片，包括：

芯片体；

对位标记，刻录在芯片体的表面，用于供扫描电子显微镜对芯片体进行对位；其中，对位标记的至少一个线条宽度等于芯片体的特征尺寸。

示例性地，芯片体可包括：功能元件，用于实现芯片的预设功能。例如，当芯片为图像采集芯片时，芯片体包括图像采集元件，用于进行图像采集。

在本实施例中，对位标记可包括：凹槽结构或凸起结构。扫描电子显微镜可包括：关键尺寸扫描电子显微镜(CDSEM)。此处，关键尺寸扫描电子显微镜的工作原理为：从电子枪发射的电子束通过聚光透镜汇聚，并穿过开孔到达对位标记上，电子束与对位标记之间发生作用产生二次电子，扫描电子显微镜利用探测器捕捉二次电子并转换为电信号，以基于该电信号产生图像信息，并根据该图像信息进行对位。

芯片体的特征尺寸可根据产品设计限制(design rule)来决定。通常，芯片体的特征尺寸根据芯片体中的线宽或线间距(space)来确定。

示例性地，当对金属连线进行对位时，特征尺寸为金属连线的线宽。例如，根据40纳米的设计限制，芯片体中金属连线的线宽的最小值为70纳米，相邻金属连线之间的线间距最小值为70纳米。因此，在对金属连线进行对位时，对位标记的至少一个线条宽度等于70纳米。

示例性地，当对多晶硅(poly)结构进行对位时，特征尺寸为多晶硅结构的线间距。例如，根据65纳米的设计限制，芯片体中多晶硅结构的线宽的最小值为60纳米，相邻多晶硅结构之间的线间距的最小值为120纳米。因此，在对多晶硅结构进行对位时，对位标记的至少一个线条宽度等于120纳米。

本发明实施例提供的上述芯片，一方面，通过在芯片体的表面刻录对位标记，用于供扫描电子显微镜对芯片体进行对位，提高了对位的准确性，保证了芯片体的质量。另一方面，本发明实施例通过将对位标记的至少一个线条宽度设置为等于芯片体的特征尺寸，降低了对位标记的尺寸，减小了对位标记占用的芯片面积，增大了芯片的可用面积。

此外，相较于额外设置用于量测芯片体特征尺寸的标记来量测芯片体特征尺寸，本发明实施例通过将对位标记的至少一个线条宽度设置为等于芯片体的特征尺寸，可根据对位标记线条宽度的量测来进行芯片体特征尺寸的量测，无需在芯片上额外设置用于检测芯片体特征尺寸的标记，能进一步增大芯片的可用面积。

在一些实施例中，芯片体还包括：

第一层状结构；

第二层状结构，与第一层状结构堆叠设置；

对位标记，包括：

第一标记，位于第一层状结构上；

第二标记，位于第二层状结构上；其中，第二标记向第一层状结构的投影位于第一个标记内；

其中，第二标记向第一层状结构的投影和第一标记之间的相对位置，用于芯片体的对位。

对于堆叠设置的第一层状结构和第二层状结构，为了对第一层状结构和第二层状结构中的光刻图形进行对位控制，会在第一层状结构中设置第一标记，并在第二层状结构中设置第二标记，通过测量第一标记和第二标记在预定平面内相对位置的偏差，来确定第一层状结构和第二层状结构中的光刻图形之间的对位精度。此处，预定平面可为第一层状结构所在的平面。

示例性地，对位标记可包括：外箱型对位标记(box-in-box，如图1所示)和内外条型对位标记(bar-in-bar，如图2所示)。具体地，在内外箱型对位标记中，位于外侧的箱型第一标记位于第一层状结构中，位于内侧的箱型第二标记位于第二层状结构中。在内外条型对位标记中，位于外侧的条型第一标记位于第一层状结构中，位于内测的条型第二标记位于第二层状结构中。

本实施例中，对于堆叠设置的第一层状结构和第二层状结构，通过在第一层状结构中设置第一标记，在第二层状结构中设置第二标记，并利用扫描电子显微镜，通过第二标记向第一层状结构的投影和第一标记之间的相对位置，对第一层状结构与第二层状结构进行对位，提高了第一层状结构与第二层状结构的对位精度，进而提高了芯片体的质量。

在一些实施例中，如图3所示，对位标记呈口字型。

示例性地，当对位标记包括多条直线图形时，不同直线图形的长度不同。

如图3所示，对位标记中包括第一标记10和第二标记20，且第一标记10和第二标记20均呈口字型。第一标记10包括四侧，每一侧均包括多条直线图形。第二标记20包括四侧，每一侧均包括多条直线图形。其中，以第一标记10左侧的直线图形为例，可以理解的是，第一标记10左侧的多条直线图形的长度不同。

在本发明实施例中，通过将对位标记设置为包括多条直线图形，且不同直线图形的长度不同，有利于供扫描电子显微镜进行多次对位量测，并根据多次对位量测结果的平均值进行对位，进而提高对位精度。

示例性地，当对位标记包括多条直线图形时，不同直线图形的宽度不同；其中，直线图形的宽度大于或等于芯片体的特征尺寸。

在本发明实施例中，通过将对位标记设置为包括多条直线图形，且不同直线图形的宽度不同，有利于供扫描电子显微镜进行多次对位量测，并根据多次对位量测结果的平均值进行对位，进而提高对位精度。

在一些实施例中，当对位标记包括多条直线图形时，不同的相邻直线图形的间距不同；其中，相邻直线图形的间距大于或等于芯片体的预设线间距。

如图4所示，对位标记中包括第一标记10和第二标记20，且第一标记10和第二标记20均呈口字型。第一标记10包括四侧，每一侧均包括5条直线图形。第二标记20包括四侧，每一侧均包括5条直线图形。其中，以第一标记10左侧的直线图形为例，可以理解的是，第一标记10左侧的5条直线图形中，相邻的两条直线图形之间的间距不同。

示例性地，预设线间距可根据芯片体的设计限制确定。例如，预设线间距可等于芯片体线间距的最小值。具体地，根据65纳米的设计限制，芯片体中相邻多晶硅结构之间的线间距的最小值为120纳米。此时，预设线间距可等于120纳米。

在本发明实施例中，通过将对位标记设置为包括多条直线图形，且不同的相邻直线图形的间距不同，有利于供扫描电子显微镜进行多次对位量测，并根据多次对位量测结果的平均值进行对位，进而提高对位精度

在一些实施例中，相邻直线图形的间距与预设光波长的比值范围为：0.5至3；

直线图形的长度与预设光波长的比值范围包括：10至100；

其中，对位标记通过光刻工艺形成，预设光波长为光刻工艺使用的曝光光源的波长。

示例性地，当曝光光源为氟化氪(KrF)准分子激光光源时，曝光光源的波长为248纳米。此时，相邻直线图形的间距范围可为：124纳米至744纳米。例如，相邻直线图形的间距可包括：130纳米、200纳米、300纳米、500纳米、700纳米等。直线图形的长度范围可为：2.48微米至24.8微米。例如，直线图形的长度可包括：2.5微米、5微米、10微米、13微米、15微米、20微米等。

当曝光光源为氟化氩(ArF)准分子激光光源时，曝光光源的波长为193纳米。此时，相邻直线图形的间距范围可为：96.5纳米至579纳米。例如，相邻直线图形的间距可包括：97纳米、100纳米、150纳米、280纳米、400纳米、550纳米等。直线图形的长度范围可为：1.93微米至19.3微米。例如，直线图形的长度可包括：2微米、5微米、10微米、15微米、19微米等。

本发明实施例提供一种对位方法，包括：

根据对位标记，利用扫描电子显微镜对芯片体进行对位；其中，对位标记刻录在芯片体的表面，对位标记的至少一个线条宽度等于芯片体的特征尺寸。

本发明实施例提供的上述芯片对位方法，一方面，根据刻录在芯片体表面的对位标记，利用扫描电子显微镜对芯片体进行对位，提高了对位的准确性，保证了芯片体的质量。另一方面，本发明实施例通过将对位标记的至少一个线条宽度设置为等于芯片体的特征尺寸，降低了对位标记的尺寸，减小了对位标记占用的芯片面积，增大了芯片的可用面积。

此外，相较于根据额外设置的用于量测芯片体特征尺寸的标记来量测芯片体特征尺寸，本发明实施例通过将对位标记的至少一个线条宽度设置为等于芯片体的特征尺寸，可在对位过程中根据对位标记线条宽度的量测来进行芯片体特征尺寸的量测，无需再对额外设置的用于检测芯片体特征尺寸的标记进行量测，节省了工艺步骤，提高了效率。

在一些实施例中，芯片体包括：

第一层状结构；

第二层状结构，与第一层状结构堆叠设置；

对位标记包括：

第一标记，位于芯片体的第一层状结构上；

第二标记，位于芯片体的第二层状结构上；其中，第二标记向第一层状结构的投影位于第一标记内；

所述根据对位标记，利用扫描电子显微镜对芯片体进行对位，包括：

利用扫描电子显微镜，获取第二标记向第一层状结构的投影与第一标记之间的相对位置；

根据相对位置对芯片体进行对位。

在本发明实施例中，

在一些实施例中，当对位标记包括多个直线图形时，所述根据对位标记，利用扫描电子显微镜对芯片体进行对位，包括：

利用扫描电子显微镜，获取每条直线图形的在预定平面内的坐标值；

根据第一标记中每个直线图形的坐标值、以及第一标记对应的第二标记中直线图形的坐标值，确定第一标记中每个直线图形与第一标记对应的第二标记中直线图形的相对偏差；

确定多个相对偏差的平均值，并根据平均值对芯片体进行对位。

示例性地，可根据多个相对偏差的平均值对芯片体进行光学邻近校正(OpticalProximity Correction，OPC)，以对芯片体进行对位。

在本发明实施例根据第一标记中每个直线图形的坐标、以及第一标记对应的第二标记中直线图形的坐标，确定第一标记中每个直线图形与第一标记对应的第二标记中直线图形的相对偏差，并根据多个相对偏差的平均值对芯片体进行对位，有利于提高对位精度，保证芯片体质量。

在一些实施例中，该方法还包括：

根据每个直线图形的坐标值，确定每个直线图形的宽度；

确定多个直线图形的宽度的最小值为芯片体的特征尺寸。

相较于额外设置用于量测芯片体特征尺寸的标记来量测芯片体特征尺寸，本发明实施例根据对位标记中每个直线图形的坐标值确定每个直线图形的宽度，进而实现对芯片体的特征尺寸进行量测，在提高效率的同时，保证了对芯片体特征尺寸量测的准确性。

在一些实施例中，对位标记呈口字型。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种芯片，其特征在于，包括：

芯片体；

对位标记，刻录在所述芯片体的表面，用于供扫描电子显微镜对所述芯片体进行对位；其中，所述对位标记的至少一个线条宽度等于所述芯片体的特征尺寸。

2.根据权利要求1所述的芯片，其特征在于，所述芯片体还包括：

第一层状结构；

第二层状结构，与所述第一层状结构堆叠设置；

所述对位标记，包括：

第一标记，位于所述第一层状结构上；

第二标记，位于所述第二层状结构上；其中，所述第二标记向所述第一层状结构的投影位于所述第一标记内；

其中，所述第二标记向所述第一层状结构的投影和所述第一标记之间的相对位置，用于所述芯片体的对位。

3.根据权利要求1所述的芯片，其特征在于，

所述对位标记呈口字型。

4.根据权利要求1所述的芯片，其特征在于，当所述对位标记包括多条直线图形时，

不同所述直线图形的长度不同；

或者，

不同所述直线图形的宽度不同；其中，所述直线图形的宽度大于或等于所述芯片体的特征尺寸；

或者，

不同的相邻所述直线图形的间距不同；其中，相邻所述直线图形的间距大于或等于所述芯片体的预设线间距。

5.根据权利要求4所述的芯片，其特征在于，

相邻所述直线图形的间距与预设光波长的比值范围为：0.5至3；

所述直线图形的长度与所述预设光波长的比值范围包括：10至100；

其中，所述对位标记通过光刻工艺形成，所述预设光波长为所述光刻工艺使用的曝光光源的波长。

6.一种对位方法，其特征在于，包括：

根据对位标记，利用扫描电子显微镜对芯片体进行对位；其中，所述对位标记刻录在所述芯片体的表面，所述对位标记的至少一个线条宽度等于所述芯片体的特征尺寸。

7.根据权利要求6所述的方法，其特征在于，

所述芯片体包括：

第一层状结构；

第二层状结构，与所述第一层状结构堆叠设置；

所述对位标记包括：

第一标记，位于所述芯片体的第一层状结构上；

第二标记，位于所述芯片体的第二层状结构上；其中，所述第二标记向所述第一层状结构的投影位于所述第一标记内；

所述根据对位标记，利用扫描电子显微镜对芯片体进行对位，包括：

利用所述扫描电子显微镜，获取所述第二标记向所处第一层状结构的投影与所述第一标记之间的相对位置；

根据所述相对位置对所述芯片体进行对位。

8.根据权利要求7所述的方法，其特征在于，当所述对位标记包括多个直线图形时，所述根据对位标记，利用扫描电子显微镜对芯片体进行对位，包括：

利用扫描电子显微镜，获取每条所述直线图形的在预定平面内的坐标值；

根据所述第一标记中每个所述直线图形的坐标值、以及所述第一标记对应的所述第二标记中所述直线图形的坐标值，确定所述第一标记中每个所述直线图形与所述第一标记对应的所述第二标记中所述直线图形的相对偏差；

确定多个所述相对偏差的平均值，并根据所述平均值对所述芯片体进行对位。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

根据每个所述直线图形的坐标值，确定每个所述直线图形的宽度；

确定多个所述直线图形的宽度的最小值为所述芯片体的特征尺寸。

10.根据权利要求6所述的方法，其特征在于，

所述对位标记呈口字型。

Images