TWI470713B - 半導體製程及其檢驗方法 - Google Patents

Description

半導體製程及其檢驗方法

本發明係關於一種半導體製程及其檢驗方法，尤指一種利用游標尺圖案來測量凹穴的半導體製程及其檢驗方法。

在半導體元件的製造過程中，蝕刻製程係為一種常見的製程步驟。藉由蝕刻製程，移除半導體基底及其上的各式薄膜的部分預定區域，進而於形成具有特定的圖形或結構的半導體元件。

以微機電系統(Micro-Electro-Mechanical Systems,MEMS)的麥克風製程為例。其於基底的一表面上形成一振動隔膜與所需的電路，並利用蝕刻製程於基底的另一相對面上形成一凹穴(cavity)。由於該等蝕刻製程所定義的振動隔膜與凹穴的圖形或結構之尺寸規格，會影響麥克風元件的運作效能，且亦需要檢測各製程與後續其他製程相互對位的準確性。因此，一般需要利用特製的機台來檢驗蝕刻製程的結果。例如現行麥克風元件的檢測方式即是在凹穴的蝕刻製程後，對半導體元件進行破壞性檢測，例如切割等步驟，來暴露出欲量測之蝕刻結構的剖面，以利用電子顯微鏡等儀器來進行後續的凹穴尺寸量測。

然而，若為了檢驗蝕刻製程而額外添購機台，將增加製程成本，而且為了暴露出欲量測之蝕刻結構的剖面，需對蝕刻製程後之半導體元件進行切割等破壞性步驟，更是耗費額外的時間與製作成本，嚴重影響產能。因此，若要減少製程成本或減少不必要的破壞性量測，需要一種能搭配現有簡易量測設備的半導體製程及其檢驗方法。

本發明之目的之一在於提供一種半導體製程及其檢驗方法，以解決習知技術所面臨之限制與缺點。

本發明之一較佳實施例提供一種半導體製程及其檢驗方法。此半導體製程及其檢驗方法，包括下列步驟。首先，提供一基底，其中基底具有一上表面與一下表面。接著，於基底之上表面上形成一膜層。膜層包括至少一電極層、一介電層、與一游標尺圖案層，其中游標尺圖案層具有至少兩第一游標尺圖案，沿一第一方向設置。隨後，進行一蝕刻製程，於基底之下表面上形成一凹穴，其中兩第一游標尺圖案的相對位置係分別橫跨凹穴之至少兩第一對邊。之後，利用兩第一游標尺圖案測量凹穴。

本發明之另一較佳實施例提供一種半導體製程及其檢驗方法。此半導體製程及其檢驗方法，包括下列步驟。首先，提供一基底，其中基底具有一上表面與一下表面。接著，於基底之上表面上形成一膜層，其中膜層具有至少兩第一游標尺圖案，沿一第一方向設置。隨後，進行一蝕刻製程，於基底之下表面上形成一凹穴，其中兩第一游標尺圖案的相對位置係分別橫跨凹穴之至少兩第一對邊。之後，利用兩第一游標尺圖案測量凹穴。

本發明半導體製程及其檢驗方法，利用在基底上表面之膜層中沿第一方向，設置兩第一游標尺圖案，使檢測人員可利用一光學顯微鏡，透過第一游標尺圖案的刻度標示，來對基底下表面之凹穴進行測量。再者，藉由於現有製作流程中，加入本發明半導體製程及其檢驗方法，則當蝕刻製程的結果不符規格時，可以及早發現，避免規格不符的元件繼續進行後續的製程，且可重新調整蝕刻製程的製程參數，加快不良品的篩選與製程改善。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。另外，在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製作商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的申請專利範圍當中所提及的「包括」係為一開放式的用語，故應解釋成「包括但不限定於」。此外，需注意的是圖式僅以說明為目的，並未依照原尺寸作圖。

請參閱第1圖至第3圖，第1圖至第3圖繪示了本發明第一較佳實施例之半導體製程及其檢驗方法的示意圖。其中，第1圖係為本發明第一較佳實施例之檢驗元件100的上視圖，第2圖係為第1圖中虛線圓框處的局部放大圖，而第3圖係為第2圖的側視圖。如第1圖至第3圖所示，第一較佳實施例之半導體製程及其檢驗方法，包括下列步驟。首先，提供一基底10，其中基底10具有一上表面101與一下表面102。接著，於基底10上依序形成所需之各式元件(圖未示)，例如摻雜區、金氧半導體(MOS)電晶體、淺溝隔離(STI)等，此皆為習知技藝，故不多加贅述。然後再進行內連線等製程，以形成各式金屬內連線、被動元件與振動隔膜等相關之微機電元件，例如於基底10之上表面101上形成一膜層11，而此膜層11由下而上至少依序包括至少一下電極層111、一介電層112、一上電極層113、與一游標尺圖案層12。其中游標尺圖案層12具有至少兩第一游標尺圖案121，沿一第一方向D1設置，且第一游標尺圖案321中至少包含複數個尺寸刻度標示，而各刻度代表的尺寸可依不同世代製程的設計規則(design rule)而定，例如每個刻度為數微米。據此，後續可藉由複數個尺寸刻度標示來量測凹穴的邊緣與膜層11的邊緣兩者之間的距離，用以判定實際形成的凹穴的偏移值或尺寸。再者，第一游標尺圖案321另外可具有一預定凹穴的標記刻度A，用以判定凹穴實際形成的位置與預定形成的位置兩者之間的偏移值。此外，在本較佳實施例中，第一游標尺圖案121係可搭配內連線製程中的任何圖案化薄膜製程，甚至是與銲墊(bonding pad)、凸塊底金屬層(under bump metallurgy,UBM)、凸塊(bump)等一起製作。舉例來說，第一游標尺圖案121可以與最上層圖案化的金屬連線同時形成於上電極層113上，而不需另外多一道製程。

隨後，進行一蝕刻製程，於基底10之下表面102上形成一凹穴13，例如可用來當作微機電麥克風的聲腔(acoustic cavity)。在本較佳實施例中，此蝕刻製程包括一深式反應離子蝕刻製程(deep reactive ion etching,DRIE)。再者，本較佳實施例之蝕刻製程係由基底10之下表面102蝕刻基底10直至膜層11。值得注意的是，兩第一游標尺圖案121的相對位置係分別橫跨凹穴13之至少兩第一對邊，且依據不同產品需求，兩第一游標尺圖案121的相對位置可隨凹穴13的位置與尺寸而移動。例如，本較佳實施例之下電極層111、上電極層113與凹穴13若為圓形的佈局設計，則兩第一游標尺圖案121即沿直徑方向分別橫跨下電極層111、上電極層113與凹穴13的兩相對圓周。換言之，當本較佳實施例在基底10之上表面101上形成一膜層11時，需根據後續蝕刻製程中，預計形成之凹穴13的位置與尺寸，來調整兩第一游標尺圖案121的設置位置，使兩第一游標尺圖案121能分別橫跨實際形成的凹穴13之至少兩第一對邊，以利後續進行量測，進而檢測振動隔膜與凹穴的對位不準(misalignment)或凹穴蝕刻等的問題。

另外，當膜層11之材質為不透光或厚度過厚，將使得凹穴13之位置被膜層11所遮蔽，且會導致後續不易利用兩第一游標尺圖案121來測量凹穴13的問題。例如微機電麥克風的振動隔膜，亦即下電極層111與上電極層113幾為不透光的金屬材質，因此，如第1圖至第3圖所示，本較佳實施例於進行蝕刻製程之前，先於膜層11，例如至少於上電極層113中形成至少兩第一開孔141，分別橫跨凹穴13之兩第一對邊且設置於兩第一游標尺圖案121之一側。據此，兩第一開孔141可以暴露出膜層11下方的部分基底10與部分凹穴13，進而使凹穴13沿第一方向D1的兩第一對邊於後續的量測中可清楚的被觀測。

之後，利用兩第一游標尺圖案121來測量凹穴13。如第2圖所示，第一游標尺圖案121係具有游標尺的刻度標示。在本較佳實施例中，檢測人員即可利用一光學顯微鏡，透過第一游標尺圖案121的刻度標示，來對凹穴13進行測量。舉例來說，如第1圖所示，利用設置於第一方向D1上的兩第一游標尺圖案121，來測量凹穴13沿第一方向D1的凹穴寬度，可得知蝕刻製程的結果是否符合預期的規格。再者，當蝕刻製程的結果不符規格時，可以及早發現，避免規格不符的元件繼續進行後續的製程，且可重新調整蝕刻製程的製程參數，加快不良品的篩選與製程改善。因此，藉由本發明兩第一游標尺圖案121的設計，檢測人員可對凹穴13進行一即時且非破壞性的線上量測。更明確地說，不需基於量測的需求對元件進行其它破壞原先結構的步驟。

請參閱第4圖，第4圖繪示了本發明第一較佳實施例的另一實施態樣。如第4圖所示，本較佳實施例於形成膜層11時，其游標尺圖案層12另包括兩第二游標尺圖案122，沿一第二方向設置，且分別橫跨凹穴13之至少兩第二對邊，較佳者第一方向與第二方向相垂直。同樣的，膜層11，例如至少於上電極層113中，可另包括兩第二開孔142，分別橫跨凹穴13之兩第二對邊且設置於兩第二游標尺圖案122之一側。據此，檢測人員亦可利用一光學顯微鏡，透過兩第二游標尺圖案122的刻度標示，來對凹穴13進行測量。舉例來說，如第4圖所示，利用設置於第二方向D2上的兩第二游標尺圖案122，來測量凹穴13沿第二方向D2的凹穴寬度，可得知蝕刻製程的結果是否符合預期的規格。因此，以本較佳實施例的圓形凹穴13為例，藉由兩第一游標尺圖案121以及兩第二游標尺圖案122，可得知凹穴13沿第一方向與第二方向上的尺度，而且透過兩個維度的搭配，可更清楚的判斷圓形凹穴13的蝕刻結果與偏移量。

本發明半導體製程及其檢驗方法並不以上述較佳實施例為限，而具有其它不同的實施樣態。為了簡化說明並易於比較，在下文之兩個較佳實施例中，主要針對其與第一較佳實施例不同的地方進行說明，相同的地方將不再贅述。請參閱第5圖，第5圖繪示了本發明第二較佳實施例之半導體製程及其檢驗方法的示意圖。如第5圖所示，第二較佳實施例之半導體製程及其檢驗方法同樣提供一基底20，且於基底20的兩相對表面分別形成一膜層21與一凹穴23，構成一檢驗元件200。膜層21亦具有至少兩第一游標尺圖案221，沿第一方向D1設置。再者，膜層21中也可以形成至少兩第一開孔241，分別橫跨凹穴23之兩第一對邊且設置於兩第一游標尺圖案221之一側。同樣的，膜層21亦可具有沿第二方向D2設置的兩第二游標尺圖案222、兩第二開孔242。但是，與第一較佳實施例不同的是，第二較佳實施例之膜層21係為一電極層。換言之，本發明膜層21的結構可以是多層膜結構，如第一較佳實施例；或者可以是單層膜結構，如第二較佳實施例。

此外，在第一較佳實施例中，兩第一游標尺圖案121係另外形成於上電極層113上，相較之下，第二較佳實施例之第一游標尺圖案221係直接由圖案化電極層所形成，亦即本較佳實施例的膜層21可僅為單一的上電極層。例如，請參閱第5圖，第一開孔241之一侧的膜層21中即具有一特定間距的複數個長條狀開口。利用該等長條狀開口，可作為刻度的標示，進而作為第二較佳實施例中的第一游標尺圖案221。據此，藉由本較佳實施例第一游標尺圖案221之設計，檢測人員亦可利用一光學顯微鏡，透過第一游標尺圖案221的刻度標示，來對凹穴23進行測量。請參閱第6圖，第6圖繪示了本發明第二較佳實施例的另一實施態樣。如第6圖所示，第一游標尺圖案221又可伴隨圖案化電極層的同一道金屬蝕刻製程同時形成，亦即第一游標尺圖案221與此圖案化電極層位於同一水平位置，而使第一游標尺圖案221分別位於此圖案化電極層的第一開孔241中。其中，第5圖與第6圖的主要差別在於，第5圖的第一游標尺圖案221與膜層21係彼此連接，而第5圖的第一游標尺圖案221與膜層21係互相分離。此外，第6圖的膜層21下方另包括一介電層(圖未示)，用以支撐未與膜層21連接的第一游標尺圖案221。

請參閱第7圖，第7圖繪示了本發明第三較佳實施例之半導體製程及其檢驗方法的示意圖。如第7圖所示，在第三較佳實施例中，檢驗元件300亦包括一基底30、分別於基底30的兩相對表面形成一膜層31與一凹穴33。其中，膜層31全面覆蓋於基底30上。但是，與前兩個較佳實施例不同的是，第三較佳實施例之膜層31係為一具有透光性的介電層，亦即第三較佳實施例之膜層31未設置有不透光的振動隔膜，並且兩第一游標尺圖案321係形成於介電層(亦即本較佳實施例的膜層31)中。兩第一游標尺圖案321係沿一第一方向D1設置，且第一游標尺圖案321中至少包含有一預定凹穴的標記刻度A以及複數個刻度標示。此外，第一游標尺圖案321中另包含有一振動隔膜的位置刻度B，用以定義出上述各實施例的振動隔膜圓周的位置。同樣的，膜層31亦可具有沿第二方向D2設置的兩第二游標尺圖案322。再者，膜層31與兩第一游標尺圖案321具有不同的光學性質。例如，膜層31與兩第一游標尺圖案321之折射率、反射率、或透光率等光學性質中，至少一項彼此不相同。據此，檢測人員同樣可進行一非破壞性量測，例如利用一光學顯微鏡，透過第一游標尺圖案321的刻度標示，來對凹穴33進行測量。值得注意的是，由於本較佳實施例之膜層31具有透光性，故可不需另外於膜層31中形成兩第一開孔。

綜上所述，本發明半導體製程及其檢驗方法，利用在基底上表面之膜層中沿第一方向，設置兩第一游標尺圖案，使檢測人員可進行一非破壞性量測，例如利用一光學顯微鏡，透過第一游標尺圖案的刻度標示，來對基底下表面之凹穴進行測量。此外，可以形成至少兩第一開孔，分別橫跨凹穴之兩第一對邊且設置於兩第一游標尺圖案之一側。據此，兩第一開孔可以暴露出膜層下方的部分基底與部分凹穴，進而使凹穴沿第一方向的兩第一對邊於後續的量測中可清楚的被觀測。再者，藉由於現有製作流程中，加入本發明半導體製程及其檢驗方法，則當蝕刻製程的結果不符規格時，可以及早發現，避免規格不符的元件繼續進行後續的製程，且可重新調整蝕刻製程的製程參數，加快不良品的篩選與製程改善。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．檢驗元件

10．．．基底

101．．．上表面

102．．．下表面

11．．．膜層

111．．．下電極層

112．．．介電層

113．．．上電極層

12．．．游標尺圖案層

121．．．第一游標尺圖案

122．．．第二游標尺圖案

13．．．凹穴

141．．．第一開孔

142．．．第二開孔

D1．．．第一方向

D2．．．第二方向

200．．．檢驗元件

20．．．基底

21．．．膜層

221．．．第一游標尺圖案

222．．．第二游標尺圖案

23．．．凹穴

241．．．第一開孔

242．．．第二開孔

300．．．檢驗元件

30．．．基底

31．．．膜層

33．．．凹穴

321．．．第一游標尺圖案

322．．．第二游標尺圖案

A、B．．．位置刻度

第1圖至第3圖繪示了本發明第一較佳實施例之半導體製程及其檢驗方法的示意圖。

第4圖繪示了本發明第一較佳實施例的另一實施態樣。

第5圖繪示了本發明第二較佳實施例之半導體製程及其檢驗方法的示意圖。

第6圖繪示了本發明第二較佳實施例的另一實施態樣。

第7圖繪示了本發明第三較佳實施例之半導體製程及其檢驗方法的示意圖。

100．．．檢驗元件

10．．．基底

11．．．膜層

121．．．第一游標尺圖案

122．．．第二游標尺圖案

13．．．凹穴

141．．．第一開孔

142．．．第二開孔

D1．．．第一方向

D2．．．第二方向

A．．．位置刻度

Claims (14)

1. 一種半導體製程及其檢驗方法，包括：提供一基底，具有一上表面與一下表面；於該基底之該上表面上形成一膜層，該膜層包括至少一電極層、一介電層、一游標尺圖案層與至少兩第一開孔，其中該游標尺圖案層具有至少兩第一游標尺圖案，沿一第一方向設置；進行一蝕刻製程，於該基底之該下表面上形成一凹穴，其中該兩第一游標尺圖案的相對位置係分別橫跨該凹穴之至少兩第一對邊，且該兩第一開孔係分別橫跨該凹穴之該兩第一對邊且設置於該兩第一游標尺圖案之一側；以及利用該兩第一游標尺圖案測量該凹穴。
2. 如請求項第1項所述之半導體製程及其檢驗方法，其中該電極層包括一下電極層與一上電極層，且該介電層設置於該下電極層與該上電極層之間。
3. 如請求項第1項所述之半導體製程及其檢驗方法，其中該游標尺圖案層另包括兩第二游標尺圖案，沿一第二方向設置，且分別橫跨該凹穴之至少兩第二對邊。
4. 如請求項第3項所述之半導體製程及其檢驗方法，其中該膜層另 包括兩第二開孔，分別橫跨該凹穴之該兩第二對邊且設置於該兩第二游標尺圖案之一側。
5. 如請求項第1項所述之半導體製程及其檢驗方法，其中利用該兩第一游標尺圖案測量該凹穴之步驟係利用一光學顯微鏡。
6. 如請求項第1項所述之半導體製程及其檢驗方法，其中該蝕刻製程包括一深式反應離子蝕刻製程。
7. 如請求項第1項所述之半導體製程及其檢驗方法，其中該蝕刻製程係由該基底之該下表面蝕刻該基底直至該膜層。
8. 一種半導體製程及其檢驗方法，包括：提供一基底，具有一上表面與一下表面；於該基底之該上表面上形成一膜層，其中該膜層具有至少兩第一游標尺圖案與一介電層，且該兩第一游標尺圖案係形成於該介電層中並沿一第一方向設置；進行一蝕刻製程，於該基底之該下表面上形成一凹穴，其中該兩第一游標尺圖案的相對位置係分別橫跨該凹穴之至少兩第一對邊；以及利用該兩第一游標尺圖案測量該凹穴。
9. 如請求項第8項所述之半導體製程及其檢驗方法，其中該膜層包 括至少兩第一開孔，分別橫跨該凹穴之該兩第一對邊且設置於該兩第一游標尺圖案之一側。
10. 如請求項第8項所述之半導體製程及其檢驗方法，其中該膜層另包括兩第二游標尺圖案，沿一第二方向設置，且分別橫跨該凹穴之至少兩第二對邊。
11. 如請求項第10項所述之半導體製程及其檢驗方法，其中該膜層另包括兩第二開孔，分別橫跨該凹穴之該兩第二對邊且設置於該兩第二游標尺圖案之一側。
12. 如請求項第8項所述之半導體製程及其檢驗方法，其中該膜層包括一電極層。
13. 如請求項第8項所述之半導體製程及其檢驗方法，其中該膜層與該兩第一游標尺圖案具有不同的光學性質。
14. 如請求項第8項所述之半導體製程及其檢驗方法，其中利用該兩第一游標尺圖案測量該凹穴之步驟係為非破壞性量測。