CN101364043A - 一种纳米结构套刻的模板设计和实现方法 - Google Patents

一种纳米结构套刻的模板设计和实现方法 Download PDF

Info

Publication number
CN101364043A
CN101364043A CNA200710044607XA CN200710044607A CN101364043A CN 101364043 A CN101364043 A CN 101364043A CN A200710044607X A CNA200710044607X A CN A200710044607XA CN 200710044607 A CN200710044607 A CN 200710044607A CN 101364043 A CN101364043 A CN 101364043A
Authority
CN
China
Prior art keywords
template
graphic element
bit
certain
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710044607XA
Other languages
English (en)
Inventor
刘彦伯
钮晓鸣
宋志棠
闵国全
周伟民
李小丽
刘波
张静
万永中
封松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI NANOTECHNOLOGY PROMOTION CENTER
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
SHANGHAI NANOTECHNOLOGY PROMOTION CENTER
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI NANOTECHNOLOGY PROMOTION CENTER, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical SHANGHAI NANOTECHNOLOGY PROMOTION CENTER
Priority to CNA200710044607XA priority Critical patent/CN101364043A/zh
Publication of CN101364043A publication Critical patent/CN101364043A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种纳米结构套刻的模极设计和实现方法,属于微纳电子领域。其特征在于将不同层结构定义在同一块模板上,通过特定的改变模板与基底相对位置,重复使用来实现多层纳米结构的套刻。这种方法不需要配置精密对准系统就可实现纳米级套刻。传统的套刻技术采用精密对准和多块模板,面对纳米级线宽加工需求,定位对准系统和光刻模板的成本越来越高。即使对于纳米压印这些新型的微纳加工技术,由于技术本身尚处研发,设备本身匮乏定位能力,对准和模板同样是研发的瓶颈问题。本发明提出的方法,不仅可以节约多层纳米结构加工研发成本,提高研发效率,而且可以有效解决纳米级结构套刻难题,具有研发实用价值。

Description

一种纳米结构套刻的模板设计和实现方法
技术领域
本发明涉及一种纳米结构套刻的模板设计和实现方法,属于微电子学领域。
技术背景
随着集成电路制造业的迅猛发展,光刻技术不断提高,芯片的特征尺寸也越来越小,集成电路的多层结构加工,都采用套刻技术,传统的套刻技术是通过采用多块不同的模板来实现多层结构器件加工。微电子技术的制造工艺已经到了90nm,在器件加工工艺中需要多次套刻曝光来实现多层图形结构,多次套刻需要多块模板,而纳米级模板的加工技术要求很高,而且制备周期很长,导致纳米级模板成本很高,价格昂贵,模板费用已经成为传统光刻加工的一项主要的生产成本;面对特征线宽越来越小的微纳结构加工需求,套刻需要的精密定位对准系统成本越来越高,大部分科研机构根本无力承受。特别是对于像纳米压印技术这些新型的微纳加工技术来说,由于技术本身尚处于实验室研发阶段,设备本身就匮乏精密的对准性能。不论是工艺研究还是器件开发都既需要大量的精密模板,又迫切需要解决纳米级结构加工的套刻问题,在紫外纳米压印工艺中,一块300nm特征尺寸,1cm2图形区域的石英模板加工费用要超过50万元人民币,加工周期要2个月以上。因此,特征线宽越来越小的微纳结构加工,不仅对光刻模板要求越来越高,使得高精密光刻模板的成本越来越高;而且对套刻需要的高精密定位对准系统性能要求也越来越高,导致研发成本剧增。纳米级模板加工制造和纳米级结构套刻是开展实验研究和产业化开发面临的瓶颈问题。本发明提出的方法,不仅可以节约多层纳米结构加工研发成本,提高研发效率,而且可以有效解决纳米级结构对准难题,具有研发实用价值。
发明内容
本发明目的在于提出一种纳米结构套刻的模板设计和实现方法,以此来降低研发成本,提高研发效率。
本发明的实现方法是:首先根据器件结构需要进行对称性模板版图设计;在完成一次光刻后,调整模板与基底相对位置;接着用上次光刻留在基底上的对准标记和这个对准标记在模板上的镜像点对准标记再次对准套刻;重复使用同一块模板加工不同结构层。
本发明的具体制备过程是:
(1)对称性模板图案设计:根据微电子器件结构需要,设计对称性模板图案,将不同层结构都设计在同一块模板版图上,模板表面图形单元(一个(或一组)或圆、或直线、或曲线或折线或上述圆、线的任意组合)几何中心(或图形单元上某一点、或图形单元周围某一点)处于XY直角坐标系中的坐标轴上,每个中心点(或图形单元上某一点、或图形单元周围某一点)在另一个坐标轴上都至少有一个与它等截距的中心点(或图形单元上某一点、或图形单元周围某一点)对应,互为镜像点;或模板表面图形单元几何中心(或图形单元上某一点、或图形单元周围某一点)处于XY直角坐标系中的任意一个象限内,每个几何中心(或图形单元上某一点、或图形单元周围某一点)在其他象限中至少有一个中心点(或图形单元上某一点、或图形单元周围某一点)和它沿相应坐标轴对称分布,互为镜像点。上述图形单元线条宽度、间距的特征尺寸在1nm~500μm之间,线条深度或高度为5nm~50μm。
(2)设计对准标记,将不同层对准标记设置在同一模板表面,对准标记的分布遵循上述(1)规则,即上述图形单元中至少有一组镜像点对应的图案是作为对准标记的,对准标记外形是规则的几何形状,标记的大小和外形根据套刻精度需要而定,对准标记图形线宽或间距的特征尺寸在1nm~500μm之间。每组对准标记中的标记外形可以相同也可以不相同,但一定要有对应的一组(两条或两条以上)或两组及两组以上线段作为识别区域。作为识别区域的线段长度在10μm~500μm之间,识别区域相邻两条线段间距为0~5μm之间。线条深度或高度为20nm~50μm。
(3)调整模板与基底相对位置,以基底和模板上一次光刻相对位置为基准,根据需要通过重置或旋转模板、或基底、或同时旋转模板和基底一特定角度,使模板和基底相对位置与上一次光刻相对位置相比在水平方向产生一个特定的角位移,以便于下一层结构加工。
(4)对准套刻,根据需要寻找在基底上上一次光刻留下的对准标记和该标记在模板上的镜像点对准标记,微动调节模板和基底相对位置,直到对准标记上识别区域内对应的线段组相对位置到达设定位置,即识别区域相邻两条线段间距为0~5μm之间。满足套刻精度要求后,曝光套刻。
(5)根据多层结构器件需要,模板可以反复使用,进行下一层的套刻加工。
本发明提出的光刻用模板图形结构设计简单、易于加工,在微纳制造领域中的大面积阵列结构加工研究开发中有很好的应用前景。
附图说明
图1 对称性模板表面版图示意图
图中:A、B、C、D是图形单元;a、b、c、d是对应的镜像点
      E、F、G、H是对准标记单元;e、f、g、h是对准标记对应的镜像
      I是基底材料;J是介质材料;K是阵列结构的第一层;
      L是阵列结构的第二层;M是阵列结构的第三层。
图2 上一次模板和基底对准后的侧面示意图
图3 下一次模板重置后的表面示意图
图4 下一次模板和基底对准后的侧面示意图
图5 模板复用一次后在基底上得到的光刻图形示意图
图6 第三次模板和基底对准后的侧面示意图
图7 模板复用二次后在基底上得到的光刻图形示意图
图8 9×9三层阵列结构截面示意图
图9 对称性模板表面版图示意图
图中:1、2、3、4、5、6、7、8分别表示直径为15nm、35nm、55nm、75nm、95nm、155nm、215nm、275nm的圆或圆柱体;1’、2’、3’、4’、5’、6’、7’、8’均表示直径为1微米的圆或圆柱体,上述两组数据圆心互为对应的镜像点。E、F、G、H是对准标记单元;e、f、g、h是对准标记对应的镜像
顶部电极材料    
Figure A200710044607D00041
 相变材料    底部电极材料
Figure A200710044607D00043
 介质材料  
Figure A200710044607D00044
基底材料
图10 加工第一层时模板和基底对准后的侧面示意图
图11 下一次模板重置后的表面示意图
图12 下一次模板和基底对准后的侧面示意图
图13 加工第二层后在基底上得到的光刻图形示意图
图14 第三次模板和基底对准后的侧面示意图
图15 模板复用二次后在基底上得到的光刻图形示意图
图16 三层阵列结构截面示意图。
具体实施方式
下面通过具体实施例进一步阐明本发明的实质性特点和显著的进步。但决非限制本发明,本发明也决非仅局限于实施例。
实施例一:
在基底上制备4组500nm线宽、100nm线高的9×9三层阵列结构。层内每组线段长度为40μm,中间7条线段间距为2μm,两边的线段间距为5μm,相邻层线条相互垂直接触,每条线段都有一个引出的电极点,阵列单元接触面积为500nm×500nm。对准精度控制在500nm之内。
按本发明提供的方法,具体步骤是:
(1)对称性模板版图设计:根据器件结构需要,设计对称性模板版图,模板表面设计4组图形单元,每个单元由9条线段组成,每组线段线宽500nm,线槽深100nm,长度为40μm,中间7条线段间距为2μm,两边的线段间距为5μm。取每组中的中间(第五条)一条线段的中点作为几何中心,令四个儿何中心分别处于XY直角坐标系中(-200μm,0)、(0,200μm)、(200μm,0)、(0,-200μm)四个点位置上,四组线段都沿平行于x轴方向排列(图1)。
(2)设计对准标记,对准标记设置在同一模板表面,对准标记图形单元如图1种E、F、G、H,E、G中三角形的边长都为50μm,相邻两个三角形边之间间距为25μm,F、H中十字形由两个长100μm,宽24μm的长方形垂直相交而成,对准标记的几何中心分别为(-900μm,0)、(0,900μm)、(900μm,0)、(0,-900μm)(图1),这样识别区域线段间距在500nm,可保证500nm的对准精度。
(3)按照上述(1)、(2)版图设计信息设计并加工紫外纳米压印模板,模板材料是石英玻璃大小1英寸,厚度1mm,模板表面为凹槽结构。按照纳米压印工艺进行第一层压印加工,如图2所示。
(4)调整模板与基底相对位置,以基底和模板上一次光刻相对位置为基准,将模板顺时针方向旋转90°,使模板和基底相对位置与上一次光刻相对位置相比在水平方向产生一个90°的角位移(图3)。
(5)对准套刻,寻找在基底上上一次光刻获得的对准标记E和模板上的对准标记H,微动调节模板和基底相对位置,直到E和H的中心重合(图4),同理寻找和调节基底上的F、G、H和模板上对应的E、F、G,直到对准标记上识别区域内对应的线段组相对位置到达设定位置,即各识别区域相邻两条线段间距相等,相邻线段清晰可见时,说明间距误差小雨500nm,满足套刻精度要求,完成下一次套刻曝光,获得9×9双层阵列结构,加工后的基底表面示意图如图5。
(6)同理,参照上述第(4)、(5)步操作,完成第三层加工。重复第(4)操作后结果示意图如图6所示,重复第(5)操作后结果示意图如图7所示。
本发明提出的光刻用模板设计和套刻方法设计简单、易于加工,而且可以有效保证阵列结构加工的一致性,在微纳制造领域中的大面积阵列结构加工中有很好的应用前景。
实施例二:
实验研究相变材料和电极点接触面积变化对相变存储器电学性能的影响关系。
根据要求,需分别设计制造直径为15nm、35nm、55nm、75nm、95nm、155nm、215nm、275nm的相变材料单元和电极点。
按本发明提供的方法,本项实验可以非常简便地实现。具体步骡是:
(1)对称性模板版图设计:根据需要,设计对称性模板版图,模板表面设计4组图形单元,每个单元由4个带引出电极的圆孔组成,引出电极的直径为10微米,第一、二象限的圆孔直径都为1微米,第二象限的圆直径分别为15nm、35nm、55nm、75nm,第四象限的圆孔直径分别为95nm、155nm、215nm、275nm。所有圆孔和引出电极及相应引线深均为200nm,取上述16个圆的中心作为几何中心,令儿何中心分别处于XY直角坐标系中(5μm,5μm)、(5μm,2μm)、(2μm,2μm)、(2μm,5μm),(-5μm,5μm)、(-2μm,5μm)、(-2μm,2μm)、(-5μm,2μm),(-5μm,-5μm)、(-5μm,-2μm)、(-2μm,-2μm)、(-2μm,-5μm),(5μm,-5μm)、(2μm,-5μm)、(2μm,-2μm)、(5μm,-2μm);每个象限的引出电极均按一字形排列,第一象限对应的中心位置分别是(100μm,10μm)、(100μm,30μm)、(100μm,50μm)、(100μm,70μm),其余象限依此类推,版图结构示意图见图9。
(2)设计对准标记,对准标记设计同实施例一(2),见图9。
(3)按照上述(1)、(2)版图设计信息设计并加工紫外纳米压印模板,模板材料是石英玻璃大小1英寸,厚度1mm,模板表面为凹槽结构。按照纳米压印工艺进行第一层压印加工,如图10所示。
(4)调整模板与基底相对位置,以基底和模板上一次光刻相对位置为基准,将模板顺时针方向旋转90°,使模板和基底相对位置与上一次光刻相对位置相比在水平方向产生一个90°的角位移(图11)。
(5)对准套刻,寻找在基底上上一次光刻获得的对准标记E和模板上的对准标记H,微动调节模板和基底相对位置,直到E和H的中心重合(图12),同理寻找和调节基底上的F、G、H和模板上对应的E、F、G,直到对准标记上识别区域内对应的线段组相对位置到达设定位置,即各识别区域相邻两条线段间距相等,相邻线段清晰可见时,说明间距误差小雨500nm,满足套刻精度要求,完成下一次套刻曝光,加工后的基底表面如图13示。
(6)同理,参照上述第(4)、(5)步操作,完成第三层加工。重复第(4)操作后结果如图14所示,重复第(5)操作后,完成相应工艺,所得结果俯视图示意如图15,截面示意图如图16所示。
上述实施例将有助于理解本发明,但并不限制本发明的内容。

Claims (5)

1.一种纳米结构套刻的模板设计和实现方法,其特征在于:
(1)对称性模板版图设计;
(2)调整模板与基底相对位置;
(3)对准套刻;
(4)加工下一层结构。
2.按权利要求1所述的纳米结构套刻的模板设计和实现方法,其特征在于所述对称性模板版图设计:
(1)不同层的结构全部设计在一块模板版图上,模板表面图形单元(一个(或一组)圆、或直线、或曲线或折线或上述圆、线的任意组合)几何中心(或图形单元上某一点、或图形单元周围某一点)处于XY直角坐标系中的坐标轴上,每个中心点(或图形单元上某一点、或图形单元周围某一点)在另一个坐标轴上都至少有一个与它等截距的中心点(或图形单元上某一点、或图形单元周围某一点)对应,互为镜像点;或模板表面图形单元几何中心(或图形单元上某一点、或图形单元周围某一点)处于XY直角坐标系中的任意一个象限内,每个几何中心(或图形单元上某一点、或图形单元周围某一点)在其他象限中至少有一个中心点(或图形单元上某一点、或图形单元周围某一点)和它沿相应坐标轴对称分布,互为镜像点。模板表面图形单元(一个(或一组)圆、或直线、或曲线或折线或上述圆、线的任意组合)中线条宽度、间距的特征尺寸在1nm~500μm之间。线条深度或高度为5nm~50μm。
(2)不同层的对准标记全部设计在同一模板表面,对准标记的分布遵循上述(1)规则,即上述图形单元中至少有一组镜像点对应的图案是作为对准标记的,对准标记外形是规则的几何形状,每组对准标记中的标记外形可以相同也可以不相同,但一定要有对应的一组(两条或两条以上)或两组及两组以上线段作为识别区域。作为识别区域的线段长度在10μm~500μm之间,对准后识别区域相邻两条线段间距为0~5μm之间。对准标记图形线宽、间距的特征尺寸在1nm~500μm之间,线条深度或高度为20nm~50μm。
3.按权利要求1所述的纳米结构套刻的模板设计和实现方法,其特征在于所述调整模板与基底相对位置,以基底和模板上一次光刻相对位置为基准,通过重置或旋转模板、或基底、或同时旋转模板和基底一定角度,使模板和基底相对位置与上一次光刻相对位置相比产生特定的水平方向的角位移。
4.按权利要求1所述的纳米结构套刻的模板设计和实现方法,其特征在于所述对准套刻,根据需要寻找在基底上上一次光刻留下的对准标记和该标记在模板上的镜像点对准标记,微动调节模板和基底相对位置,直到对准标记上识别区域对应的线段组相对位置到达设定位置,满足套刻精度要求后曝光套刻。
5.按权利要求1所述的纳米结构套刻的模板设计和实现方法,其特征在于利用同一块模板加工下一层结构,根据需要,一块模板可以重复使用,通过多次套刻加工不同的结构层。
CNA200710044607XA 2007-08-06 2007-08-06 一种纳米结构套刻的模板设计和实现方法 Pending CN101364043A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA200710044607XA CN101364043A (zh) 2007-08-06 2007-08-06 一种纳米结构套刻的模板设计和实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA200710044607XA CN101364043A (zh) 2007-08-06 2007-08-06 一种纳米结构套刻的模板设计和实现方法

Publications (1)

Publication Number Publication Date
CN101364043A true CN101364043A (zh) 2009-02-11

Family

ID=40390468

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710044607XA Pending CN101364043A (zh) 2007-08-06 2007-08-06 一种纳米结构套刻的模板设计和实现方法

Country Status (1)

Country Link
CN (1) CN101364043A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102101642A (zh) * 2011-01-28 2011-06-22 清华大学 一种纳米制造系统
CN101900842B (zh) * 2009-05-26 2014-08-20 鸿富锦精密工业(深圳)有限公司 模仁以及微光学透镜阵列的制造方法
CN107024841A (zh) * 2017-05-16 2017-08-08 睿力集成电路有限公司 一种光刻光学式叠对量测图型结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101900842B (zh) * 2009-05-26 2014-08-20 鸿富锦精密工业(深圳)有限公司 模仁以及微光学透镜阵列的制造方法
CN102101642A (zh) * 2011-01-28 2011-06-22 清华大学 一种纳米制造系统
CN107024841A (zh) * 2017-05-16 2017-08-08 睿力集成电路有限公司 一种光刻光学式叠对量测图型结构
CN107024841B (zh) * 2017-05-16 2018-09-25 睿力集成电路有限公司 一种光刻光学式叠对量测图型结构

Similar Documents

Publication Publication Date Title
TWI588620B (zh) 自我對準微影蝕刻製程
EP1839088B1 (en) Imprint reference template for multilayer or multipattern registration and method therefor
CN1202559C (zh) 用于测量多层重叠对准精确度的重叠游标图案及测量方法
CN101025571B (zh) 器件制造方法
US10124529B2 (en) Imprint lithography template and method for zero-gap imprinting
CN110824847B (zh) 提高套刻精度的刻蚀方法
CN104658980A (zh) 存储器线路结构以及其半导体线路制作工艺
Zhang et al. Diamond micro engraving of gravure roller mould for roll-to-roll printing of fine line electronics
JP2007096239A (ja) 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
US20100301337A1 (en) Electronic device with self-aligned electrodes fabricated using additive liquid deposition
US20080261395A1 (en) Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices
US10040219B2 (en) Mold and mold manufacturing method
CN101364043A (zh) 一种纳米结构套刻的模板设计和实现方法
CN113534626A (zh) 用于套刻精度测量的标记系统及量测方法
CN103454860B (zh) 曝光的方法
CN114326325A (zh) 套刻标记及其形成方法
DE102017126395B4 (de) Masken für Mehrmasken-Mehrfachbelichtungs-Lithografie
CN111694214A (zh) 纳米图案的拼接方法和拼接设备
CN201955619U (zh) 半导体制造中光刻套刻图形的版图结构
US6361907B1 (en) Exposing method in which different kinds of aligning and exposing apparatuses are used
JP2008543105A (ja) クロスバー回路装置の製造方法
CN102736432B (zh) 一种对纳米尺度元件进行套刻的方法
US10180624B1 (en) Systems and methods for forming contact definitions
CN114167692B (zh) 光刻对准结构、光刻对准方法、半导体存储器及电子设备
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090211