CN110824847B - 提高套刻精度的刻蚀方法 - Google Patents

提高套刻精度的刻蚀方法 Download PDF

Info

Publication number
CN110824847B
CN110824847B CN201810894929.1A CN201810894929A CN110824847B CN 110824847 B CN110824847 B CN 110824847B CN 201810894929 A CN201810894929 A CN 201810894929A CN 110824847 B CN110824847 B CN 110824847B
Authority
CN
China
Prior art keywords
mask
pattern
layer
photomask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810894929.1A
Other languages
English (en)
Other versions
CN110824847A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810894929.1A priority Critical patent/CN110824847B/zh
Publication of CN110824847A publication Critical patent/CN110824847A/zh
Application granted granted Critical
Publication of CN110824847B publication Critical patent/CN110824847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开一种提高套刻精度的刻蚀方法,该方法为提供一组合掩膜版,该组合掩膜版包括第一子掩膜版和第二子掩膜版,第一子掩膜版上形成有第一光掩膜图形,第二子掩膜版上形成有第二光掩膜图形;对应于该组合掩膜版的下方放置有基底且基底和组合掩膜版彼此不接触,在基底上形成待图案化的材料层,材料层从下到上依次包括底掩膜层、中间掩膜层、顶掩膜层及第一光刻胶层,将第一光掩膜图形曝光显影至第一光刻胶层并转印,将第二光掩膜图形经曝光显影并转印,最后刻蚀底掩膜层。本发明将复杂的掩膜图形在一个刻蚀制程中转印至基底上,简化刻蚀工艺并提高了套刻精度。

Description

提高套刻精度的刻蚀方法
技术领域
本发明涉及半导体制造领域,特别涉及半导体集成电路领域,尤其涉及一种提高套刻精度的刻蚀方法。
背景技术
目前,半导体制造的集成电路(IC)制作工艺,主要是在硅衬底的晶片(wafer)器件面上同时制作成千上万个具有相同半导体器件结构的芯片(chip),众所周知,根据所要制作的半导体器件结构需要,在晶片器件面上分别沉积介质层,在不同介质层中分别制作半导体器件结构的各个组成部分,对每层介质层来说,大部分都要经过光刻和刻蚀步骤以形成特定的半导体器件结构,例如栅极、通孔等。具体说来,首先在具有前层的晶片器件面的上沉积一介质层作为当前层,所谓前层就是已经制作了半导体器件结构的介质层,然后执行光刻步骤在当前层上方形成光刻图案,最后以光刻图案为掩膜通过刻蚀步骤在当前层上形成特定的半导体器件结构。光刻步骤就是将掩膜板图形转移到当前层表面涂覆的光刻胶,并形成光刻图案的过程,套刻精度(overlay)就是指当前层的光刻图案与前层中制作的半导体器件之间的叠对精度。
光刻在光刻机台中进行,套刻精度是光刻机台的重要性能指标之一,也是光刻技术需要考虑的一个重要部分。随着光刻技术不断提高,半导体器件结构的特征尺寸也不断的缩小,对套刻精度有了更高的要求。现今普遍采用步进扫描投影光刻机作为光刻机台,所谓步进扫描投影光刻机,就是每次仅针对晶片器件面上的一个芯片进行曝光,通过掩膜板与晶片相对位置的移动,依次分步曝光晶片器件面上的所有芯片。如果光刻的套刻精度超过当前层和前层之间的误差容忍度,则在两层之间设计的电路可能会因为位移产生断路或短路,从而影响半导体制造的产品良率和性能。
中国专利(公告号:CN101661224A)公开了一种提高光刻套刻精度的方法,包括如下步骤:第1步,在已有被对准层图形的硅片上,以光刻工艺形成当前层图形;第2步,在硅片上旋涂折射率大于1的填充层,所述填充层至少将被对准层的图形完全覆盖;第3步,测量并计算当前层与被对准层之间的套刻精度;第4步,曝光和/或显影,去除填充层。该发明通过在硅片上旋涂一填充层,增大了图形环境的折射率n,增强了图形强度,从而保证硅片多层光刻时层与层之间的套刻精度,该方法涉及复杂的计算及测量过程,操作复杂。
中国专利(公告号:CN103019042A)公开了一种改善高透光率掩膜板套刻精度稳定性的方法,该方法对高透光率正性光刻胶掩膜板透光区域进行反转,得到透光区域与所述正性光刻胶掩膜板透光区域相反的低透光率掩膜板,并以所述反转后得到的低透光率掩膜板为曝光掩膜板,采用负性光刻胶对晶圆片进行曝光显影。从而有效地减少了曝光过程中透镜受热的能量,降低了在连续曝光晶圆片之后透镜受热膨胀的程度,因而使得套刻精度保持稳定,提高了晶圆片的良品率以及工艺生产效率。该方法对曝光掩膜板的要求太高,不利于推广。
发明内容
本发明所要解决的技术问题是提供一种能提高套刻精度的刻蚀方法,将复杂掩膜图案通过一次刻蚀制程转印至基底上,简化刻蚀工艺并提高了套刻精度。为实现上述技术目的,本发明采取的具体的技术方案为:
一种提高刻蚀精度的刻蚀方法,包括如下步骤:
S1:提供一组合掩膜版,所述组合掩膜版包括第一子掩膜版和第二子掩膜版,所述第一子掩膜版上形成有第一光掩膜图形,所述第二子掩膜版上形成有第二光掩膜图形;对应于所述组合掩膜版的下方放置有基底且所述基底与所述组合掩膜版彼此不接触,在所述基底上形成待图案化的材料层,所述材料层从下到上依次包括底掩膜层、中间掩膜层、顶掩膜层及第一光刻胶层,S1步骤包括:将所述第一子掩膜版上形成的所述第一光掩膜图形曝光显影至所述第一光刻胶层上,以形成第一光刻胶图案;
S2:以所述第一光刻胶图案为掩膜刻蚀所述顶掩膜层,以形成顶掩膜层图案;
S3:以所述顶掩膜层图案为掩膜刻蚀所述的中间掩膜层,当所述中间掩膜层的刻蚀厚度达到所述中间掩膜层总厚度的60%以上时,停止刻蚀,以形成多个第一中间掩膜条,所述第一中间掩膜条组合形成第一中间掩膜层图案,相邻的所述第一中间掩膜条之间的节距相等;
S4:在所述第一中间掩膜层图案上从下到上依次沉积形成中间覆盖层、第一介电抗反射涂层及第二光刻胶层,将所述第二子掩膜版上形成的所述第二光掩膜图形曝光显影至所述第二光刻胶层上,以形成第二光刻胶图案;
S5:以所述第二光刻胶图案为掩膜刻蚀所述第一介电抗反射涂层,以形成第一介电抗反射涂层图案;
S6:以所述第一介电抗反射涂层图案为掩膜刻蚀所述中间覆盖层,以形成多个中间覆盖条,所述中间覆盖条组合形成中间覆盖层图案,所述中间覆盖条排列于所述第一中间掩膜条之间的空隙,相邻的所述中间覆盖条之间的节距相等;
S7:以所述第一中间掩膜层图案和所述中间覆盖层图案为掩膜刻蚀剩余的所述中间掩膜层,以使所述中间掩膜层形成为中间掩膜层总图案,所述中间掩膜层总图案由所述第一中间掩膜条和多个第二中间掩膜条组成,所述第二中间掩膜条由所述中间覆盖层图案转置而形成,所述第一中间掩膜条穿插排列于所述第二中间掩膜条中,使所述第一中间掩膜条和所述第二中间掩膜条包括不相连接的并行线条部;并且所述第一中间掩膜条和所述第二中间掩膜条形成在同一结构层中;
S8:将所述中间掩膜层总图案转印至所述底掩膜层中,以形成多对准标记整合图案。
作为改进的技术方案,相邻的所述第一中间掩膜条的节距介于6微米~7微米。
作为改进的技术方案,相邻的所述中间覆盖条的节距介于6微米~7微米。
作为改进的技术方案,所述中间覆盖条与相邻的所述第一中间掩膜条之间节距介于3微米~3.5微米。
作为改进的技术方案,所述第一中间掩膜条和相邻的所述第二中间掩膜条之间的节距介于3微米~3.5微米。
作为改进的技术方案,所述底掩膜层包括氧化物层,所述中间掩膜层包括中间介电抗反射涂层,所述顶掩膜层包括顶碳层和顶介电抗反射涂层。
作为改进的技术方案,在所述底掩膜层和所述中间掩膜层之间还沉积形成第一碳层。
作为改进的技术方案,在步骤S8之前还包括:以所述中间掩膜层总图案为掩膜刻蚀所述第一碳层,以形成第一碳层图案。
作为改进的技术方案,步骤S2包括以所述第一光刻胶图案为掩膜刻蚀所述顶介电抗反射涂层,以形成顶介电抗反射涂层图案。
作为改进的技术方案,步骤S2还包括以所述顶介电抗反射涂层图案为掩膜刻蚀所述顶碳层,以形成顶掩膜层图案。
作为改进的技术方案,在步骤S1中,所述第一子掩膜版的宽度介于35微米~40微米,所述第一光掩膜图形具有分为两侧的轴对称图形,由所述第一光掩膜图形的对称轴至所述第一光掩膜图形的两侧宽度边的距离介于75微米~85微米。
作为改进的技术方案,在步骤S1中,所述第二子掩膜版的宽度介于35微米~40微米,所述第二光掩膜图形具有分为两侧的轴对称图形,由所述第二光掩膜图形的对称轴至所述第二光掩膜图形的两侧宽度边的距离介于75微米~85微米。
作为改进的技术方案,在步骤S1中,所述第一光掩膜图形与所述第二光掩膜图形具有长度相等和宽度相等的图形尺寸。
作为改进的技术方案,在步骤S1中,所述第一光掩膜图形包括依照一中间对称轴两侧分布且相互连接的第一光掩膜对准条和第二光掩膜对准条,以组成斜纹图案,所述第一光掩膜对准条之间的节距和所述第二光掩膜对准条的节距相等,所述第一光掩膜对准条和所述第二光掩膜对准条的任一者与对称轴之间形成的锐角介于40度~50度。
作为改进的技术方案,在步骤S1中,所述第二光掩膜图形包括依照一中间对称轴两侧分布且相互连接的第三光掩膜对准条和第四光掩膜对准条,以组成斜纹图案,所述第三光掩膜对准条之间的节距和所述第四光掩膜对准条的节距相等,所述第三光掩膜对准条和所述第四光掩膜对准条的任一者与对称轴之间形成的锐角介于40度~50度。
作为改进的技术方案,所述第一中间掩膜条和所述第二中间掩膜条均为向上凸起形成的图案条。
作为改进的技术方案,第一中间掩膜条和所述第二中间掩膜条均为向下凹陷形成的图案槽。
作为改进的技术方案,在步骤S3中,当所述中间掩膜层的刻蚀厚度达到所述中间掩膜层总厚度的60%~70%时,停止刻蚀,以形成所述第一中间掩膜层图案。
有益效果
本发明通过提供一种组合掩膜版,将复杂掩膜图案分解为两个较为简单的子掩膜图案,分别为第一光掩膜图形和第二光掩膜图形,并且在一次光刻蚀工艺中首先将一个光掩膜图形曝光显影至材料层上,再沉积另一个光掩膜图形曝光显影所需的材料层并曝光显影另一个光掩膜图形,本发明方法将复杂的掩膜图形在一次光刻制程中曝光显影及刻蚀转印至基底上,本发明在简化刻蚀工艺的同时提高了套刻精度。
附图说明
图1绘示本发明实施例中组合掩膜版图形。
图2绘示本发明实施例中第一光掩膜图形。
图3绘示本发明实施例中第二光掩膜图形。
图4绘示本发明实施例中步骤S1后的结构的断面图。
图5绘示本发明实施例中步骤S2后的结构的断面图。
图6绘示本发明实施例中步骤S2后的结构的断面图。
图7绘示本发明实施例中步骤S3后的结构的断面图。
图8绘示本发明实施例中步骤S4后的结构的断面图。
图9绘示本发明实施例中步骤S5后的结构的断面图。
图10绘示本发明实施例中步骤S6后的结构的断面图。
图11绘示本发明实施例中步骤S7后的结构的断面图。
图12绘示本发明实施例中刻蚀第一碳层后的结构的断面图。
图13绘示本发明实施例中步骤S8后的结构的断面图。
图中,1、组合掩膜版;2、第一光掩膜图形;21、第一光掩膜对准条;22、第二光掩膜对准条;3、第二光掩膜图形;31、第三光掩膜对准条;32、第四光掩膜对准条;100、顶掩膜层;101、基底;102、底掩膜层;103、第一碳层;104、中间掩膜层;104A、第一中间掩膜条;104B、第二中间掩膜条;105、中间覆盖层;105A、中间覆盖条;106、第一介电抗反射涂层;107、第二光刻胶层108、顶碳层;109、顶介电抗反射涂层;110、第一光刻胶层。
具体实施方式
为使本发明实施例的目的和技术方案更加清楚,下面将结合本发明实施例对本发明的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样定义,不会用理想化或过于正式的含义来解释。
光刻蚀的方法一般包括如下步骤:
首先,在基底101上涂覆光刻胶(PR),涂覆的方法可以为旋涂。
然后,在涂覆有PR的基底101之上施加掩膜版。
最后,进行曝光、显影,从而在基底101上形成光刻图案。
可见,掩膜版图案的精度直接决定了光刻图案的精度,如果掩膜版图案精度受到影响,则直接影响光刻图案的精度。为了提高光刻图案的精度,本发明提供一种提高刻蚀精度的刻蚀方法,包括如下步骤:
S1:如图1所示,提供一组合掩膜版1,该组合掩膜版1包括第一子掩膜版和第二子掩膜版,如图2所示,在第一子掩膜版上形成有第一光掩膜图形2,如图3所示,在第二子掩膜版上形成有第二光掩膜图形3;第一子掩膜版的宽度介于35微米~40微米,优选为38微米。第一光掩膜图形2具有分为两侧的轴对称图形,由第一光掩膜图形2的对称轴至第一光掩膜图形2的两侧宽度边的距离介于75微米~85微米。优选为80微米。
第二子掩膜版的宽度介于35微米~40微米,优选为38微米。第二光掩膜图形3具有分为两侧的轴对称图形,由第二光掩膜图形3的对称轴至第二光掩膜图形3的两侧宽度边的距离介于75微米~85微米,优选为80微米。
第一光掩膜图形2与第二光掩膜图形3具有长度相等和宽度相等的图形尺寸。
第一光掩膜图形2包括依照一中间对称轴两侧分布且相互连接的第一光掩膜对准条21和第二光掩膜对准条22,以组成斜纹图案,第一光掩膜对准条21之间的节距和第二光掩膜对准条22的节距相等,第一光掩膜对准条21和第二光掩膜对准条22的任一者与对称轴之间形成的锐角介于40度~50度,优选为45度。
第二光掩膜图形3包括依照一中间对称轴两侧分布且相互连接的第三光掩膜对准条31和第四光掩膜对准条32,以组成斜纹图案,第三光掩膜对准条31之间的节距和第四光掩膜对准条32的节距相等,第三光掩膜对准条和第四光掩膜对准条32的任一者与对称轴之间形成的锐角介于40度~50度,优选为45度。
本发明中掩膜版的制作可以包括以下步骤:(1)将掩膜板设计的图形通过计算机辅助处理转化成掩膜版曝光设备识别的电子数据文件;(2)通过掩膜版曝光设备将步骤(1)取得的电子数据文件在掩膜板原料上进行激光直写光刻操作;(3)将掩膜板原料进行显影处理;(4)将掩膜板原料进行蚀刻处理;(5)将掩膜板从掩膜板原料上剥离并对其清洗;(6)将掩膜板保护膜贴合在掩膜板的表面上。
本发明中光刻胶涂覆设备包括:承载台,适于放置基底101,并带动基底101转动;光刻胶喷涂系统,包括光刻胶供给源;第一供给管路,一端与光刻胶供给源相连通;光刻胶喷嘴,位于承载台中心的上方,且与第一供给管路远离光刻胶供给源的一端相连通,适于向基底101的表面中心喷涂光刻胶;及阻挡层喷涂系统,包括阻挡剂供给源;第二供给管路,一端与曝光阻挡剂供给源相连通;阻挡剂喷嘴,位于承载台的上方,且与第二供给管路远离阻挡剂供给源的一端相连通,适于向基底101的边缘区域喷涂阻挡层。该光刻胶涂覆设备在基底101上均匀涂布光刻胶,将该基底101放置于组合掩膜版1的下方,在基底101上形成有待图案化的材料层,材料层从下到上依次包括底掩膜层102、中间掩膜层104、顶掩膜层100及第一光刻胶层110,底掩膜层102可以包括氧化物层,中间掩膜层104可以包括中间介电抗反射涂层,顶掩膜层100可以包括顶碳层108和顶介电抗反射涂层109。如图4所示,S1步骤包括:将第一子掩膜版上形成的第一光掩膜图形2曝光显影至第一光刻胶层110上,形成第一光刻胶图案;本发明通过提供一种组合掩膜版1,将复杂掩膜图案分解为两个较为简单的子掩膜图案,分别为第一光掩膜图形2和第二光掩膜图形3,分别制作第一光掩膜图形2和第二光掩膜图形3,降低了套刻过程中出现套刻误差的几率。本发明中掩膜版可以包括石英基板及其上面覆盖的光掩膜材料铬金属层,铬金属层形成有光掩膜图形,第一光掩膜图形2和第二光掩膜图形3可以由光掩膜材料向上凸起形成,第一光掩膜图形2和第二光掩膜图形3也可以由光掩膜材料向下凹陷形成。
如图5、6所示,S2步骤包括:以第一光刻胶图案为掩膜刻蚀顶掩膜层100,形成顶掩膜层图案;
S3:如图7所示,以顶掩膜层图案为掩膜刻蚀的中间掩膜层104,当中间掩膜层104的刻蚀厚度达到中间掩膜层104总厚度的60%以上时,停止刻蚀,形成多个第一中间掩膜条104A,第一中间掩膜条104A合形成第一中间掩膜层图案,相邻的第一中间掩膜条104A之间的距离相等且介于6微米~7微米;优选的,当中间掩膜层104的刻蚀厚度达到中间掩膜层104总厚度的60%~70%时,停止刻蚀,形成第一中间掩膜层图案。第一中间掩膜层图案的高度可以是中间覆盖层105厚度的二分之一。
S4:如图8所示,在第一中间掩膜层图案上从下到上依次沉积形成中间覆盖层105、第一介电抗反射涂层106及第二光刻胶层107,将第二子掩膜版上形成的第二光掩膜图形3曝光显影至第二光刻胶层107上,形成第二光刻胶图案;
S5:如图9所示,以第二光刻胶图案为掩膜刻蚀第一介电抗反射涂层106,形成第一介电抗反射涂层图案;
S6:如图10所示,以第一介电抗反射涂层图案为掩膜刻蚀中间覆盖层105,形成多个中间覆盖条105A,中间覆盖条105A组合形成中间覆盖层图案,中间覆盖条105A排列于第一中间掩膜条104A之间的空隙,相邻的中间覆盖条105A之间的节距相等,第一中间掩膜条104A的节距介于6微米~7微米,相邻的中间覆盖条105A的节距介于6微米~7微米,中间覆盖条105A与相邻的第一中间掩膜条104A之间节距介于3微米~3.5微米;
S7:如图11所示,以第一中间掩膜层图案和中间覆盖层图案为掩膜刻蚀剩余的中间掩膜层104,以使中间掩膜层104形成为中间掩膜层总图案,中间掩膜层总图案由第一中间掩膜条104A和多个第二中间掩膜条104B组成,第二中间掩膜条104B由中间覆盖层图案转置而形成,第一中间掩膜条104A穿插排列于第二中间掩膜条104B中,使第一中间掩膜条104A和第二中间掩膜条104B包括不相连接的并行线条部;并述第一中间掩膜条104A和第二中间掩膜条104B形成在同一结构层中,第一中间掩膜条104A和相邻的所述第二中间掩膜条104B之间的节距介于3微米~3.5微米;第一中间掩膜条104A和第二中间掩膜条104B可以为向上凸起形成的图案条。第一中间掩膜条104A和所述第二中间掩膜条104B可以为向下凹陷形成的图案槽。
如图13所示,S8:将中间掩膜层总图案转印至底掩膜层102上,形成多对准标记整合图案。
在底掩膜层102和中间掩膜层104之间还沉积形成第一碳层103。如图12所示,在步骤S8之前还包括:以中间掩膜层总图案为掩膜刻蚀第一碳层103,形成第一碳层图案。如图5所示,步骤S2包括以第一光刻胶图案为掩膜刻蚀顶介电抗反射涂层109,形成顶介电抗反射涂层图案。如图6所示,步骤S2还包括以顶介电抗反射涂层图案为掩膜刻蚀顶碳层108,形成顶掩膜层图案。
本发明在一次刻蚀工艺中首先将一个光掩膜图形通过曝光显影及刻蚀转印至材料层上,再沉积另一个光掩膜图形曝光显影所需的材料层并通过曝光显影及刻蚀传递另一个光掩膜图形,本发明方法将复杂的掩膜图形在一次光刻制程中转移至基底101上,简化刻蚀工艺并提高了套刻精度。在本发明中,顶介电抗反射涂层109的高度可以是中间覆盖层105高度的二分之一。顶介电抗反射涂层109的高度可以是中间掩膜层104高度的三分之一。顶碳层108的高度可以是第一碳层103高度的三分之二。
以上仅为本发明的实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些均属于本发明的保护范围。

Claims (18)

1.一种提高套刻精度的刻蚀方法,其特征在于,包括如下步骤:
S1:提供一组合掩膜版,所述组合掩膜版包括第一子掩膜版和第二子掩膜版,所述第一子掩膜版上形成有第一光掩膜图形,所述第二子掩膜版上形成有第二光掩膜图形;对应于所述组合掩膜版的下方放置有基底且所述基底与所述组合掩膜版彼此不接触,在所述基底上形成待图案化的材料层,所述材料层从下到上依次包括底掩膜层、中间掩膜层、顶掩膜层及第一光刻胶层,S1步骤包括:将所述第一子掩膜版上形成的所述第一光掩膜图形曝光显影至所述第一光刻胶层上,以形成第一光刻胶图案;
S2:以所述第一光刻胶图案为掩膜刻蚀所述顶掩膜层,以形成顶掩膜层图案;
S3:以所述顶掩膜层图案为掩膜刻蚀所述的中间掩膜层,当所述中间掩膜层的刻蚀厚度达到所述中间掩膜层总厚度的60%以上时,停止刻蚀,以形成多个第一中间掩膜条,所述第一中间掩膜条组合形成第一中间掩膜层图案,相邻的所述第一中间掩膜条之间的节距相等;
S4:在所述第一中间掩膜层图案上从下到上依次沉积形成中间覆盖层、第一介电抗反射涂层及第二光刻胶层,将所述第二子掩膜版上形成的所述第二光掩膜图形曝光显影至所述第二光刻胶层上,以形成第二光刻胶图案;
S5:以所述第二光刻胶图案为掩膜刻蚀所述第一介电抗反射涂层,以形成第一介电抗反射涂层图案;
S6:以所述第一介电抗反射涂层图案为掩膜刻蚀所述中间覆盖层,以形成多个中间覆盖条,所述中间覆盖条组合形成中间覆盖层图案,所述中间覆盖条排列于所述第一中间掩膜条之间的空隙,相邻的所述中间覆盖条之间的节距相等;
S7:以所述第一中间掩膜层图案和所述中间覆盖层图案为掩膜刻蚀剩余的所述中间掩膜层,以使所述中间掩膜层形成为中间掩膜层总图案,所述中间掩膜层总图案由所述第一中间掩膜条和多个第二中间掩膜条组成,所述第二中间掩膜条由所述中间覆盖层图案转置而形成,所述第一中间掩膜条穿插排列于所述第二中间掩膜条中,使所述第一中间掩膜条和所述第二中间掩膜条包括不相连接的并行线条部;并且所述第一中间掩膜条和所述第二中间掩膜条形成在同一结构层中;
S8:将所述中间掩膜层总图案转印至所述底掩膜层中,以形成多对准标记整合图案。
2.根据权利要求1所述的刻蚀方法,其特征在于,相邻的所述第一中间掩膜条的节距介于6微米~7微米。
3.根据权利要求1所述的刻蚀方法,其特征在于,相邻的所述中间覆盖条的节距介于6微米~7微米。
4.根据权利要求1所述的刻蚀方法,其特征在于,所述中间覆盖条与相邻的所述第一中间掩膜条之间节距介于3微米~3 .5微米。
5.根据权利要求1所述的刻蚀方法,其特征在于,所述第一中间掩膜条和相邻的所述第二中间掩膜条之间的节距介于3微米~3 .5微米。
6.根据权利要求1所述的刻蚀方法,其特征在于,所述底掩膜层包括氧化物层,所述中间掩膜层包括中间介电抗反射涂层,所述顶掩膜层包括顶碳层和顶介电抗反射涂层。
7.根据权利要求1所述的刻蚀方法,其特征在于,在所述底掩膜层和所述中间掩膜层之间还沉积形成第一碳层。
8.根据权利要求7所述的刻蚀方法,其特征在于,在步骤S8之前还包括:以所述中间掩膜层总图案为掩膜刻蚀所述第一碳层,以形成第一碳层图案。
9.根据权利要求6所述的刻蚀方法,其特征在于,步骤S2包括以所述第一光刻胶图案为掩膜刻蚀所述顶介电抗反射涂层,以形成顶介电抗反射涂层图案。
10.根据权利要求9所述的刻蚀方法,其特征在于,步骤S2还包括以所述顶介电抗反射涂层图案为掩膜刻蚀所述顶碳层,以形成顶掩膜层图案。
11.根据权利要求1所述的刻蚀方法,其特征在于,在步骤S1中,所述第一子掩膜版的宽度介于35微米~40微米,所述第一光掩膜图形具有分为两侧的轴对称图形,由所述第一光掩膜图形的对称轴至所述第一光掩膜图形的两侧宽度边的距离介于75微米~85微米。
12.根据权利要求11所述的刻蚀方法,其特征在于,在步骤S1中,所述第二子掩膜版的宽度介于35微米~40微米,所述第二光掩膜图形具有分为两侧的轴对称图形,由所述第二光掩膜图形的对称轴至所述第二光掩膜图形的两侧宽度边的距离介于75微米~85微米。
13.根据权利要求1所述的刻蚀方法,其特征在于,在步骤S1中,所述第一光掩膜图形与所述第二光掩膜图形具有长度相等和宽度相等的图形尺寸。
14.根据权利要求1所述的刻蚀方法,其特征在于,在步骤S1中,所述第一光掩膜图形包括依照一中间对称轴两侧分布且相互连接的第一光掩膜对准条和第二光掩膜对准条,以组成斜纹图案,所述第一光掩膜对准条之间的节距和所述第二光掩膜对准条之间的节距相等,所述第一光掩膜对准条和所述第二光掩膜对准条的任一者与对称轴之间形成的锐角介于40度~50度。
15.根据权利要求1所述的刻蚀方法,其特征在于,在步骤S1中,所述第二光掩膜图形包括依照一中间对称轴两侧分布且相互连接的第三光掩膜对准条和第四光掩膜对准条,以组成斜纹图案,所述第三光掩膜对准条之间的节距和所述第四光掩膜对准条的节距相等,所述第三光掩膜对准条和所述第四光掩膜对准条的任一者与对称轴之间形成的锐角介于40度~50度。
16.根据权利要求1所述的刻蚀方法,其特征在于,所述第一中间掩膜条和所述第二中间掩膜条均为向上凸起形成的图案条。
17.根据权利要求1所述的刻蚀方法,其特征在于,第一中间掩膜条和所述第二中间掩膜条均为向下凹陷形成的图案槽。
18.根据权利要求1所述的刻蚀方法,其特征在于,在步骤S3中,当所述中间掩膜层的刻蚀厚度达到所述中间掩膜层总厚度的60%~70%时,停止刻蚀,以形成所述第一中间掩膜层图案。
CN201810894929.1A 2018-08-08 2018-08-08 提高套刻精度的刻蚀方法 Active CN110824847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810894929.1A CN110824847B (zh) 2018-08-08 2018-08-08 提高套刻精度的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810894929.1A CN110824847B (zh) 2018-08-08 2018-08-08 提高套刻精度的刻蚀方法

Publications (2)

Publication Number Publication Date
CN110824847A CN110824847A (zh) 2020-02-21
CN110824847B true CN110824847B (zh) 2023-07-04

Family

ID=69535018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810894929.1A Active CN110824847B (zh) 2018-08-08 2018-08-08 提高套刻精度的刻蚀方法

Country Status (1)

Country Link
CN (1) CN110824847B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078717A (zh) * 2020-08-12 2022-02-22 长鑫存储技术有限公司 半导体结构
US11287746B1 (en) * 2020-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for overlay error reduction
CN114496771B (zh) 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法
CN113488414B (zh) * 2021-07-06 2023-10-13 长鑫存储技术有限公司 晶圆生产监控方法、系统与电子设备
CN113794105B (zh) * 2021-07-15 2023-01-06 华芯半导体研究院(北京)有限公司 基于自对准技术的vcsel芯片柱面刻蚀方法及其应用
CN116981245A (zh) * 2022-04-13 2023-10-31 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674703B1 (en) * 2009-01-27 2010-03-09 Infineon Technologies Ag Gridded contacts in semiconductor devices
CN203825358U (zh) * 2014-05-04 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种光掩膜版

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6866971B2 (en) * 2000-09-26 2005-03-15 Synopsys, Inc. Full phase shifting mask in damascene process
DE102005039932A1 (de) * 2005-08-02 2007-02-08 Leica Microsystems Semiconductor Gmbh Testmaske für die Mikroskopie
US8969207B2 (en) * 2013-03-13 2015-03-03 Globalfoundries Inc. Methods of forming a masking layer for patterning underlying structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674703B1 (en) * 2009-01-27 2010-03-09 Infineon Technologies Ag Gridded contacts in semiconductor devices
CN203825358U (zh) * 2014-05-04 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种光掩膜版

Also Published As

Publication number Publication date
CN110824847A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN110824847B (zh) 提高套刻精度的刻蚀方法
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
KR20080006947A (ko) 반도체 소자의 미세 패턴 형성 방법
CN112614803B (zh) 一种集成电路的制备方法
US7582899B2 (en) Semiconductor device having overlay measurement mark and method of fabricating the same
CN112034677B (zh) 一种套刻标记、套刻标记方法及套刻测量方法
CN208521130U (zh) 组合掩膜版
CN108183123B (zh) 有机发光显示面板及其制作方法
CN110764364A (zh) 一种纳米图案的制作方法、纳米压印基板、显示基板
TW202332984A (zh) 平板顯示器用光罩、平板顯示器用光罩的位置測量用標記的形成方法及平板顯示器用光罩的製造方法
KR100855851B1 (ko) 반도체 소자 및 그 제조 방법
JPH0448715A (ja) 半導体装置の製造方法
CN113515018A (zh) 一种60μm划片槽的对位标记设计方法
JPH10213896A (ja) レチクル
CN117406546B (zh) 一种掩模版及其图形修正方法
CN115793413B (zh) 基于对位差与双重光刻的超分辨率图案实现方法及装置
CN116736652B (zh) 一种多层高密度封装中曝光对位的工艺方法
CN112582324A (zh) 一种标记及其制作方法
JPS61148819A (ja) マスク合わせパタ−ン構造
JPS62229923A (ja) 半導体チツプにマ−クを形成する方法
CN117008413A (zh) 光刻胶底切形貌的制作方法
CN114624960A (zh) 大尺寸芯片光刻拼接方法
JPS588132B2 (ja) 集積回路製造方法
CN116959962A (zh) 用于承载压印材料的基板、其制造方法以及压印方法
CN116184768A (zh) 一种提升晶圆边缘不完整区域套刻精度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant