CN116981245A - 一种半导体结构的制作方法及其结构 - Google Patents
一种半导体结构的制作方法及其结构 Download PDFInfo
- Publication number
- CN116981245A CN116981245A CN202210388289.3A CN202210388289A CN116981245A CN 116981245 A CN116981245 A CN 116981245A CN 202210388289 A CN202210388289 A CN 202210388289A CN 116981245 A CN116981245 A CN 116981245A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- initial mask
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000003384 imaging method Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 285
- 239000000463 material Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004904 shortening Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000003153 chemical reaction reagent Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 108091034117 Oligonucleotide Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及其结构，其中，半导体结构的制作方法可以包括：提供基底，基底包括沿第一方向延伸的字线及沿第二方向延伸的有源区；在基底上形成初始掩膜；在初始掩膜层上形成多个间隔排布的第一图形层，第一图形层沿第三方向延伸；以第一图形层为掩膜，图形化初始掩膜；在图形化后的初始掩膜上形成多个间隔排布的第二图形层，第二图形层沿第四方向延伸；以第二图形层为掩膜，图形化初始掩膜，形成掩膜层；以掩膜层为掩膜，图形化所述基底，在所述基底的有源区中形成位线接触图案。至少可以降低形成位线接触图案的形成难度。
Description
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及其结构。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(Random Access Memory，RAM)可分为动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)与静态随机存取存储器(Static Random-Access Memory，SRAM)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
每个存储单元通常包括电容器和晶体管，晶体管的漏极与位线相连、源极与电容器相连，晶体管与位线经由位线接触结构相连，电容器与位线经由电容接触窗相连。
形成位线接触结构前需要先形成位线接触图案，然而目前在形成位线接触图案的过程中存在形成难度大的问题。
发明内容
本公开实施例提供一种半导体结构的制作方法及其结构，至少有利于降低形成位线接触图案的形成难度。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法，包括：提供基底，所述基底包括沿第一方向延伸的字线及沿第二方向延伸的有源区，所述第一方向与所述第二方向不同；在所述基底上形成初始掩膜；在所述初始掩膜层上形成多个间隔排布的第一图形层，所述第一图形层沿第三方向延伸；以所述第一图形层为掩膜，图形化所述初始掩膜；在图形化后的所述初始掩膜上形成多个间隔排布的第二图形层，所述第二图形层沿第四方向延伸，所述第三方向与所述第四方向不同；以所述第二图形层为掩膜，图形化所述初始掩膜，形成掩膜层；以所述掩膜层为掩膜，图形化所述基底，在所述基底的所述有源区中形成位线接触图案。
在一些实施例中，所述第一方向与所述第二方向之间的夹角为第一夹角，所述第三方向与所述第四方向之间的夹角为第二夹角，且所述第一夹角与所述第二夹角满足其中，α为所述第一夹角，β为所述第二夹角。
在一些实施例中，所述第一夹角的范围为60°～80°或者100°～120°。
在一些实施例中，所述初始掩膜包括依次层叠设置的第一初始掩膜以及第二初始掩膜，且所述第一初始掩膜的材料与所述第二初始掩膜的材料不同；以所述第一图形层为掩膜，图形化所述初始掩膜的方法包括：刻蚀至少部分厚度的所述第二初始掩膜，以图形化所述初始掩膜。
在一些实施例中，以所述第二图形层为掩膜，图形化所述初始掩膜的方法包括：刻蚀至少部分厚度的所述第一初始掩膜，以图形化所述初始掩膜。
在一些实施例中，所述第一初始掩膜的材料包括二氧化硅，所述第二初始掩膜的材料包括氮氧化硅。
在一些实施例中，在形成所述第二初始掩膜之前，还包括：在所述第一初始掩膜表面形成第一中间层；以所述第二图形层为掩膜，图形化所述初始掩膜之前，还包括：以所述第二图形层为掩膜，图形化所述第一中间层。
在一些实施例中，还包括：形成填充层，所述填充层位于图形化后的所述初始掩膜表面，且所述填充层顶面高于所述初始掩膜顶面；形成第一保护层，所述第一保护层位于所述填充层表面；在以所述第二图形层为掩膜，图形化所述初始掩膜之前，还包括图形化所述第一保护层以及所述填充层。
在一些实施例中，所述填充层的材料包括可旋涂试剂，所述第一保护层的材料包括氮氧化硅。
在一些实施例中，在形成所述第一图形层前，还包括：形成第二中间层，所述第二中间层位于所述第二初始掩膜的表面；在所述第二中间层表面形成第二保护层；以所述第一图形层为掩膜，图形化所述初始掩膜之前，还包括：以所述第一图形层为掩膜，图形化所述第二保护层以及所述第二中间层。
在一些实施例中，所述第二保护层的材料包括氮氧化硅，所述第二中间层的材料包括含碳材料。
在一些实施例中，在形成所述第一初始掩膜之前，还包括：形成第三中间层，所述第三中间层位于所述基底表面；在以所述掩膜层为掩膜，图形化所述有源区之前，还包括：以所述掩膜层为掩膜，图形化所述第三中间层。
在一些实施例中，所述第三中间层的材料包括含碳材料。
在一些实施例中，所述第一图形层的材料包括光刻胶，所述第二图形层的材料包括光刻胶。
在一些实施例中，所述第一图形层在所述基底表面的正投影为第一条状图形，所述第二图形层在所述基底上的正投影为第二条状图形，所述第一条状图形与所述第二条状图形的夹角为70°～95°。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，采用上述半导体结构的制作方法形成。
本公开实施例提供的技术方案至少具有以下优点：通过先形成间隔排布的第一图形层，并通过第一图形层图形化初始掩膜，再形成间隔排布的第二图形层，并以第二图形层为掩膜图形化初始掩膜以形成掩膜层，通过两次图形化从而形成掩膜层，且每一次图形化都是形成连续的凹槽，通过第一图形层及第二图形层层刻蚀以形成具有目标图形的掩膜层，再通过以具有目标图形的掩膜层为掩膜图形化基底，在基底上形成所需的位线接触图案，可以降低形成位线接触图案的难度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图9为本公开一实施例提供的半导体结构的制作方法的各步骤对应的结构示意图。
具体实施方式
由背景技术可知，随着工艺尺寸的减小，通过Litho-Etch-Litho-Etch的方式将位线接触图案的图形层层转移的方式越来越难，且为实现图形转移的精确性，需要用到更加先进的光刻工艺，相应的形成成本也会随之增加很多。
本公开实施例公开一种半导体结构的制作方法，通过先形成间隔排布的第一图形层，并以第一图形层为掩膜图形化初始掩膜，再通过在初始掩膜上形成间隔排布的第二图形层，且第一图形层与第二图形层的方向不一致，通过以第二图形层为掩膜图形化初始掩膜，形成具有目标图形的掩膜层，通过图形化形成连续的凹槽的工艺难度低，从而可以降低整个制作方法的难度，且可以降低光刻工艺的难度，降低整个制作方法的成本。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1至图9为本公开一实施例提供的半导体结构的制作方法的各步骤对应的结构示意图。
参考图1，图1为本公开一实施例提供的一种半导体结构的剖视图，包括：提供基底100，基底100包括沿第一方向延伸的字线110及沿第二方向延伸的有源区120，第一方向与第二方向不同；在基底100上形成初始掩膜140；在初始掩膜140上形成多个间隔排布的第一图形层150，第一图形层150沿第三方向延伸。
在一些实施例中，字线110可以包括导电层111、栅氧层112及保护层113，栅氧层112至少覆盖在有源区120的侧壁，栅氧层112还可以覆盖导电层111的底面，保护层113位于导电层111上，导电层111的材料可以是钨金属等金属材料，栅氧层112的材料可以是氧化硅等氧化物，保护层113的材料可以是氮化硅等绝缘材料。
在一些实施例中，导电层还可以是多层结构，可以包括扩散阻挡层及金属层，扩散阻挡层位于金属层与栅氧层之间，用于防止金属层的金属离子扩散，金属层用于提高字线的传导速率，本公开实施例不对导电层进行限制。
在一些实施例中，基底还包括衬底130及隔离结构121，衬底130与有源区120相连通，隔离结构121位于衬底130上，隔离结构121还位于有源区120之间，且部分字线110外表面还环绕有隔离结构121。
在一些实施例中，隔离结构121的材料可以是STI(Shallow Trench Isolation)结构，隔离结构121的材料可以是氧化硅、氮化硅、氮氧化硅等绝缘材料。
在一些实施例中，基底100表面还包括目标层131，目标层131位于基底100与初始掩膜140之间，且目标层131与基底100表面相接触。目标层131用于后续在目标层131上形成位线接触图案，目标层131的材料可以是多晶硅，目标层131的材料也可以是其他材料，目标层131仅作为形成位线接触图案的中间过程的膜层，本公开实施例不对目标层131的材料做限制。
在一些实施例中，衬底130的材料可以是硅、锗或者锗化硅等材料，且还可以在衬底130的材料中进行掺杂，以衬底130的材料是硅为例，在衬底130中掺杂微量的三价元素，例如：硼、铟、镓或铝等，从而可以形成P型基底；同理，在衬底130中掺杂微量的五价元素，例如：磷、锑、砷等，从而可以形成N型基底，衬底130掺杂元素的选择可以根据实际的需求及产品性能等方面进行考量，本公开不对衬底130的材料及掺杂的元素进行限制。
在一些实施例中，初始掩膜140包括层叠设置的第一初始掩膜142及第二初始掩膜143，且第一初始掩膜142的材料与第二初始掩膜143的材料不同。在一些实施例中，第一初始掩膜142的材料包括二氧化硅，第二初始掩膜143的材料包括氮氧化硅。通过设置第一初始掩膜142与第二初始掩膜143的材料不同，从而可以通过先图形化第二初始掩膜143以形成目标图形，并去除图形化后所不需要的膜层，在通过图形转移的方法在第一初始掩膜142上形成目标图形，然后再通过将第一初始掩膜142的图形转移至目标层131，通过设置第一初始掩膜142与第二初始掩膜143的材料不同，可以避免在去除图形化后不需要的膜层的过程中，去除试剂或者刻蚀离子与目标层131直接接触，从而影响目标层131，进而提高半导体结构的可靠性。
继续参考图1，在一些实施例中，在形成第一图形层150前，还包括：形成第二中间层180，第二中间层180位于第二初始掩膜143的表面；在第二中间层180表面形成第二保护层190。
通过在第二初始掩膜143的表面形成第二中间层180可以提高形成的第一图形层150的均匀性，从而可以提高后续图形化的精度，从而提高后续图形化的精确性。然而，在一些实施例中，第二中间层180的材料的材质较软，形成的第二中间层180的形貌不好，故可以通过在第二中间层180的表面形成第二保护层190，第二保护层190的材质较硬，故可以通过限制第二中间层180的位置可以提高第二中间层180的形貌，且通过形成第二保护层190可以使第二初始掩膜143在后续去除第一图形层150的过程中不与去除第一图形层150的刻蚀试剂接触，从而可以保护第二初始掩膜143，从而提高图形化的精确性。
在一些实施例中，第二保护层190的材料包括氮氧化硅，第二中间层180的材料包括含碳材料。
在一些实施例中，可以通过在第二初始掩膜143的表面旋涂含碳材料以形成第二中间层180，通过采用旋涂工艺形成第二中间层180，旋涂工艺具有较快的形成速率，有利于缩短制作工艺时长；相应的第二中间层180的材料包括碳或含碳材料，碳或者含碳材料的质地较为柔软，容易被刻蚀去除，有利于进一步缩短半导体结构的制作工艺时长。
在一些实施例中，可以通过直接在第二中间层180的表面沉积氮氧化硅，可以理解的是，第二中间层180的材质较软，若直接在第二中间层180的表面形成第一图形层150可能会带来第二中间层180在第一图形层150重力的作用下发生形变，故可以通过在第二中间层180表面形成第二保护层190，相应的第二保护层190的材料可以是氮氧化硅，氮氧化硅的材质较硬，通过在第二中间层180的表面形成有第二保护层190可以保护第二中间层180不发生形变，从而提高形成图形的精确性。
在一些实施例中，在形成第二初始掩膜143之前，还包括：在第一初始掩膜142表面形成第一中间层200。通过形成第一中间层200可以在后续图形化第二初始掩膜143的过程中起到刻蚀停止的作用，即第一中间层200的材料与第二初始掩膜143的材料不同，故刻蚀第二初始掩膜143的刻蚀试剂与刻蚀第一中间层200的刻蚀试剂不同，故通过形成第一中间层可以避免刻蚀第二初始掩膜143的刻蚀试剂与第一初始掩膜142接触，从而避免刻蚀第二初始掩膜143的刻蚀试剂对第一初始掩膜142造成影响，从而提高后续形成的图形精度。
在一些实施例中，第一中间层200的材料可以与第二中间层180的材料相同，且形成第一中间层200的方法可以采用旋涂工艺，旋涂工艺的具有较快的形成速率，有利于缩短制作工艺时长；且第一中间层200的材料可以是碳或含碳材料，碳或者含碳材料的质地较为柔软，容易被刻蚀去除，有利于进一步缩短半导体结构的制作工艺时长。
在一些实施例中，在形成第一初始掩膜142之前，还包括：形成第三中间层210，第三中间层210位于目标层131表面。可以理解的是，第三中间层210可以用于在后续图形化第一初始掩膜142的过程中起到刻蚀停止的作用，即第三中间层210的材料与第一初始掩膜142的材料不同，刻蚀第一初始掩膜142的刻蚀试剂与刻蚀第三中间层210的刻蚀试剂不同，从而通过形成第三中间层210可以避免刻蚀第一初始掩膜142的刻蚀试剂与目标层131接触，从而避免刻蚀第一初始掩膜142的刻蚀试剂对出目标层131造成影响，从而提高后续形成的图形精度。
在一些实施例中，第三中间层210的材料可以与第二中间层180的材料相同，且形成第三中间层210的方法也可以采用旋涂工艺，旋涂工艺的具有较快的形成速率，有利于缩短制作工艺时长；且第三中间层210的材料可以包括含碳材料，碳或者含碳材料的质地较为柔软，容易被刻蚀去除，有利于进一步缩短半导体结构的制作工艺时长。
参考图2，以第一图形层150(参考图1)为掩膜，图形化初始掩膜140。
在一些实施例中，初始掩膜140可以包括依次层叠设置的第一初始掩膜142以及第二初始掩膜143，且第一初始掩膜142的材料与第二初始掩膜143的材料不同；以第一图形层150(参考图1)为掩膜，图形化初始掩膜140的方法包括：刻蚀至少部分厚度的第二初始掩膜143，以图形化初始掩膜140。
可以理解的是，此次图形化第二初始掩膜143以在第二初始掩膜143上形成沿第三方向延伸的凹槽，且凹槽间隔排布，通过形成沿第三方向延伸的凹槽相较于直接在第二初始掩膜143上形成间隔的凹孔的形成难度较低，从而可以降低整个工艺的形成难度，且可以降低整个工艺的材料成本。
在另一些实施例中，以第一图形层为掩膜，图形化初始掩膜的过程中还可以图形化至少部分第一初始掩膜，以在第一初始掩膜上形成间隔排布的凹槽。
在一些实施例中，在形成第一图形层150前，还包括：形成第二中间层180(参考图1)，第二中间层180(参考图1)位于第二初始掩膜143的表面；在第二中间层180(参考图1)表面形成第二保护层190(参考图1)；以第一图形层150(参考图1)为掩膜，图形化初始掩膜140之前，还包括：以第一图形层150(参考图1)为掩膜，图形化第二保护层190(参考图1)以及第二中间层180(参考图1)。
通过形成第二中间层180(参考图1)及第二保护层190(参考图1)可以与第一图形层相互配合，通过先在第二中间层180(参考图1)及第二保护层190(参考图1)上形成规则的凹槽，后在第二初始掩膜143上形成相应图案，可以避免第二初始掩膜143出现过刻蚀的情况，有利于提高刻蚀后续刻蚀第二初始掩膜143的形成的图案的质量。
在一些实施例中，图形化第二初始掩膜143后还包括：去除第二中间层180(参考图1)、第二保护层190(参考图1)及第一图形层150(参考图1)。
参考图3，在图形化后的初始掩膜140上形成多个间隔排布的第二图形层160，第二图形层160沿第四方向延伸，第三方向与第四方向不同。
在一些实施例中，第一图形层150(参考图1)的材料包括光刻胶，第二图形层160的材料包括光刻胶。
光刻胶按其形成的图像分类有正性、负性两大类。在光刻胶工艺过程中，涂层曝光、显影后，曝光部分被溶解，未曝光部分留下来，该涂层材料为正性光刻胶。如果曝光部分被保留下来，而未曝光被溶解，该涂层材料为负性光刻胶。
通过选择第一图形层150(参考图1)及第二图形层160的材料为光刻胶可以便于在第一图形层150(参考图1)及第二图形层160上形成目标图形。
在一些实施例中，在形成第二图形层160之前，还包括：形成填充层220，填充层220位于图形化后的初始掩膜140表面，且填充层220顶面高于初始掩膜140顶面；形成第一保护层230，第一保护层230位于填充层220表面。
通过形成填充层220可以填补图形化后的第二初始掩膜143的缺口，从而增加第二初始掩膜143的平坦度，从而可以提高后续再次图形化第二初始掩膜143的时候提高图形化的精确性。
可以理解的是，填充层220的材料较软，形成的填充层220的形貌不佳，故可以通过在填充层220的表面形成第一保护层230，从而可以提高填充层220的形貌。
在一些实施例中，可以通过旋涂工艺形成填充层220，可以采用化学气相沉积的方式形成第一保护层230，旋涂工艺具有较快的形成速率，有利于缩短制作工艺时长；相应的填充层220的材料可以是可旋涂试剂，可旋涂试剂的材质的刻蚀速率较快，从而可以提高整个刻蚀过程的速率，降低整个生产工艺的生产时间。
参考图4，以第二图形层160为掩膜，图形化初始掩膜140，形成掩膜层141。
在一些实施例中，在以第二图形层160为掩膜，图形化初始掩膜140之前，还包括：图形化第一保护层230(参考图3)以及填充层220(参考图3)。
通过在初始掩膜140的表面形成填充层220(参考图3)及第一保护层230(参考图3)可以先在填充层220(参考图3)及第一保护层230(参考图3)内形成规则的图案，再通过图形化初始掩膜140可以提高图形化初始掩膜140的图案的精确性。
在一些实施例中，图形化填充层220(参考图3)及第一保护层230(参考图3)后还包扩：图形化第二初始掩膜143，以在第二初始掩膜143上形成目标图形。
可以理解的是，第一图形层150(参考图1)及第二图形层(参考图3)的延伸方向不同，通过两次图形化第二初始掩膜143，此时剩余的第二初始掩膜143为第一图形层150(参考图1)及第二图形层160(参考图3)重叠的部分，未重叠的部分被刻蚀以形成位线接触图案132。通过两次刻蚀凹槽的方式图形化目标层131，以形成位线接触图案132，可以降低整个生产过程的难度，且可以降低整个生产过程的材料成本。
在一些实施例中，以第二图形层160为掩膜，图形化初始掩膜140之前，还包括：以第二图形层160为掩膜，图形化第一中间层200。
可以理解的是，在第一中间层200上形成的目标图形具有较高的图形精度，故先通过在第一中间层200上形成目标图形并通过以第一中间层200为掩膜图形化初始掩膜140可以提高初始掩膜140上的图形精度。
在一些实施例中，以第二图形层160为掩膜，图形化初始掩膜140的方法包括：刻蚀至少部分厚度的第一初始掩膜142，以图形化初始掩膜140。通过多次图形化的方式可以降低形成掩膜层141的工艺难度，且可以形成图案精确的掩膜层141，且形成掩膜层141所采用的材料成本也较低。
图形化初始掩膜140后，还包括：去除第二图形层160(参考图3)、第一保护层230(参考图3)、填充层220(参考图3)、第二初始掩膜143(参考图3)及第一中间层200。
在另一些实施例中，图形化第二初始掩膜143后，可以先去除第一保护层230(参考图3)、填充层220(参考图3)及第二图形层160(参考图3)，并以第二初始掩膜143(参考图3)为掩膜图形化第一中间层200及第一初始掩膜142。在图形化第一初始掩膜142后还包括：去除第一中间层200。
可以理解的是，此时形成的第一初始掩膜142为具有间隔排布图案的掩膜层141，通过多次图形化的方式可以降低形成掩膜层141的工艺难度，且可以形成图案精确的掩膜层141，且形成掩膜层141所采用的材料成本也较低。
参考图5至图7，以掩膜层141为掩膜，图形化目标层131，以形成位线接触图案132，形成位线接触图案132之后还包括在填充位线接触图案132以形成位线接触结构，形成位线接触结构之后还可以在位线接触结构的表面制备与位线接触结构电连接的位线170。
具体的，参考图5，在一些实施例中，在以掩膜层141为掩膜，图形化目标层131之前，还包括：以掩膜层141为掩膜，图形化第三中间层210。
通过先在第三中间层210上形成规则的凹槽，后在目标层131上形成相应图案，可以避免目标层131出现过刻蚀的情况，有利于提高刻蚀后续刻蚀目标层131的形成的图案的质量。
参考图6，图形化目标层131，以形成位线接触图案132。
在一些实施例中，图形化目标层131的过程中还图形化部分有源区120，通过图形化部分有源区，以确保后续形成的位线接触结构与有源区120接触。
参考图7，填充位线接触图案132以形成位线接触结构133，形成位线接触结构133后还包括去除目标层131(参考图6)。
参考图8及图9，图8为本公开一实施例提供的一种半导体结构的俯视图，图9为本公开一实施例提供的各个膜层的延伸方向示意图。形成位线170，在一些实施例中，位线沿第五方向N延伸。
在一些实施例中，第一方向X与第二方向Y之间的夹角为第一夹角，第三方向Z与第四方向M之间的夹角为第二夹角，且第一夹角与第二夹角满足其中，α为第一夹角，β为第二夹角。
参考图9，在一些实施例中，第一方向X与第二方向Y的交点为C，第二方向Y、第三方向Z及第五方向N的交点为A，第三方向Z与第四方向M的交点为D，第一方向X与第三方向Z的交点为B，第一方向、第四方向M及第五方向N的交点为O。根据数学关系可知∠ODA＝α＝∠OBA+∠BOD；∠OBA＝∠BOD＝α/2。
通过控制第一图形层150与第二图形层160的延伸方向，从而使得第一图形层150在基底100上的投影及第二图形层160在基底100上投影的不重合部分为所需的目标图形，即通过层层刻蚀可以形成所需的位线接触图案132。
在一些实施例中，第一夹角α的范围为60°～80°或者100°～120°，可以理解的是在形成好间隔的有源区120之后，有源区120朝向的方向确定，在满足的前提下，通过调整字线110的延伸方向、第一图形层150的延伸方向及第二图形层160的延伸方向可以提高有源区120上形成位线接触图案132的面积，使得在有源区120相对较小的情况下可以暴露更大位线接触图案132的面积来形成位线接触图案，进而提高后续形成的位线接触结构与有源区120的接触面积，降低位线接触结构与有源区120的接触电阻，提高半导体结构的性能。
在一些实施例中，第一图形层150在基底100表面的正投影为第一条状图形，第二图形层160在基底100上的正投影为第二条状图形，第一条状图形与第二条状图形的夹角为70°～95°，例如为83°、85°或者92°等。
通过限制第一条状图形与第二条状图形可以为后续形成目标图形提供工艺基础，且通过限制第一条状图形与第二条状图形的夹角，做出与有源区120直接对准的位线接触图案，对光刻工艺的分辨率精度要求更低，降低了工艺难度和工艺成本，可以在尺寸更小的结构上获取更加精准的位线接触结构。
本公开通过先形成间隔排布的第一图形层150，并通过第一图形层150图形化初始掩膜140，再形成间隔排布的第二图形层160，并以第二图形层160为掩膜图形化初始掩膜140以形成掩膜层141，通过两次图形化从而形成掩膜层141，且每一次图形化都是形成连续的凹槽，通过第一图形层150及第二图形层160层层刻蚀以形成具有目标图形的掩膜层141，可以降低形成位线接触图案132的难度。
本公开实施例还提供一种半导体结构，可以采用上述部分步骤或全部步骤形成。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。
Claims (16)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括沿第一方向延伸的字线及沿第二方向延伸的有源区，所述第一方向与所述第二方向不同；
在所述基底上形成初始掩膜；
在所述初始掩膜上形成多个间隔排布的第一图形层，所述第一图形层沿第三方向延伸；
以所述第一图形层为掩膜，图形化所述初始掩膜；
在图形化后的所述初始掩膜上形成多个间隔排布的第二图形层，所述第二图形层沿第四方向延伸，所述第三方向与所述第四方向不同；
以所述第二图形层为掩膜，图形化所述初始掩膜，形成掩膜层；
以所述掩膜层为掩膜，图形化所述基底，在所述基底的所述有源区中形成位线接触图案。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一方向与所述第二方向之间的夹角为第一夹角，所述第三方向与所述第四方向之间的夹角为第二夹角，且所述第一夹角与所述第二夹角满足其中，α为所述第一夹角，β为所述第二夹角。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第一夹角的范围为60°～80°或者100°～120°。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述初始掩膜包括依次层叠设置的第一初始掩膜以及第二初始掩膜，且所述第一初始掩膜的材料与所述第二初始掩膜的材料不同；以所述第一图形层为掩膜，图形化所述初始掩膜的方法包括：
刻蚀至少部分厚度的所述第二初始掩膜，以图形化所述初始掩膜。
5.根据权利要求4所述的半导体结构的制作方法，以所述第二图形层为掩膜，图形化所述初始掩膜的方法包括：
刻蚀至少部分厚度的所述第一初始掩膜，以图形化所述初始掩膜。
6.根据权利要求4所述的半导体结构的制作方法，所述第一初始掩膜的材料包括二氧化硅，所述第二初始掩膜的材料包括氮氧化硅。
7.根据权利要求4所述的半导体结构的制作方法，在形成所述第二初始掩膜之前，还包括：
在所述第一初始掩膜表面形成第一中间层；以所述第二图形层为掩膜，图形化所述初始掩膜之前，还包括：以所述第二图形层为掩膜，图形化所述第一中间层。
8.根据权利要求4所述的半导体结构的制作方法，在形成所述第二图形层之前，还包括：
形成填充层，所述填充层位于图形化后的所述初始掩膜表面，且所述填充层顶面高于所述初始掩膜顶面；
形成第一保护层，所述第一保护层位于所述填充层表面；在以所述第二图形层为掩膜，图形化所述初始掩膜之前，还包括：
图形化所述第一保护层以及所述填充层。
9.根据权利要求8所述的半导体结构的制作方法，所述填充层的材料包括可旋涂试剂，所述第一保护层的材料包括氮氧化硅。
10.根据权利要求4所述的半导体结构的制作方法，其特征在于，在形成所述第一图形层前，还包括：
形成第二中间层，所述第二中间层位于所述第二初始掩膜的表面；在所述第二中间层表面形成第二保护层；以所述第一图形层为掩膜，图形化所述初始掩膜之前，还包括：
以所述第一图形层为掩膜，图形化所述第二保护层以及所述第二中间层。
11.根据权利要求10所述的半导体结构的制作方法，所述第二保护层的材料包括氮氧化硅，所述第二中间层的材料包括含碳材料。
12.根据权利要求4所述的半导体结构的制作方法，其特征在于，在形成所述第一初始掩膜之前，还包括：
形成第三中间层，所述第三中间层位于所述基底表面；在以所述掩膜层为掩膜，图形化所述有源区之前，还包括：
以所述掩膜层为掩膜，图形化所述第三中间层。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，所述第三中间层的材料包括含碳材料。
14.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一图形层的材料包括光刻胶，所述第二图形层的材料包括光刻胶。
15.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一图形层在所述基底表面的正投影为第一条状图形，所述第二图形层在所述基底上的正投影为第二条状图形，所述第一条状图形与所述第二条状图形的夹角为70°～95°。
16.一种半导体结构，其特征在于，如上述权利要求1至15任一项所述的制作方法形成的半导体结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210388289.3A CN116981245A (zh) | 2022-04-13 | 2022-04-13 | 一种半导体结构的制作方法及其结构 |
| PCT/CN2022/107117 WO2023197478A1 (zh) | 2022-04-13 | 2022-07-21 | 一种半导体结构的制作方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210388289.3A CN116981245A (zh) | 2022-04-13 | 2022-04-13 | 一种半导体结构的制作方法及其结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116981245A true CN116981245A (zh) | 2023-10-31 |
Family
ID=88328817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210388289.3A Pending CN116981245A (zh) | 2022-04-13 | 2022-04-13 | 一种半导体结构的制作方法及其结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116981245A (zh) |
| WO (1) | WO2023197478A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357736A (ja) * | 1999-06-15 | 2000-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR101073075B1 (ko) * | 2009-03-31 | 2011-10-12 | 주식회사 하이닉스반도체 | 이중 패터닝 공정을 이용한 반도체장치 제조 방법 |
| KR101671464B1 (ko) * | 2010-12-02 | 2016-11-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN110620113A (zh) * | 2018-06-20 | 2019-12-27 | 长鑫存储技术有限公司 | 一种半导体储存器结构及其位线接触部的制作方法 |
| CN110824847B (zh) * | 2018-08-08 | 2023-07-04 | 长鑫存储技术有限公司 | 提高套刻精度的刻蚀方法 |
-
2022
- 2022-04-13 CN CN202210388289.3A patent/CN116981245A/zh active Pending
- 2022-07-21 WO PCT/CN2022/107117 patent/WO2023197478A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023197478A1 (zh) | 2023-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8865547B2 (en) | Methods of fabricating a semiconductor device including fine patterns | |
| US10529579B2 (en) | Method of forming a semiconductor device including a pitch multiplication | |
| CN109216168B (zh) | 图案化方法 | |
| US8592978B2 (en) | Method of fabricating semiconductor device and the semiconductor device | |
| US5821142A (en) | Method for forming a capacitor with a multiple pillar structure | |
| US6777341B2 (en) | Method of forming a self-aligned contact, and method of fabricating a semiconductor device having a self-aligned contact | |
| US11456301B2 (en) | Dram and method of making | |
| US11610611B2 (en) | Dynamic random access memory and method for manufacturing the dram having a bottom surface of a bit line contact structure higher than a top surface of a dielectric layer formed on a buried word line | |
| CN116981245A (zh) | 一种半导体结构的制作方法及其结构 | |
| CN112447582B (zh) | 在衬底中形成沟槽隔离结构的方法 | |
| US9230967B2 (en) | Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device | |
| TWI530992B (zh) | 以免光罩方式定義位元線溝槽之半導體基底及其製造方法 | |
| US6812096B2 (en) | Method for fabrication a flash memory device having self-aligned contact | |
| US20230343600A1 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| CN117529099B (zh) | 半导体结构及其形成方法、半导体器件 | |
| KR100906646B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN117545275B (zh) | 半导体结构的制作方法 | |
| US20230012447A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| WO2023206641A1 (zh) | 半导体结构的制作方法及其结构 | |
| US20220393020A1 (en) | Method for fabricating semiconductor structure and structure thereof | |
| US6580175B1 (en) | Semiconductor layout structure for a conductive layer and contact hole | |
| CN116171041A (zh) | 半导体结构的制造方法 | |
| US20120220120A1 (en) | Method for fabricating buried bit line in semiconductor device | |
| KR0155790B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| CN115020323A (zh) | 图案形成方法、数据线接触部形成方法及器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |