JPS61148819A - マスク合わせパタ−ン構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体装置又は多層配線基板製造の一工程で
ある、マスク合わせの位置決めに゛適用して効果のある
技術に関する。

［背景技術］ 一１扉１＋ｌ！−−ｉ豹−−ｔ１嘗ＬｈＩｎコ【１し六
１トー１妄ｔ＝４１自＋Ｉ’ａｋ−＋−ｔｘツ）マ」−
曳全一て、いわゆるホトリソグラフィ工程がある。この
ホトリソグラフィ工程はまず、ガラス、石英ガラス等の
透明プレート表面にクロム（Ｃｒ）等の不透明の蒸着膜
で配線パターン等が描画されているマスクを用いて、ウ
ェハの最上層に形成されているレジスト上に配線パター
ンを投影し、光の照射部分のレジストの特性を変化させ
る。その後に、該部分のレジストを除去もしくは残存さ
せ、ウェハ上に露出したアルミニウム（ＡＩ）層等をエ
ツチング処理して、ウェハ上にマスクのパターンに対応
した回路パターンを形成するものである。

ここで、ウェハ上にパターンを多層に形成するときは各
層のパターン形成の際に、マスクとウェハの位置決めを
いかに精度良く行うががウェハの歩留り向上に大きく影
響する。そのた、め、各層を形成する毎にウェハの回路
パターン非形成領域にピラミッド状または逆ピラミッド
状のマスク合わせパターンを形成することが知られてい
る。

以下に従来のマスク合わせパターン及びそれを用いたマ
スク合わせ方法を説明する。

第２図はクロムパターン１を被着したマスク２資用いて
光？照射部分のレジストを剥離するいわゆるポジプロセ
スの例であり、ウェハ３上には二層の合わせパターン４
（第一層４ａ、第二層４ｂが既に形成されている。

このウェハ３上に第三層の回路パターンを形成するのは
以下の方法による。

すなわち、マスク２のクロムパターンｌを用いてマスク
２とウェハ３の位置合わせを行うが、このときマスク２
のクロムパターンｌはウェハに形成された合わせパター
ン第二層４ａの面積よりもわずかに小さい四角形状とし
て、合わせパターン第二層４ａのパターンエツジからの
四辺の長さｄｌ、ｄ２を測定して位置決めをおこなう。

、ちなみに、第一層上の合わせグターン第二層４ｂも上
記の方法により形成されたものである。

さらに図示しない第四層を形成する際には第三層に形成
された合わせパターン第三層を用いて同様に位置決めを
行う。このように、合わせパターン４はポジプロセスの
場合、上層にいくにしだがって小面積となるピラミッド
形状となる。

これに対して、照射部分のレジストを残存させ非照射部
分のレジストを剥離するいわゆるネガプロセスでは、第
３図に示すようにウェハ上の合わせパターン５も必然的
に逆ピラミッド形状となる。

すなわち、もしネガプロセスにおいてもポジプロセス同
様のピラミッド型の合わせパターン４を形成していった
場合、マスクのクロムパターン６にウェハ側の合わせ具
ターンのエツジが隠れて見えなくなり、位置合わせが不
可能となるためである。

上記のように、ポジプロセスとネガプロセスとではその
合わせパターンの形状が異なるものであるため、ひとつ
のウェハ処理工程においてはポジプロセスまたはネガプ
ロセスのいずれかのプロセスで一貫してウェハ処理がな
されるのが通例ぞあ？ゞ・ そのため、回路設計の段階で何れか一方のプロセスを選
択してマスクの製作を行わなければならなかった。

しかし、使用するレジスト材の特性はエツチング液との
関係で異なり、ポジプロセス、ネガプロセスのいずれか
一方にのみ適したものもある。

したがって、正確な位置合わせが可能であれば、各層毎
にプロセスを変更し、両プロセスを併用してウェハ処理
を行うことがかえって欠陥の少ない回路パターンの形成
にむすびつくことが本発明者によって明らかにされたの
である。

なお、半導体装置製造のホトリソグラフィ工程として述
べである例としては、工業調査会、昭和５６年１１月１
０日発行「電子材料１９８１年１１月号別冊、超ＬＳＩ
製造・試験装置ガイドブックＪ、Ｐ１０４〜Ｐ１０５が
ある。

［発明の目的］ 本発明の目的はポジプロセス、ネガプロセスを問わず半
導体素子の製造工程においても精度の高いマスク合わせ
を可能にする技術を提供することにある。

本発明の他の目的は信親性の高い半導体装置を提供する
ことにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、マスク合わせパターンを上層にいくにしたが
って対向する段差側面間の長さが大となるパターン部と
、上層にいくにしたがって対向する段差側面間の長さが
小となるパターン部とからなる構造とすることにより、
ポジプロセスおよびネガプロセスの併用プロセスであっ
ても精度の高いマスク合わせが可能となり、これによっ
てウェハの歩留りを向上させ信輔性の高い半導体装置を
提供することができる。

［実施例１ 第１図は本発明の一実施例である半導体素子のマスク合
わせパターンを示す平面図、第４図は第１図のＩＶ−Ｉ
Ｖ線における断面図、第５図は第１図のｖ−ｖ線におけ
る断面図である。

第１図において、実線で示す部分は第１層に形成された
マスク合わせパターン部の段差側面部（以下第１層パタ
ーンエツジという）であり、破線で示す部分は第２層の
マスク合わせパターン部の段差側面部（以下第２層パタ
ーンエツジという）、さらに一点鎖線で示す部分は第３
層・のマスク合わせパターン部の段差側面部（以下第３
層パターンエツジという）である。

本実施例のパターン１１は第１図に示すように、三層構
造１１ａ、ｌｌｂ、ｌｌｃからなるパターンであり、そ
の平面形状は略十字形状であるが、十字の上下左右の各
パターン部１２．１３，１４゜１５のうち、上方及び左
方のパターン部１２．１４は第４図のように、上層にい
くにしたがってエツジ幅が狭くなる断面形状を有してお
り、下方及び右方のパターン部１３．１５は第５図のよ
うに上層にいくにしたがってエツジ幅が広くなる断面形
状を有している。

以下本実施例の作用について説明する。

まず、第１層の回路が形成されたウェハ上に第２層の回
路を形成する場合は以下の様に行う。

第２層をポジプロセスで形成する場合、マスク側の所定
位置にクロムを被着して形成されているパターン（図示
せず）をウェハ上の第１層パターン１１ａに合わせる。

このとき、第１層の上方及び左方のパターン部１２．１
４のパターンエツジからマスク側のパターンの当接パタ
ーンエツジまでの長さが均等になるようにウェハとマス
クの位置合わせを行う。　　　　゛ 一方、第２層をネガプロセスで形成する場合には、位置
合わせはウェハ上の第１層パターン１１ａの右方及び下
方のパターン部１３．１５のパターンエツジを基準とし
て行う。

次に、第３層の回路を形成する場合は第２層の回路形成
で形成されたウェハ上の第２層パターン１１ｂを用いて
上記と同様にマスクの位置合わせを行う、すなわち、第
３層をポジプロセスで形成する場合には第２層のパター
ンｌｌｂの上方及び左方のパターン部１２．１４のパタ
ーンエツジを基準として位置決めを行い、ネガプロセス
の場合は下方及び右方のパターン部１３．１５のパター
ン部・ノジを基準として位置合わせを行えばよい。

コノ様に本実施例によれば、一つのパターン１１に上層
にいくにしたがってエツジ幅が竺くなる断面形状を有す
るパターン部１２．１４と上層に□いくにしたがってエ
ツジ幅が広くなる断面形状を有するパターン部１３．１
５を併有しているため、ポジまたはネガのいずれのプロ
セスにおいてもマスクの位置合わせを正確に行うことが
できる。

また、−貫してネガプロセスを用いた場合にも上層にい
くにしたがってエツジ幅が狭くなる断面形状部分が必ず
存在するため、半導体素子の完成後に各層の製造プロセ
スの評価を容易社行う□ことができる。

［効果］ （ｌ）、マスク合わせパターンを上層にいくにしたがっ
て対向する段差側面間の長さが大となるパターン部と、
上層にいくにしたがって対向する段差側面間の長さが小
となるパターン部とからなる構造セスのいずれのプロセ
スであっても精度の高い位置合わせを行うことができる
。

（２）、前記（１）よりポジプロセスとネガプロセスの
併用プロセスであっても単一のパターンで精度の高いマ
スク合わせが可能となり信鎖性の高い半導体素子を提供
することができる。

（３）、上層にいくにしたがってエツジ幅が狭くなる断
面形状部分が必ず存在するため、半導体素子の完成後に
プロセスの評価を容易に行うことができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、実施例では平面十字形状の合わせパターンに
ついてのみ説明したが、この形状に限るものでなく、他
の如何なる形状のものであってもよい。

＃：ｆ−’！古１ｉｉｍ−ＦＡ十＝［／７＞ｊ、／７’
ｌ　／７’）　ｊａ　／、、”　ッＩ、％　１４１４　
ｔｌｆＪしたが、これに限らず、二層または四層以上の
回路構成を有する半導体素子であってもよい。

［利用分野］ 以上の説明では主として本発明者によってな゛された発
明をその背景となった利用分野である、いわゆるウェハ
に適用した場合について説明したが、これに限定される
ものではな（、たとえば多層配線基板（マザーチップ）
、半導体装置の多層パッケージ基板等に通用しても有効
な技術である。

【図面の簡単な説明】

第１図は本発明の一実施例であるマスク合わせパターン
を示す平面図、 第２図はポジプロセスの場合における従来技術の位置合
わせ方法を示す断面図、 第３図はネガプロセスの場合における従来技術の位置合
わせ方法を示す断面図、 第４図は第１図のＩＶ−ＩＶ線における断面図、第５図
は第１図のｖ−■線における断面図である。 １・・・クロムパターン、２・・・マスク、３・・・ウ
ェハ、４．５・・・パターン、６・・・クロムパターン
、１１・・・パターン、１２・・・上方パターン部、１
３・・・下方パターン、１４・・・左方パターン、１５
・・・右方パターン。

Claims (1)

1. 【特許請求の範囲】 １、複数層を重ね合わせてなり、上層にいくにしたがっ
   て巾が大となる段差を有するパターン部と、上層にいく
   にしたがって巾が小となる段差を有するパターン部とを
   備えてなることを特徴とするマスク合わせパターン構造
   。 ２、マスク合わせパターンが十字形の平面形状を有し、
   十字形の二つの突部ずつがそれぞれ上層にいくにしたが
   って巾が大または小となる三段の段差を有することを特
   徴とする特許請求の範囲第１項記載のマスク合わせパタ
   ーン構造。