CN114326325A - 套刻标记及其形成方法 - Google Patents
套刻标记及其形成方法 Download PDFInfo
- Publication number
- CN114326325A CN114326325A CN202111639652.6A CN202111639652A CN114326325A CN 114326325 A CN114326325 A CN 114326325A CN 202111639652 A CN202111639652 A CN 202111639652A CN 114326325 A CN114326325 A CN 114326325A
- Authority
- CN
- China
- Prior art keywords
- marks
- mark
- overlay
- pitch
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000005530 etching Methods 0.000 claims description 31
- 239000003550 marker Substances 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005259 measurement Methods 0.000 abstract description 17
- 238000005520 cutting process Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000015654 memory Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002050 diffraction method Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种套刻标记及其形成方法。所述套刻标记包括：第一组衍射套刻标记，包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；第二组衍射套刻标记，包括呈周期性排布的多个所述第二标记、以及位于所述第二标记上方且呈周期性排布的多个第三标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记。本发明减少了套刻标记整体所占用的切割道区域面积，提高了切割道区域面积的利用率，且提高了套刻测量的准确度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种套刻标记及其形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
DBO(Diffract Base Overlay，基于衍射的套刻标记)是3D NAND存储器等半导体器件中用于测量当层图形与前层图形之间的相对位置关系以确定套刻误差的标记。DBO是通过测量±1级衍射光强的非对称性，得到套刻误差的一种量测方式。但是，当前的DBO占用晶圆切割道面积较多，降低了切割道面积的利用率。而且，在设置多层DBO时，由于位置差异带来的测量偏差对测量结果的准确度具有较大的影响。
因此，如何通过改善套刻标记来提高对切割道区域面积的利用率，同时提高套刻测量的准确度，是当前亟待解决的技术问题。
发明内容
本发明提供一种套刻标记及其形成方法，用于现有的套刻标记占用切割道区域的面积较多的问题，从而提高切割道区域面积的利用率，并改善套刻测量的准确度。
为了解决上述问题，本发明提供了一种套刻标记，包括：
第一组衍射套刻标记，包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；
第二组衍射套刻标记，包括呈周期性排布的多个所述第二标记、以及位于所述第二标记上方且呈周期性排布的多个第三标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记。
可选的，还包括：
第一半导体层，呈周期性排布的多个所述第一标记位于所述第一半导体层中；
第二半导体层，位于所述第一半导体层上方，呈周期性排布的多个所述第二标记位于所述第二半导体层中，多个所述第一标记与多个所述第二标记一一对应；
第三半导体层，位于所述第二半导体层上方，呈周期性排布的多个所述第三标记位于所述第三半导体层中，多个所述第二标记与多个所述第三标记一一对应；
在相互对应的一组所述第一标记、所述第二标记和所述第三标记中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第三标记的投影部分重叠，且所述第二标记的投影和所述第三标记的投影的并集完全覆盖所述第一标记。
可选的，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距均相等。
可选的，一个所述第二标记和与其对应的一个所述第一标记之间具有第一偏差，一个所述第三标记和与其对应的一个所述第二标记之间具有第二偏差，所述第一偏差与所述第二偏差的方向相反。
可选的，所述第一标记的线宽、所述第二标记的线宽与所述第三标记的线宽均相等；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
可选的，所述第一偏差的绝对值大于所述第二偏差的绝对值；
所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽。
可选的，所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
可选的，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距中至少两者不相等。
为了解决上述问题，本发明还提供了一种套刻标记的形成方法，包括如下步骤：
形成第一组衍射套刻标记，所述第一组衍射套刻标记包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；
于所述第二标记上方形成呈周期性排布的多个第三标记，以形成包括呈周期性排布的多个所述第二标记和呈周期性排布的多个所述第三标记的第二组衍射套刻标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记。
可选的，形成第一组衍射套刻标记的具体步骤包括：
形成包括呈周期性排布的多个所述第一标记的第一半导体层；
形成包括呈周期性排布的多个所述第二标记的第二半导体层于所述第一半导体层上方，多个所述第一标记与多个所述第二标记一一对应；
形成包括呈周期性排布的多个所述第三标记的第三半导体层于所述第二半导体层上方，多个所述第二标记与多个所述第三标记一一对应，在相互对应的一组所述第一标记、所述第二标记和所述第三标记中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第三标记的投影部分重叠，且所述第二标记的投影和所述第三标记的投影的并集完全覆盖所述第一标记。
可选的，形成包括呈周期性排布的多个所述第三标记的第三半导体层于所述第二半导体层上方的具体步骤包括：
形成初始第三半导体层于所述第二半导体层上方；
形成图案化的第一光阻层于所述初始第三半导体层上方，所述第一光阻层中包括呈周期性排布的多个第一刻蚀图案，多个所述第二标记与多个所述第一刻蚀图案一一对应，在相互对应的一组所述第一标记、所述第二标记和所述第一刻蚀图案中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第一刻蚀图案的投影部分重叠，且所述第二标记的投影和所述第一刻蚀图案的投影的并集完全覆盖所述第一标记；
沿所述第一刻蚀图案刻蚀所述初始第三半导体层，形成包括呈周期性排布的多个所述第三标记的第三半导体层。
可选的，还包括如下步骤：
调整相邻两个所述第一标记之间的第一节距、相邻两个所述第二标记之间的第二节距、以及相邻两个所述第三标记之间的第三节距，使得所述第一节距、所述第二节距和所述第三节距均相等。
可选的，所述第一组衍射套刻标记中的一个所述第二标记和与其对应的一个所述第一标记之间具有第一偏差；还包括如下步骤：
调整所述第二组衍射套刻标记中的一个所述第三标记和与其对应的一个所述第二标记之间的第二偏差，使得所述第一偏差与所述第二偏差的方向相反。
可选的，所述第一标记的线宽、所述第二标记的线宽与所述第三标记的线宽均相等；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
可选的，所述第一偏差的绝对值大于所述第二偏差的绝对值；
所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽。
可选的，所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
可选的，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距中至少两者不相等。
本发明提供的套刻标记及其形成方法，通过将第二标记设置于第一标记上方、将第三标记设置在第二标记上方，形成堆叠的标记结构，使得第一组衍射套刻标记与第二组衍射套刻标记相互堆叠，从而减少了套刻标记整体所占用的切割道区域面积，提高了切割道区域面积的利用率。而且，通过限定所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记，使得在采用所述第二组衍射套刻标记测量套刻误差时不会受到所述第一标记的影响。本发明通过使得所述第一组衍射套刻标记与所述第二组衍射套刻标记相互堆叠，使得在同一位置利用所述第一组衍射套刻标记和所述第二组衍射套刻标记测量前后层的套刻误差，有利于制程控制，且排除了由于位置偏差导致的测量结果差异，从而提高了套刻测量的准确度。
附图说明
附图1是本发明具体实施方式中的第三标记形成于第三半导体层之前的结构示意图；
附图2是本发明具体实施方式中的第三标记形成于第三半导体层之后的结构示意图；
附图3是本发明具体实施方式中套刻标记的形成方法流程图；
附图4A-4D是本发明具体实施方式在形成套刻标记的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的套刻标记及其形成方法的具体实施方式做详细说明。
在当前的半导体制程中，通常每一组DBO标记都会占用一块切割道区域，即在依次形成多个半导体层中，用于测量前后层之间套刻误差的多组DBO标记在所述切割道区域错开设置，即多组DBO标记的投影无重叠。然而，一方面，切割道区域的面积是有限的，随着半导体技术的发展，切割道区域的面积越来越小，DBO标记的错位设置导致占用切割道区域较多的面积，从而降低了切割道区域面积的利用率；另一方面，对于一些特殊的制程，当DBO标记距离密封环结构较近时，套刻量测时会受到较大的应力影响，从而影响量测结果的准确性。
为了提高切割道区域面积的利用率，同时改善套刻量测结果的准确度，本具体实施方式提供了一种套刻标记，附图1是本发明具体实施方式中的第三标记形成于第三半导体层之前的结构示意图，附图2是本发明具体实施方式中的第三标记形成于第三半导体层之后的结构示意图。如图1和图2所示，所述套刻标记，包括：
第一组衍射套刻标记，包括呈周期性排布的多个第一标记13、以及位于所述第一标记13上方且呈周期性排布的多个第二标记14；
第二组衍射套刻标记，包括呈周期性排布的多个所述第二标记14、以及位于所述第二标记14上方且呈周期性排布的多个第三标记16，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记13。
具体来说，晶圆包括切割道区域和芯片区域，所述第一标记13、所述第二标记14和所述第三标记16均设置于所述晶圆的所述切割道区域。通过将所述第一标记13、所述第二标记14和所述第三标记16堆叠设置，从而使得所述第一组衍射套刻标记与所述第二组衍射套刻标记堆叠设置，即在沿垂直于所述晶圆的正面(即所述晶圆用于形成半导体结构的表面)的方向上，所述第一组衍射套刻标记的投影与所述第二组衍射套刻标记的投影至少部分重叠，例如所述第二组衍射套刻标记的投影完全覆盖所述第一组衍射套刻标记的投影，从而能够缩小对所述切割道区域面积的占用，提高了所述切割道区域面积的利用率，且排除了由于位置偏差导致的测量结果差异，从而提高了套刻测量的准确度。通过使得所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记13，即在利用所述第二组衍射套刻标记测量套刻误差时不会受到所述第一标记13的影响。其中，所述第一标记13、所述第二标记14和所述第三标记15的截面形状可以是但不限于任意多边形(例如矩形)、圆形或者椭圆形。
可选的，所述套刻标记还包括：
第一半导体层10，呈周期性排布的多个所述第一标记13位于所述第一半导体层10中；
第二半导体层11，位于所述第一半导体层10上方，呈周期性排布的多个所述第二标记14位于所述第二半导体层11中，多个所述第一标记13与多个所述第二标记14一一对应；
第三半导体层12，位于所述第二半导体层11上方，呈周期性排布的多个所述第三标记16位于所述第三半导体层12中，多个所述第二标记14与多个所述第三标记16一一对应；
在相互对应的一组所述第一标记13、所述第二标记14和所述第三标记16中，所述第一标记13的投影与所述第二标记14的投影部分重叠，所述第二标记14的投影与所述第三标记16的投影部分重叠，且所述第二标记14的投影和所述第三标记16的投影的并集完全覆盖所述第一标记13。
具体来说，所述第二半导体层11覆盖于所述第一半导体层10的顶面，所述第三半导体层12覆盖于所述第二半导体层11的表面。多个所述第一标记13与多个所述第二标记14一一对应、多个所述第二标记14与多个所述第三标记16一一对应，从而可以基于衍射的方法测量所述第一标记13与所述第二标记14之间的套刻误差、以及所述第二标记14与所述第三标记16之间的套刻误差。在实际的制程过程中，形成所述第三标记16之前，先于所述第二半导体层11上方形成初始第三半导体层17，并于所述初始第三半导体层17表面形成图案化的第一光阻层，且在图案化的第一光阻层中定义第一刻蚀图案15，如图1所示。在完成所述第一刻蚀图案15与所述第二标记14的套刻测量之后，再将所述第一刻蚀图案15向下转移至所述初始第三半导体层17中，形成包括所述第三标记16的所述第三半导体层12。由于所述第三标记16是由所述第一刻蚀图案15向下转移形成，因此，所述第三标记16的线宽L3、相邻所述第三标记16之间的节距P3、以及所述第三标记16与所述第二标记14之间的偏差d2均分别与所述第一刻蚀图案15的线宽L4、相邻所述第一刻蚀图案15之间的节距P4、以及所述第一刻蚀图案15与所述第二标记14之间的偏差d3相等。
针对一个所述第二标记14，在所述第一组衍射套刻标记中具有一个与其对应的所述第一标记13、在所述第二组衍射套刻标记中具有一个与其对应的所述第三标记16，一个所述第二标记14和与其对应的一个所述第一标记13、以及与其对应的一个所述第三标记16组成相互对应的一组所述第一标记13、所述第二标记14和所述第三标记16。所述第一标记13的投影与所述第二标记14的投影部分重叠，且在沿垂直于所述第一半导体层10的顶面的方向上，所述第一标记13的投影与所述第二标记14的投影部分重叠，使得个所述第二标记14和与其对应的一个所述第一标记13之间具有第一偏差d1，从而使得呈周期性排布的多个所述第一标记13与呈周期性排布的多个所述第二标记14组成闪耀光栅结构，以便于基于衍射方法测量套刻误差。所述第二标记14的投影与所述第三标记16的投影部分重叠，且在沿垂直于所述第一半导体层10的顶面的方向上，所述第二标记14的投影与所述第三标记16的投影部分重叠，使得个所述第二标记14和与其对应的一个所述第三标记16之间具有第一偏差d2，从而使得呈周期性排布的多个所述第二标记14与呈周期性排布的多个所述第三标记16组成闪耀光栅结构，以便于基于衍射方法测量套刻误差。在沿垂直于所述第一半导体层10的顶面的方向上，所述第二标记14的投影和所述第三标记16的投影的并集完全覆盖所述第一标记13，使得所述第一标记13不对所述第二标记14和所述第三标记16的衍射图案产生影响。
可选的，相邻两个所述第一标记13之间具有第一节距P1，相邻两个所述第二标记14之间具有第二节距P2，相邻两个第三标记16之间具有第三节距P3，且所述第一节距P1、所述第二节距P2和所述第三节距P3均相等。
具体来说，通过控制所述第一节距P1、所述第二节距P2和所述第三节距P3均相等，一方面，便于将所述第一标记13、所述第二标记14和所述第三标记16形成同周期光栅，简化套刻测量的操作；另一方面，通过固定一个参数来便于根据需要调整其他参数，例如线宽、第一标记13与第二标记14之间的偏差、或者第二标记14与第三标记16之间的偏差，使得所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记13。
可选的，一个所述第二标记14和与其对应的一个所述第一标记13之间具有第一偏差d1，一个所述第三标记16和与其对应的一个所述第二标记14之间具有第二偏差d2，所述第一偏差d1与所述第二偏差d2的方向相反。
具体来说，多个所述第一标记13关于标记中心线(图1和图2中的虚线)对称分布，多个所述第二标记14也关于所述标记中心线对称分布，多个所述第三标记16也关于所述标记中心线对称分布。一个所述第二标记14和与其对应的一个所述第一标记13之间的第一偏差是指，一个所述第二标记14和与其对应的一个所述第一标记13之间的相对位置偏移。所述第一偏差d1与所述第二偏差d2的方向相反是指，所述第二标记14相对于所述第一标记13的偏移方向与所述第三标记16相对于所述第二标记14的偏移方向相反。举例来说，所述标记中心线第一侧的所述第二标记14相对于所述第一标记13向远离所述标记中心线的方向(即负方向)偏移，则所述标记中心线所述第一侧的所述第三标记16相对于所述第二标记14向靠近所述标记中心线的方向(即正方向)偏移。所述标记中心线第二侧的所述第二标记14相对于所述第一标记13向远离所述标记中心线的方向(即正方向)偏移，则所述标记中心线所述第二侧的所述第三标记16相对于所述第二标记14向靠近所述标记中心线的方向(即负方向)偏移。所述第一偏差d1与所述第二偏差d2的方向相反，使得能够更为简便的达到所述第二标记14的投影和所述第三标记16的投影的并集完全覆盖所述第一标记13的效果。
可选的，所述第一标记13的线宽L1、所述第二标记14的线宽L2与所述第三标记16的线宽L3均相等；
所述第一偏差d1的绝对值小于或者等于所述第二偏差d2的绝对值。
可选的，所述第一偏差d1的绝对值大于所述第二偏差d2的绝对值；
所述第二标记14的线宽L2大于所述第一标记13的线宽L1、且所述第三标记16的线宽L3大于所述第一标记13的线宽L1。
可选的，所述第二标记14的线宽L2大于所述第一标记13的线宽L1、且所述第三标记16的线宽L3大于所述第一标记13的线宽L1；
所述第一偏差d1的绝对值小于或者等于所述第二偏差d2的绝对值。
本具体实施方式中是以所述第一节距P1、所述第二节距P2和所述第三节距P3均相等为例进行说明。在其他具体实施方式中，相邻两个所述第一标记13之间具有第一节距P1，相邻两个所述第二标记14之间具有第二节距P2，相邻两个第三标记16之间具有第三节距P3，且所述第一节距P1、所述第二节距P2和所述第三节距P3中至少两者不相等。此时，根据需要调整所述第一偏差d1、所述第二偏差d2、所述第一标记13的线宽L1、所述第二标记14的线宽L2、所述第三标记16的线宽L3中的任一项或者两项以上的组合，使得所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记13即可。
不仅如此，本具体实施方式还提供了一种套刻标记的形成方法。附图3是本发明具体实施方式中套刻标记的形成方法流程图，附图4A-4D是本发明具体实施方式在形成套刻标记的过程中主要的工艺截面示意图。本具体实施方式形成的套刻标记的结构可以参见图2。如图3、图4A-图4D所示，所述套刻标记的形成方法，包括如下步骤：
步骤S31，形成第一组衍射套刻标记，所述第一组衍射套刻标记包括呈周期性排布的多个第一标记13、以及位于所述第一标记13上方且呈周期性排布的多个第二标记14，如图4B所示；
步骤S32，于所述第二标记上方形成呈周期性排布的多个第三标记，以形成包括呈周期性排布的多个所述第二标记和呈周期性排布的多个所述第三标记的第二组衍射套刻标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记，如图4D所示。
可选的，形成第一组衍射套刻标记的具体步骤包括：
形成包括呈周期性排布的多个所述第一标记13的第一半导体层10；
形成包括呈周期性排布的多个所述第二标记14的第二半导体层11于所述第一半导体层10上方，多个所述第一标记13与多个所述第二标记14一一对应；
形成包括呈周期性排布的多个所述第三标记16的第三半导体层12于所述第二半导体层11上方，多个所述第二标记14与多个所述第三标记16一一对应，在相互对应的一组所述第一标记13、所述第二标记14和所述第三标记16中，所述第一标记13的投影与所述第二标记14的投影部分重叠，所述第二标记14的投影与所述第三标记16的投影部分重叠，且所述第二标记14的投影和所述第三标记16的投影的并集完全覆盖所述第一标记13。
具体来说，在形成包括所述第一标记13的所述第一半导体层10之后，形成初始第二半导体层41于所述第一半导体层10表面，并形成图案化的第二光阻层40于所述初始第二半导体层41表面，所述第二光阻层40中包括多个第二刻蚀图案40，如图4A所示。沿所述第二刻蚀图案40向下刻蚀所述初始第二半导体层41，形成包括所述第二标记14的所述第二半导体层11，如图4B所示。由于所述第二标记14是由所述第二刻蚀图案40向下转移形成，因此，所述第二标记14的线宽L2、相邻所述第二标记14之间的节距P2、以及所述第二标记14与所述第一标记13之间的偏差d1均分别与所述第二刻蚀图案40的线宽L5、相邻所述第二刻蚀图案40之间的节距P5、以及所述第二刻蚀图案40与所述第一标记13之间的偏差d4相等。
可选的，形成包括呈周期性排布的多个所述第三标记16的第三半导体层12于所述第二半导体层11上方的具体步骤包括：
形成初始第三半导体层17于所述第二半导体层11上方；
形成图案化的第一光阻层于所述初始第三半导体层17上方，所述第一光阻层中包括呈周期性排布的多个第一刻蚀图案15，多个所述第二标记14与多个所述第一刻蚀图案15一一对应，在相互对应的一组所述第一标记13、所述第二标记14和所述第一刻蚀图案15中，所述第一标记13的投影与所述第二标记14的投影部分重叠，所述第二标记14的投影与所述第一刻蚀图案15的投影部分重叠，且所述第二标记14的投影和所述第一刻蚀图案15的投影的并集完全覆盖所述第一标记13；
沿所述第一刻蚀图案15刻蚀所述初始第三半导体层17，形成包括呈周期性排布的多个所述第三标记16的第三半导体层12。
可选的，所述套刻标记的形成方法还包括如下步骤：
调整相邻两个所述第一标记13之间的第一节距P1、相邻两个所述第二标记14之间的第二节距P2、以及相邻两个所述第三标记16之间的第三节距P3，使得所述第一节距P1、所述第二节距P2和所述第三节距P3均相等。
可选的，所述第一组衍射套刻标记中的一个所述第二标记14和与其对应的一个所述第一标记13之间具有第一偏差d1；所述套刻标记的形成方法还包括如下步骤：
调整所述第二组衍射套刻标记中的一个所述第三标记16和与其对应的一个所述第二标记14之间的第二偏差d2，使得所述第一偏差d1与所述第二偏差d2的方向相反。
可选的，所述第一标记13的线宽L1、所述第二标记14的线宽L2与所述第三标记16的线宽L3均相等；
所述第一偏差d1的绝对值小于或者等于所述第二偏差d2的绝对值。
可选的，所述第一偏差d1的绝对值大于所述第二偏差d2的绝对值；
所述第二标记14的线宽L2大于所述第一标记13的线宽L1、且所述第三标记16的线宽L3大于所述第一标记13的线宽L1。
可选的，所述第二标记14的线宽L2大于所述第一标记13的线宽L1、且所述第三标记16的线宽L3大于所述第一标记13的线宽L1；
所述第一偏差d1的绝对值小于或者等于所述第二偏差d2的绝对值。
可选的，相邻两个所述第一标记13之间具有第一节距P1，相邻两个所述第二标记14之间具有第二节距P2，相邻两个第三标记16之间具有第三节距P3，且所述第一节距P1、所述第二节距P2和所述第三节距P3中至少两者不相等。
本具体实施方式提供的套刻标记及其形成方法，通过将第二标记设置于第一标记上方、将第三标记设置在第二标记上方，形成堆叠的标记结构，使得第一组衍射套刻标记与第二组衍射套刻标记相互堆叠，从而减少了套刻标记整体所占用的切割道区域面积，提高了切割道区域面积的利用率。而且，通过限定所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记，使得在采用所述第二组衍射套刻标记测量套刻误差时不会受到所述第一标记的影响。本发明通过使得所述第一组衍射套刻标记与所述第二组衍射套刻标记相互堆叠，使得在同一位置利用所述第一组衍射套刻标记和所述第二组衍射套刻标记测量前后层的套刻误差，有利于制程控制，且排除了由于位置偏差导致的测量结果差异，从而提高了套刻测量的准确度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种套刻标记，其特征在于，包括：
第一组衍射套刻标记，包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；
第二组衍射套刻标记，包括呈周期性排布的多个所述第二标记、以及位于所述第二标记上方且呈周期性排布的多个第三标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记。
2.根据权利要求1所述的套刻标记，其特征在于，还包括：
第一半导体层，呈周期性排布的多个所述第一标记位于所述第一半导体层中；
第二半导体层，位于所述第一半导体层上方，呈周期性排布的多个所述第二标记位于所述第二半导体层中，多个所述第一标记与多个所述第二标记一一对应；
第三半导体层，位于所述第二半导体层上方，呈周期性排布的多个所述第三标记位于所述第三半导体层中，多个所述第二标记与多个所述第三标记一一对应；
在相互对应的一组所述第一标记、所述第二标记和所述第三标记中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第三标记的投影部分重叠，且所述第二标记的投影和所述第三标记的投影的并集完全覆盖所述第一标记。
3.根据权利要求2所述的套刻标记，其特征在于，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距均相等。
4.根据权利要求3所述的套刻标记，其特征在于，一个所述第二标记和与其对应的一个所述第一标记之间具有第一偏差，一个所述第三标记和与其对应的一个所述第二标记之间具有第二偏差，所述第一偏差与所述第二偏差的方向相反。
5.根据权利要求4所述的套刻标记，其特征在于，所述第一标记的线宽、所述第二标记的线宽与所述第三标记的线宽均相等；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
6.根据权利要求4所述的套刻标记，其特征在于，所述第一偏差的绝对值大于所述第二偏差的绝对值；
所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽。
7.根据权利要求4所述的套刻标记，其特征在于，所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽；所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
8.根据权利要求2所述的套刻标记，其特征在于，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距中至少两者不相等。
9.一种套刻标记的形成方法，其特征在于，包括如下步骤：
形成第一组衍射套刻标记，所述第一组衍射套刻标记包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；
于所述第二标记上方形成呈周期性排布的多个第三标记，以形成包括呈周期性排布的多个所述第二标记和呈周期性排布的多个所述第三标记的第二组衍射套刻标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记。
10.根据权利要求9所述的套刻标记的形成方法，其特征在于，形成第一组衍射套刻标记的具体步骤包括：
形成包括呈周期性排布的多个所述第一标记的第一半导体层；
形成包括呈周期性排布的多个所述第二标记的第二半导体层于所述第一半导体层上方，多个所述第一标记与多个所述第二标记一一对应；
形成包括呈周期性排布的多个所述第三标记的第三半导体层于所述第二半导体层上方，多个所述第二标记与多个所述第三标记一一对应，在相互对应的一组所述第一标记、所述第二标记和所述第三标记中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第三标记的投影部分重叠，且所述第二标记的投影和所述第三标记的投影的并集完全覆盖所述第一标记。
11.根据权利要求10所述的套刻标记的形成方法，其特征在于，形成包括呈周期性排布的多个所述第三标记的第三半导体层于所述第二半导体层上方的具体步骤包括：
形成初始第三半导体层于所述第二半导体层上方；
形成图案化的第一光阻层于所述初始第三半导体层上方，所述第一光阻层中包括呈周期性排布的多个第一刻蚀图案，多个所述第二标记与多个所述第一刻蚀图案一一对应，在相互对应的一组所述第一标记、所述第二标记和所述第一刻蚀图案中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第一刻蚀图案的投影部分重叠，且所述第二标记的投影和所述第一刻蚀图案的投影的并集完全覆盖所述第一标记；
沿所述第一刻蚀图案刻蚀所述初始第三半导体层，形成包括呈周期性排布的多个所述第三标记的第三半导体层。
12.根据权利要求10所述的套刻标记的形成方法，其特征在于，还包括如下步骤：
调整相邻两个所述第一标记之间的第一节距、相邻两个所述第二标记之间的第二节距、以及相邻两个所述第三标记之间的第三节距，使得所述第一节距、所述第二节距和所述第三节距均相等。
13.根据权利要求12所述的套刻标记的形成方法，其特征在于，所述第一组衍射套刻标记中的一个所述第二标记和与其对应的一个所述第一标记之间具有第一偏差；还包括如下步骤：
调整所述第二组衍射套刻标记中的一个所述第三标记和与其对应的一个所述第二标记之间的第二偏差，使得所述第一偏差与所述第二偏差的方向相反。
14.根据权利要求13所述的套刻标记的形成方法，其特征在于，所述第一标记的线宽、所述第二标记的线宽与所述第三标记的线宽均相等；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
15.根据权利要求13所述的套刻标记的形成方法，其特征在于，所述第一偏差的绝对值大于所述第二偏差的绝对值；
所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽。
16.根据权利要求13所述的套刻标记的形成方法，其特征在于，所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽；
所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。
17.根据权利要求10所述的套刻标记的形成方法，其特征在于，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距中至少两者不相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111639652.6A CN114326325B (zh) | 2021-12-29 | 2021-12-29 | 套刻标记及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111639652.6A CN114326325B (zh) | 2021-12-29 | 2021-12-29 | 套刻标记及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114326325A true CN114326325A (zh) | 2022-04-12 |
| CN114326325B CN114326325B (zh) | 2023-12-29 |
Family
ID=81017801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111639652.6A Active CN114326325B (zh) | 2021-12-29 | 2021-12-29 | 套刻标记及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114326325B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115145127A (zh) * | 2022-09-05 | 2022-10-04 | 上海传芯半导体有限公司 | 套刻精度的检测结构及其制备方法、套刻精度的检测方法 |
| CN117289562A (zh) * | 2023-11-22 | 2023-12-26 | 全芯智造技术有限公司 | 用于仿真套刻标记的方法、设备和介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020012858A1 (en) * | 1995-05-29 | 2002-01-31 | Nikon Corporation | Exposure method for overlaying one mask pattern on another |
| CN1503325A (zh) * | 2002-11-25 | 2004-06-09 | 南亚科技股份有限公司 | 多重对准的标记及方法 |
| CN102566301A (zh) * | 2010-11-30 | 2012-07-11 | Asml荷兰有限公司 | 测量方法、设备和衬底 |
| CN109240050A (zh) * | 2018-11-19 | 2019-01-18 | 赛莱克斯微系统科技（北京）有限公司 | 一种光刻方法、掩膜及光刻系统 |
| CN111522210A (zh) * | 2020-06-03 | 2020-08-11 | 中科晶源微电子技术（北京）有限公司 | 套刻对准标记、套刻误差测量方法和套刻对准方法 |
| CN112230514A (zh) * | 2020-10-23 | 2021-01-15 | 泉芯集成电路制造(济南)有限公司 | 套刻误差量测标记结构及其制程方法和套刻误差量测方法 |
| TW202113463A (zh) * | 2019-09-27 | 2021-04-01 | 聯華電子股份有限公司 | 多層對位標記及其對位方法 |
-
2021
- 2021-12-29 CN CN202111639652.6A patent/CN114326325B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020012858A1 (en) * | 1995-05-29 | 2002-01-31 | Nikon Corporation | Exposure method for overlaying one mask pattern on another |
| CN1503325A (zh) * | 2002-11-25 | 2004-06-09 | 南亚科技股份有限公司 | 多重对准的标记及方法 |
| CN102566301A (zh) * | 2010-11-30 | 2012-07-11 | Asml荷兰有限公司 | 测量方法、设备和衬底 |
| CN109240050A (zh) * | 2018-11-19 | 2019-01-18 | 赛莱克斯微系统科技（北京）有限公司 | 一种光刻方法、掩膜及光刻系统 |
| TW202113463A (zh) * | 2019-09-27 | 2021-04-01 | 聯華電子股份有限公司 | 多層對位標記及其對位方法 |
| CN111522210A (zh) * | 2020-06-03 | 2020-08-11 | 中科晶源微电子技术（北京）有限公司 | 套刻对准标记、套刻误差测量方法和套刻对准方法 |
| CN112230514A (zh) * | 2020-10-23 | 2021-01-15 | 泉芯集成电路制造(济南)有限公司 | 套刻误差量测标记结构及其制程方法和套刻误差量测方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115145127A (zh) * | 2022-09-05 | 2022-10-04 | 上海传芯半导体有限公司 | 套刻精度的检测结构及其制备方法、套刻精度的检测方法 |
| CN117289562A (zh) * | 2023-11-22 | 2023-12-26 | 全芯智造技术有限公司 | 用于仿真套刻标记的方法、设备和介质 |
| CN117289562B (zh) * | 2023-11-22 | 2024-02-13 | 全芯智造技术有限公司 | 用于仿真套刻标记的方法、设备和介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114326325B (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114326325A (zh) | 套刻标记及其形成方法 | |
| JP5225676B2 (ja) | 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法 | |
| TWI742148B (zh) | 對準標記及其測量方法 | |
| CN107818983A (zh) | 一种标记图形及其形成方法 | |
| CN112034677B (zh) | 一种套刻标记、套刻标记方法及套刻测量方法 | |
| CN103246156A (zh) | 形成自我对准的套准标记的方法 | |
| CN115097691B (zh) | 一种掩模板及形成方法 | |
| CN110690197A (zh) | 一种半导体对位结构及半导体基板 | |
| CN113391529B (zh) | 半导体结构及其形成方法 | |
| KR100746619B1 (ko) | 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법 | |
| CN108493191B (zh) | 形成三维存储器件的栅极隔槽的方法及其使用的光掩模 | |
| JP5345833B2 (ja) | 基板上にアライメントマークを作成する方法、アライメント方法および基板 | |
| CN110379724B (zh) | 掩膜板、三维存储器及相关制备与测量方法 | |
| KR20080005717A (ko) | 반도체 소자의 정렬 키 | |
| CN103186031A (zh) | 修正布局图案的方法以及制作光掩膜的方法 | |
| JP2013161987A (ja) | パターン形成方法 | |
| CN109065536B (zh) | 一种晶圆及芯片 | |
| US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
| CN113515018A (zh) | 一种60μm划片槽的对位标记设计方法 | |
| CN103107115B (zh) | 一种刻蚀控制方法 | |
| CN117406546B (zh) | 一种掩模版及其图形修正方法 | |
| KR101076776B1 (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
| CN114167692B (zh) | 光刻对准结构、光刻对准方法、半导体存储器及电子设备 | |
| US20230408936A1 (en) | Semiconductor structure body and method for manufacturing semiconductor structure body | |
| TWI808692B (zh) | 自對準多重圖案化標記 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |