CN108493191B - 形成三维存储器件的栅极隔槽的方法及其使用的光掩模 - Google Patents

形成三维存储器件的栅极隔槽的方法及其使用的光掩模 Download PDF

Info

Publication number
CN108493191B
CN108493191B CN201810326803.4A CN201810326803A CN108493191B CN 108493191 B CN108493191 B CN 108493191B CN 201810326803 A CN201810326803 A CN 201810326803A CN 108493191 B CN108493191 B CN 108493191B
Authority
CN
China
Prior art keywords
lines
photomask
channel hole
stacked structure
grid separate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810326803.4A
Other languages
English (en)
Other versions
CN108493191A (zh
Inventor
许波
严萍
杨川
高晶
丁蕾
张森
刘力恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810326803.4A priority Critical patent/CN108493191B/zh
Publication of CN108493191A publication Critical patent/CN108493191A/zh
Application granted granted Critical
Publication of CN108493191B publication Critical patent/CN108493191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明涉及一种形成三维存储器件的栅极隔槽的方法及其使用的光掩模。形成三维存储器件的栅极隔槽的方法包括如下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构上具有沟道孔阵列；使用光掩模对所述半导体结构进行光刻，其中所述光掩模具有用于形成一个或多个栅极隔槽的一条或多条线条，所述一条或多条线条中的至少一线条向所述光掩模的中心弯曲；以及刻蚀所述半导体结构以形成所述一个或多个栅极隔槽。本发明可以使得栅极隔槽和与其相邻的每行沟道孔中各个沟道孔的距离趋于一致，降低三维存储器件的漏电风险。

Description

形成三维存储器件的栅极隔槽的方法及其使用的光掩模
技术领域
本发明主要涉及半导体制造方法，尤其涉及一种三维存储器件、形成三维存储器件的栅极隔槽的方法，以及这种方法使用的光掩模。
背景技术
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。
在三维存储器件的块存储区(block)中可包括一个或多个指存储区(finger)，各个指存储区之间通过栅极隔槽(gate line slit,GLS)隔开。在三维存储器件的制作过程中，栅极隔槽是在堆叠结构上形成沟道孔(Channel hole)后形成。沟道孔填充的过程中会有热过程，这导致堆叠结构产生向内收缩的形变，导致一些沟道孔的位置随之向内移动。这样，当形成栅极隔槽后，由于沟道孔的位置的变化，栅极隔槽与沟道孔之间的距离会存在偏移量。在一些区域，偏移量可能会很大。这种偏移会导致栅极隔槽和沟道孔结构之间的漏电问题。
发明内容
本发明提供一种形成三维存储器件的栅极隔槽的方法及其使用的光掩模，可以缓解栅极隔槽与沟道孔的距离存在偏移量的问题。
本发明为解决上述技术问题而采用的技术方案是一种形成三维存储器件的栅极隔槽的方法，包括如下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构上具有沟道孔阵列；使用光掩模对所述半导体结构进行光刻，其中所述光掩模具有用于形成一个或多个栅极隔槽的一条或多条线条，所述一条或多条线条中的至少一线条向所述光掩模的中心弯曲；以及刻蚀所述半导体结构以形成所述一个或多个栅极隔槽。
在本发明的一实施例中，所述堆叠结构的至少一侧壁向所述堆叠结构的中心收缩。
在本发明的一实施例中，当所述光掩模具有用于形成多个栅极隔槽的多条线条时，越靠近所述光掩模的中心的线条的弯曲程度越小。
在本发明的一实施例中，经过所述光掩模的中心的线条为直线。
在本发明的一实施例中，所述至少一线条的弯曲程度是与所述半导体结构中的所述沟道孔阵列在第一方向上的排列方式相匹配，所述第一方向与所述至少一线条的延伸方向相同。
在本发明的一实施例中，所述至少一线条的弯曲程度是与所述半导体结构中相应行的沟道孔在所述第一方向上的排列方式相匹配。
在本发明的一实施例中，相对于经过所述至少一线条的两个端点的线段，所述至少一线条上的各点从一个端点开始，与所述线段的距离先逐渐增加，再逐渐减小。
本发明另提出一种三维存储器件，所述三维存储器件包括核心区，所述核心区具有堆叠结构，所述堆叠结构上具有沟道孔阵列和将所述沟道孔阵列分为多个区域的一个或多个栅极隔槽，其中所述沟道孔阵列中沿着所述一个或多个栅极隔槽的延伸方向的至少一行沟道孔排列成曲线，所述曲线向所述堆叠结构的中心弯曲，所述一个或多个栅极隔槽中的至少一个栅极隔槽向所述堆叠结构的中心弯曲。
在本发明的一实施例中，所述堆叠结构的至少一侧壁向所述堆叠结构的中心收缩。
在本发明的一实施例中，当所述堆叠结构具有多个栅极隔槽时，越靠近所述堆叠结构的中心的栅极隔槽的弯曲程度越小。
在本发明的一实施例中，经过所述堆叠结构的中心的栅极隔槽为直线。
在本发明的一实施例中，相对于经过所述至少一个栅极隔槽的两个端点的线段，所述至少一个栅极隔槽上的各点从一个端点开始，与所述线段的距离先逐渐增加，再逐渐减小。
在本发明的一实施例中，所述一个或多个栅极隔槽和与各自栅极隔槽相邻的每行沟道孔的各个沟道孔之间的距离相等。
在本发明的一实施例中，所述至少一个栅极隔槽的弯曲程度是与所述堆叠结构中的所述沟道孔阵列相应行的沟道孔在所述延伸方向上的排列方式相匹配。
本发明另提出一种光掩模，适于形成三维存储器件的栅极隔槽，所述光掩模具有用于形成一个或多个栅极隔槽的一条或多条线条，所述一条或多条线条中的至少一线条为向所述光掩模的中心弯曲的曲线。
在本发明的一实施例中，当所述光掩模具有用于形成多个栅极隔槽的多条线条时，越靠近所述光掩模的中心的线条的弯曲程度越小。
在本发明的一实施例中，经过所述光掩模的中心的线条为直线。
在本发明的一实施例中，所述至少一线条的弯曲程度是与用于形成所述三维存储器件的半导体结构中的沟道孔阵列在第一方向上的排列方式相匹配，所述第一方向与所述至少一线条的延伸方向相同。
在本发明的一实施例中，所述至少一线条的弯曲程度是与所述半导体结构中相应行的沟道孔在所述第一方向上的排列方式相匹配。
在本发明的一实施例中，相对于经过所述至少一线条的两个端点的线段，所述至少一线条上的各点从一个端点开始，与所述线段的距离先逐渐增加，再逐渐减小。
本发明在上述技术方案中，光掩模中的线条及其所形成的栅极隔槽的弯曲程度是与堆叠结构中沟道孔阵列相应行的沟道孔在栅极隔槽延伸方向上的排列方式相匹配。这样，栅极隔槽和与其相邻的每行沟道孔中各个沟道孔的距离趋于一致，即使是偏移最大的沟道孔(位于此行中间)，也仍与栅极隔槽保持足够的距离，因此本发明所形成的三维存储器件具有更低的漏电风险。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是根据本发明一实施例的形成三维存储器件的栅极隔槽的方法的流程图。
图2是堆叠结构未收缩的半导体结构。
图3A-3C是根据本发明一实施例的形成三维存储器件的栅极隔槽的方法的示例性过程。
图4是根据本发明一实施例的适于形成三维存储器件的栅极隔槽的光掩模的示例性图案。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
在三维存储器件的沟道孔填充的过程中会有热过程，这导致堆叠结构产生向内收缩的形变，导致一些沟道孔的位置随之向内移动。图2示出堆叠结构未收缩的半导体结构，参考图2所示，在堆叠结构200中具有沟道孔阵列210，这一沟道孔阵列210可包括多个行211(图中水平方向)。每个行211上的沟道孔212大致上排列成直线。图3A示出堆叠结构收缩的半导体结构，参考图3A所示，在堆叠结构300a中具有沟道孔阵列310，这一沟道孔阵列310可包括多个行311(图中水平方向)。由于堆叠结构300a发生了收缩，沟道孔阵列310的至少一些行，例如311a、311b1、311c1和行311d上的沟道孔312分别排列成曲线。也就是说，与这些沟道孔的期望位置相比，它们的位置发生了偏移。此时，如果用来隔离沟道孔阵列310的栅极隔槽仍然是直线，则栅极隔槽很容易与部分沟道孔312由于距离太近而发生漏电等问题。
本发明的实施例描述形成三维存储器件的栅极隔槽的方法，可以缓解由于沟道孔位置发生偏移的问题，从而降低栅极隔槽与沟道孔发生漏电的风险。
图1是根据本发明一实施例的形成三维存储器件的栅极隔槽的方法的流程图。图3A-3C是根据本发明一实施例的形成三维存储器件的栅极隔槽的方法的示例性过程。下面参考图1和图3A-3C所示描述本实施例的形成栅极隔槽的方法。
在步骤102，提供半导体结构。
此半导体结构是将被用于后续制程以最终形成三维存储器件的结构的至少一部分。半导体结构可包括阵列区(array)，阵列区可包括核心区(core)和阶梯区(stair step,SS)。核心区是包括存储单元的区域，阶梯区是包括字线连接电路的区域。从垂直方向看，阵列区可具有衬底和堆叠结构，在核心区的堆叠结构上形成有沟道孔阵列，在阶梯区的堆叠结构上可形成有阶梯结构。
在图3A所示例的堆叠结构的俯视图中，堆叠结构300a可具有沟道孔阵列310，这一沟道孔阵列310可包括多个行311(图中水平方向)。这些行311可分为多个区域，例如行311a在第一区域A，多个行在第二区域B(图中仅标记其中位于边界的两个行311b1和311b4)，多个行在第三区域C(图中仅标记其中位于边界的两个行311c1和311c4)，行311d在第四区域D。可以理解，行的数量在此仅仅是示例性的。区域A-D中每个区域可作为三维存储器件的中一个指存储区(finger)。每行311的沟道孔可包括许多沟道孔312。例如行311a包括许多沟道孔312。在垂直方向上，堆叠结构300a可设置在衬底(图未示)上，形成半导体结构。每个沟道孔312会在垂直于衬底的方向上贯穿堆叠结构300a，到达衬底。每个沟道孔312内填充有存储层，其结构为本领域技术人员所熟知，在此不再展开。
由于填充沟道孔的过程中会有热过程，因此堆叠结构300a会发生收缩。例如在图3A中，堆叠结构300a的侧壁301-304向堆叠结构300a的中心收缩。在实际的情形中，各个侧壁收缩的情形可能会有变化，例如只有部分侧壁(例如一个侧壁)发生了收缩。当堆叠结构300a的侧壁收缩时，沟道孔阵列310的至少一些行，例如行311a、311b1、311c1和行311d上的沟道孔312分别排列成曲线。也就是说，与这些沟道孔的期望位置(如图2所示)相比，它们的位置发生了偏移。根据三维存储器件的尺寸，偏移的范围可能有有所不同。以32层(tier)的三维存储器件为例，偏移的范围可以是0-20nm。
通常而言，各行沟道孔中，经过堆叠结构中心的沟道孔排列成直线，而不经过堆叠结构中心的沟道孔排列成曲线。在曲线排列的各行沟道孔中，越远离堆叠结构的中心，则曲线弯曲程度最大，越靠近堆叠结构的中心，则弯曲程度越小。例如在图3A中，行311a和311d的弯曲程度最大，由上方至中心和由下方至中心的弯曲程度逐渐减小，到行311b4和311c4，其非常接近堆叠结构300a的中心O2，则基本上为直线。如果有经过堆叠结构300a的中心的行，则其排列方式为直线。请注意，虽然此处图示堆叠结构300a的中心描述为几何中心(geometric center)，但本领域人员应可理解该中心还可指代中间点(middlepoint)等，其并非本发明的限制。
尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，半导体结构的区域划分可以被改变。
在步骤104，使用光掩模对半导体结构进行光刻。
可以理解，光掩模具有用于形成栅极隔槽的一条或多条线条。栅极隔槽的数量可取决于三维存储器件的每个块存储区(block)中设置的指存储区的数量。例如，每个块存储区(block)中设置的指存储区的数量为2个时，光掩模中对应于每个块存储区(block)中的栅极隔槽的线条只需要1条。当块存储区(block)中设置的指存储区的数量为3个时，光掩模中对应于每个块存储区(block)中的栅极隔槽的线条需要2条。后面将以光掩模具有多条线条为例说明。光掩模中用于形成栅极隔槽的线条可以是透光的(例如是白色)，也可以是不透光(例如是黑色)，这只需后续的刻蚀过程中使用对应的光阻与之配合。例如对于透光线条而言，可以选择正性光阻，光阻经曝光的部分变成可溶；对于不透光线条而言，可以选择负性光阻，光阻未经曝光的部分保持可溶。
在此步骤中，光刻的过程可以是各种已知的合适步骤。例如，覆盖光阻层后进行曝光，然后进行刻蚀。
在本实施例中，光掩模的一条或多条线条中的至少一线条向光掩模的中心弯曲。这一弯曲的方向和程度可以与堆叠结构中沟道孔阵列在第一方向(图中水平方向)上的排列方式配合。
图4是根据本发明一实施例的适于形成三维存储器件的栅极隔槽的光掩模的示例性图案。参考图4所示，光掩模400中具有多条线条，在此讨论其中的3条401-403。可以理解，线条401-403具有一定的宽度(在图中的垂直方向)，而非图中所示那样。多条线条401-403中的至少一线条向光掩模400的中心O1弯曲。这一弯曲的方向和程度可以与堆叠结构中沟道孔阵列在沿着栅极隔槽的第一方向(图中水平方向)上的排列方式配合，从而使得将要形成的栅极隔槽具有与相邻行的沟道孔类似的弯曲方向和程度。
线条的弯曲程度可以是：相对于经过线条的两个端点的线段，线条上的各点从一个端点开始，与线段的距离先逐渐增加，再逐渐减小。例如在图4中，以线条404为例，相对于经过其端点P和Q的虚线段L，线条404从端点P开始，与虚线段L的距离d先逐渐增加，再逐渐减小。距离d最大的位置可能会出现在虚线段L的中点O3或者其附近。
需要指出的是，由于堆叠结构中，沟道孔阵列的一些行可能基本上保持为直线。例如图3B所示的堆叠结构300b中，沟道孔阵列310的一些行，例如靠近堆叠结构300b的中心O2的行311b4和311c4基本上保持为直线，因此并不是光掩模上所有用于形成栅极隔槽的线条都是曲线。具体地说，当光掩模具有用于形成栅极隔槽的多条线条时，越远离光掩模的中心，则线条弯曲程度越大，越靠近光掩模的中心，则线条弯曲程度越小。例如在图4中，线条404更远离光掩模的中心O1，则弯曲程度比靠近光掩模的中心O1的线条401大。另外，经过光掩模400的中心O1的线条402为直线。
当然，由于堆叠结构的收缩方式可能不同，光掩模上线条的设置方式也会相应有所不同。
可以根据与步骤102所提供的半导体结构具有类似性质的半导体结构中沟道孔阵列的偏移量来设计光掩模上线条的形状。例如，预先对一个或多个半导体结构进行沟道孔填充，检测其产物中沟道孔在沿着栅极隔槽的第一方向上的排列方式，即可得到此方向的一行沟道孔的弯曲方向和程度，据此，可以设计光掩模上在此位置附近的线条的弯曲方向和程度。
使用光掩模进行光刻后，在如图3B所示例的堆叠结构的俯视图中，形成的光阻图案可包括线条321-323，分别与光掩模400上的线条401-403对应，光掩模400上其他线条在堆叠结构上的图案省略。如图3B可见，由光掩模400上的线条401-403所转移的线条321-323中，线条321和323的弯曲程度是与半导体结构300b中相应行311a和311d的沟道孔在第一方向(图中水平方向)上的排列方式相匹配。这样，行311a中的各沟道孔312与线条321的距离将更趋一致，即使是偏移最大的沟道孔(位于此行中间)，也仍与线条321保持足够的距离。
在步骤106，刻蚀半导体结构以形成一个或多个栅极隔槽。
在此步骤中，根据步骤104所形成的光阻图案刻蚀半导体结构，从而在预定位置形成一个或多个栅极隔槽。
在如图3C所示例的堆叠结构的俯视图中，形成了栅极隔槽331-333，分别与光掩模400上的线条401-403对应。在此附图中，栅极隔槽331-333的形状与堆叠结构300c中沟道孔阵列相应行的沟道孔在栅极隔槽的延伸方向上的排列方式相匹配。例如，行311b4和311c4在栅极隔槽的延伸方向上的排列方式基本上为直线，因此栅极隔槽332的形状也基本上为直线。行311a、311b1、311c1和311d在栅极隔槽的延伸方向上的排列方式为曲线，因此栅极隔槽331和333的形状也基本上为曲线。一个或多个栅极隔槽(例如，331和333)和与各自栅极隔槽相邻的每行沟道孔(例如，311a、311b1、311c1和311d)的各个沟道孔之间的距离相等。
可以理解，在步骤106后将对栅极隔槽331-333进行后续工艺，例如填充，在此不再展开描述。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
在此参考图3C所示描述本发明一实施例的三维存储器件。本实施例的三维存储器件可包括阵列区，阵列区具有堆叠结构，堆叠结构上具有沟道孔阵列和将沟道孔阵列分为多个区域的一个或多个栅极隔槽。如图3C所示，沟道孔阵列310中沿着栅极隔槽的延伸方向的至少一行沟道孔(如311a和311d)排列成曲线，曲线向堆叠结构300c的中心弯曲。一个或多个栅极隔槽(331-333)中的至少一个栅极隔槽(如331和333)向堆叠结构300c的中心O2弯曲。
继续参考图3C所示，堆叠结构300c的侧壁301-304向堆叠结构300c的中心收缩。在实际的情形中，各个侧壁收缩的情形可能会有变化，例如只有部分侧壁(例如一个侧壁)发生了收缩。
继续参考图3C所示，在堆叠结构300c的多个栅极隔槽331-333中，经过堆叠结构300c的中心O2的栅极隔槽332为直线，不经过堆叠结构的中心O2的栅极隔槽331和333为曲线。另外，越靠近堆叠结构300c的中心O2的栅极隔槽的弯曲程度越大。例如，光掩模400上的线条404在堆叠结构上锁形成的栅极隔槽，其弯曲程度大于栅极隔槽331的弯曲程度。
继续参考图3C所示，类似于光掩模400的线条401，相对于经过栅极隔槽331的两个端点的虚线段M，栅极隔槽上的各点从一个端点开始，与虚线段的距离先逐渐增加，再逐渐减小。栅极隔槽333以及其他弯曲的栅极隔槽(若有的话)也是如此。
在本实施例的三维存储器件中，栅极隔槽的弯曲程度是与堆叠结构中沟道孔阵列相应行的沟道孔在栅极隔槽延伸方向上的排列方式相匹配。这样，栅极隔槽和与其相邻的每行沟道孔中各个沟道孔的距离趋于一致，即使是偏移最大的沟道孔(位于此行中间)，也仍与栅极隔槽保持足够的距离，因此本实施例的三维存储器件具有更低的漏电风险。
三维存储器件的其他细节，例如存储阵列的结构、周边互连等，并非本发明的重点，在此不再展开描述。
在本发明的上下文中，三维存储器件可以是3D闪存，例如3D NAND闪存。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (20)

1.一种形成三维存储器件的栅极隔槽的方法，包括如下步骤：
提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构上具有沟道孔阵列；
使用光掩模对所述半导体结构进行光刻，其中所述光掩模具有用于形成将所述沟道孔阵列分为多个区域的一个或多个栅极隔槽的一条或多条线条，所述一条或多条线条中的至少一线条向所述光掩模的中心弯曲；以及
刻蚀所述半导体结构以形成所述一个或多个栅极隔槽。
2.如权利要求1所述的方法，其特征在于，所述堆叠结构的至少一侧壁向所述堆叠结构的中心收缩。
3.如权利要求1所述的方法，其特征在于，当所述光掩模具有用于形成多个栅极隔槽的多条线条时，越靠近所述光掩模的中心的线条的弯曲程度越小。
4.如权利要求3所述的方法，其特征在于，经过所述光掩模的中心的线条为直线。
5.如权利要求1所述的方法，其特征在于，所述至少一线条的弯曲程度是与所述半导体结构中的所述沟道孔阵列在第一方向上的排列方式相匹配，所述第一方向与所述至少一线条的延伸方向相同。
6.如权利要求5所述的方法，其特征在于，所述至少一线条的弯曲程度是与所述半导体结构中相应行的沟道孔在所述第一方向上的排列方式相匹配。
7.如权利要求1所述的方法，其特征在于，相对于经过所述至少一线条的两个端点的线段，所述至少一线条上的各点从一个端点开始，与所述线段的距离先逐渐增加，再逐渐减小。
8.一种三维存储器件，所述三维存储器件包括核心区，所述核心区具有堆叠结构，所述堆叠结构上具有沟道孔阵列和将所述沟道孔阵列分为多个区域的一个或多个栅极隔槽，其中所述沟道孔阵列中沿着所述一个或多个栅极隔槽的延伸方向的至少一行沟道孔排列成曲线，所述曲线向所述堆叠结构的中心弯曲，所述一个或多个栅极隔槽中的至少一个栅极隔槽向所述堆叠结构的中心弯曲。
9.如权利要求8所述的三维存储器件，其特征在于，所述堆叠结构的至少一侧壁向所述堆叠结构的中心收缩。
10.如权利要求8所述的三维存储器件，其特征在于，当所述堆叠结构具有多个栅极隔槽时，越靠近所述堆叠结构的中心的栅极隔槽的弯曲程度越小。
11.如权利要求10所述的三维存储器件，其特征在于，经过所述堆叠结构的中心的栅极隔槽为直线。
12.如权利要求8所述的三维存储器件，其特征在于，相对于经过所述至少一个栅极隔槽的两个端点的线段，所述至少一个栅极隔槽上的各点从一个端点开始，与所述线段的距离先逐渐增加，再逐渐减小。
13.如权利要求8所述的三维存储器件，其特征在于，所述一个或多个栅极隔槽和与各自栅极隔槽相邻的每行沟道孔的各个沟道孔之间的距离相等。
14.如权利要求8所述的三维存储器件，其特征在于，所述至少一个栅极隔槽的弯曲程度是与所述堆叠结构中的所述沟道孔阵列相应行的沟道孔在所述延伸方向上的排列方式相匹配。
15.一种光掩模，适于形成三维存储器件的栅极隔槽，所述光掩模具有用于形成一个或多个栅极隔槽的一条或多条线条，所述一条或多条线条中的至少一线条为向所述光掩模的中心弯曲的曲线。
16.如权利要求15所述的光掩模，其特征在于，当所述光掩模具有用于形成多个栅极隔槽的多条线条时，越靠近所述光掩模的中心的线条的弯曲程度越小。
17.如权利要求16所述的光掩模，其特征在于，经过所述光掩模的中心的线条为直线。
18.如权利要求15所述的光掩模，其特征在于，所述至少一线条的弯曲程度是与用于形成所述三维存储器件的半导体结构中的沟道孔阵列在第一方向上的排列方式相匹配，所述第一方向与所述至少一线条的延伸方向相同。
19.如权利要求18所述的光掩模，其特征在于，所述至少一线条的弯曲程度是与所述半导体结构中相应行的沟道孔在所述第一方向上的排列方式相匹配。
20.如权利要求15所述的光掩模，其特征在于，相对于经过所述至少一线条的两个端点的线段，所述至少一线条上的各点从一个端点开始，与所述线段的距离先逐渐增加，再逐渐减小。
CN201810326803.4A 2018-04-12 2018-04-12 形成三维存储器件的栅极隔槽的方法及其使用的光掩模 Active CN108493191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810326803.4A CN108493191B (zh) 2018-04-12 2018-04-12 形成三维存储器件的栅极隔槽的方法及其使用的光掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810326803.4A CN108493191B (zh) 2018-04-12 2018-04-12 形成三维存储器件的栅极隔槽的方法及其使用的光掩模

Publications (2)

Publication Number Publication Date
CN108493191A CN108493191A (zh) 2018-09-04
CN108493191B true CN108493191B (zh) 2019-06-11

Family

ID=63315937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810326803.4A Active CN108493191B (zh) 2018-04-12 2018-04-12 形成三维存储器件的栅极隔槽的方法及其使用的光掩模

Country Status (1)

Country Link
CN (1) CN108493191B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554687B (zh) * 2020-04-22 2021-11-12 长江存储科技有限责任公司 半导体结构的制备方法
CN111540747B (zh) * 2020-04-27 2021-07-16 长江存储科技有限责任公司 3d存储器件的制造方法
CN112635481A (zh) * 2020-12-22 2021-04-09 长江存储科技有限责任公司 三维nand存储器及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6173684B2 (ja) * 2012-12-25 2017-08-02 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US9449982B2 (en) * 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US9679906B2 (en) * 2015-08-11 2017-06-13 Sandisk Technologies Llc Three-dimensional memory devices containing memory block bridges
CN107068687B (zh) * 2017-03-08 2018-10-12 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Also Published As

Publication number Publication date
CN108493191A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108493191B (zh) 形成三维存储器件的栅极隔槽的方法及其使用的光掩模
KR102568886B1 (ko) 반도체 장치 및 그 제조방법
CN109346471A (zh) 形成三维存储器的方法以及三维存储器
CN109786382A (zh) 三维存储器及其制造方法
JP2014042029A (ja) ３次元半導体装置
US9685408B1 (en) Contact pad structure and method for fabricating the same
CN110534525B (zh) 半导体装置及其形成方法
US11296108B2 (en) Semiconductor memory device and manufacturing method of semiconductor memory device
CN109411476A (zh) 三维存储器及其制造方法
KR102190384B1 (ko) 반도체 장치의 제조 방법
CN108364954A (zh) 三维存储器件及在其沟道孔中形成外延结构的方法
CN109863605A (zh) 用于单个鳍片的自对准切割的方法
CN108711572A (zh) 三维存储器及其制造方法
CN109671714B (zh) 三维存储器及其制造方法
CN108957943A (zh) 形成布局图案的方法
CN108666207A (zh) 制作半导体元件的方法
CN108878437A (zh) 形成三维存储器的方法以及三维存储器
US10483124B2 (en) Semiconductor device
US11699732B2 (en) Method for forming memory device comprising bottom-select-gate structure
US11239247B2 (en) Memory device and method for forming the same
CN114326325A (zh) 套刻标记及其形成方法
CN109742077B (zh) 三维存储器及其制造方法
CN208753319U (zh) 三维存储器
US8698223B2 (en) Semiconductor device and forming method of the same
CN110494969A (zh) 在形成三维存储器器件的阶梯结构中的标记图案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant