CN109742077B - 三维存储器及其制造方法 - Google Patents

Abstract

本发明涉及一种三维存储器及其制造方法。该三维存储器具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区，所述顶部选择区具有最靠近所述核心区的第一阶梯，其中所述第一阶梯在所述三维存储器的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。本发明通过将TSG区最靠近核心区的第一阶梯两端的角设置为倒角，可以缓解角上的材料被损坏的问题。

Description

三维存储器及其制造方法

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种三维存储器及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯(SC)区。阶梯区具有多级阶梯，用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。

在阶梯区靠近核心区的位置会有用于布置顶部选择管(Top Select Gate,TSG)的顶部选择区(TSG区)，其包括若干级阶梯。这些阶梯是通过修整/刻蚀工艺形成的。然而目前发现TSG区的阶梯，尤其是最高处阶梯的形貌并不符合设计期望，而是在两端被部分损坏。

发明内容

本发明提供一种三维存储器及其制造方法，可以缓解TSG区的阶梯被损坏的问题。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器，具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区，所述顶部选择区具有最靠近所述核心区的第一阶梯，其中所述第一阶梯在所述三维存储器的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。

在本发明的一实施例中，所述倒角是倒直角、倒圆角或者对倒直角再进行一次或多次倒角处理得到的倒角。

在本发明的一实施例中，所述第一阶梯的所述投影图形具有两个角，分别位于所述第一阶梯的两端。

在本发明的一实施例中，所述顶部选择区包括位于所述核心区的相对两侧的第一顶部选择区和第二顶部选择区，所述第一顶部选择区和所述第二顶部选择区分别具有所述第一阶梯。

在本发明的一实施例中，所述顶部选择区中所述第一阶梯以外的各个阶梯在所述三维存储器的延伸面上的投影图形的角为直角。

在本发明的一实施例中，所述三维存储器为3D NAND闪存。

本发明还提供一种光掩模，包括用于制造三维存储器的阶梯区中的顶部选择区的掩模图案，所述掩模图案具有多个角，用于形成所述顶部选择区中最靠近所述三维存储器的核心区的第一阶梯，其中所述多个角中的至少一个是倒角。

在本发明的一实施例中，所述倒角是倒直角、倒圆角或者对倒直角再进行一次或多次倒角处理得到的倒角。

本发明还提供一种三维存储器的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区；在所述顶部选择区形成最靠近所述核心区的第一阶梯，所述第一阶梯在所述半导体结构的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。

在本发明的一实施例中，所述倒角是倒直角、倒圆角或者对倒直角再进行一次或多次倒角处理得到的倒角。

在本发明的一实施例中，所述第一阶梯的所述投影图形具有两个角，分别位于所述第一阶梯的两端。

在本发明的一实施例中，所述顶部选择区包括位于所述核心区的相对两侧的第一顶部选择区和第二顶部选择区，其中在所述第一顶部选择区和所述第二顶部选择区分别形成所述第一阶梯。

在本发明的一实施例中，上述方法还包括：在所述顶部选择区形成所述第一阶梯以外的各个阶梯，其中各个阶梯在所述三维存储器的延伸面上的投影图形的角为直角。

本发明三维存储器及其制造方法通过将TSG区最靠近核心区的第一阶梯两端的角设置为倒角，可以在覆盖光阻层时缓解角上的光阻层急剧下降的问题。这样，在后续形成更深阶梯的修整/刻蚀步骤中，第一阶梯的倒角上可保有足够厚度的光阻层，从而缓解角上的材料被损坏的问题。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是三维存储器的存储阵列区域的俯视框图。

图2是图1中有关阶梯区的局部立体示意图。

图3A-3C是形成图2所示具有分区的阶梯区的示例性过程的立体图。

图4是根据本发明一实施例的三维存储器制造方法中形成顶部选择区的阶梯的流程图。

图5A-5C是根据本发明一实施例的形成顶部选择区的第一阶梯的掩模图案。

图6是根据本发明一实施例的三维存储器的局部存储阵列区域的俯视图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

图1是三维存储器的存储阵列区域的俯视框图。参考图1所示，存储阵列区域100形成在衬底上，并具有对应存储单元的堆叠层。存储阵列区域包括核心(Core)区110和阶梯区120。阶梯区120进一步包括多个分离的分区阶梯结构(SDS)区122。核心区110的边缘与每个SDS区122的边缘分隔开预定距离。每个SDS区122的形状例如为长条型。这些分离的SDS区122可如图1那样分布在核心区110的两侧，也可仅分布在核心区110的其中一侧。核心区110的边缘具有N级阶梯，分离的SDS区在Y方向形成有N个分区(即在从Y方向两个侧边朝向长条形中央方向形成N级阶梯)，其中N为大于等于2的自然数，优选为3、4、6或8等。图2是图1中有关阶梯区的局部立体示意图。如图2所示为N等于6的示例。图2中核心区两侧均有长条型的SDS区，例如122a、122b，二者隔开预定距离。每个SDS区为6分区结构，即在Y方向上形成6个阶梯。每个分区则在X方向上延伸，并朝远离核心区的方向下降。核心区的边缘的N级阶梯与Y方向的N个分区可采用同一个光掩模，通过修正(Trim)/刻蚀(Etch)工艺同步形成，因此长条形的分离的SDS区在四周均形成朝向中央的阶梯结构。

图3A-3C是形成图2所示具有分区的阶梯区的示例性过程的立体图。参考图3A所示，半导体结构300a具有堆叠层310。堆叠层310包括交替堆叠的第一材料层和第二材料层。第一材料层可为栅极层或伪栅极层。第二材料层可为介质层。如果将每对堆叠的第一材料层和第二材料层视为一个膜层，则堆叠层410可包括多个膜层。先通过一个光掩模光刻和刻蚀一个膜层，得到在顶部选择区具有一个阶梯311的半导体结构300a。然后，通过另一个光掩模光刻和刻蚀一个膜层，得到在TSG区具有两个阶梯311和312，且在SDS区具有一个阶梯321的半导体结构300b。之后，进行一次修整/刻蚀(trim/etch)，得到在TSG区具有三个阶梯311-313，且在SDS区具有两个阶梯321和322的半导体结构300c。可以理解，这里的阶梯数目仅是举例，本发明的各实施例中，阶梯数目是可以变化的。修整/刻蚀是对用于刻蚀形成阶梯312的掩模层进行一次修整，使之缩小一个阶梯，然后利用修整后的掩膜层进行一次刻蚀。

在形成图3C所示结构后，继续按照常规工艺进行修整/刻蚀，可以得到如图2所示的阶梯结构。在检测如图2所示的阶梯结构时，往往会发现在各圆圈所标记的两端的阶梯结构的形貌不佳，容易导致三维存储器性能缺陷。本申请的发明人经过进一步分析，发现这与修整/刻蚀过程中光阻厚度有关。具体来说，为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层，阶梯区的阶梯级数也相应增大。这样，在形成阶梯的修整/刻蚀工艺中，最浅处和最深处将存在明显的高度差。这就导致在覆盖光阻层(通常用旋涂方式)时，最浅处(图2中阶梯311处)的光阻层是最薄的。进一步，在最浅处，角上的光阻层厚度又比其他位置急剧降低。因此，在后续的刻蚀中，容易因为光阻层厚度不足而导致角上的材料被损坏。

本发明的实施例描述三维存储器及其制造方法，可以缓解TSG区最顶部的阶梯结构受损的问题。

图4是根据本发明一实施例的三维存储器制造方法中形成具有分区的阶梯区的流程图。图5A-5C是根据本发明一实施例的形成顶部选择区的第一阶梯的掩模图案。。下面参考图4-5C所示描述本实施例的形成具有分区的阶梯区的流程。在步骤402，提供半导体结构。

此半导体结构是将被用于后续制程以最终形成三维存储器件的结构的至少一部分。半导体结构可包括阵列区(array)，阵列区可包括核心区(core)和阶梯区(stair step,SS)。核心区是包括存储单元的区域，阶梯区是包括字线连接电路的区域。从垂直方向看，阵列区可具有衬底和堆叠层。堆叠层可包括交替堆叠的栅极层(或伪栅极层)和介质层。

此半导体结构的示例区域布局可参考图1所示。在核心区的两侧设置阶梯区，阶梯区可包括包括多个分离的SDS区，并可包括靠近核心区的TSG区。半导体结构中的堆叠层堆叠的对数取决于所制作的三维存储器件的层数(如32层或64层)。可以理解，此半导体结构中的阶梯区的布置是可以变化的，例如可以在核心区的四周都布置阶梯区。

在本发明的实施例中，衬底典型的为含硅的衬底，例如Si、SOI(绝缘体上硅)、SiGe、Si:C等，尽管这并非限定。栅极层(或伪栅极层)和介质层是氮化硅和氧化硅的组合、氧化硅与(未掺杂)多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等等。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底上交替沉积氮化硅和氧化硅，形成该堆叠层。

尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。此外，所举例的各层的材料仅仅是示例性的。

在步骤404，在TSG区形成最靠近核心区的第一阶梯。在此，第一阶梯在半导体结构的延伸面上的投影图形具有多个角，多个角中的至少一个是倒角。

在此步骤中，可对步骤402的堆叠层进行处理，从而在阶梯区的TSG区形成第一阶梯。

作为示例，可先通过一个光掩模光刻和刻蚀堆叠层一个膜层，得到参考图3A所示的在顶部选择区(TSG)具有一个第一阶梯311的半导体结构300a，第一阶梯311是TSG区中最靠近核心区的阶梯。图5A是根据本发明一实施例的形成顶部选择区的第一阶梯的掩模图案。参考图5A所示，光掩模50a包括用于制造TSG区的掩模图案51a，掩模图案51a具有多个角52a，用于形成TSG区中的阶梯阶梯311。这些角51a是倒直角，其中斜边与水平边的夹角为135°的钝角。可使用光掩模50a在半导体结构上形成类似形状的硬掩模层，因而使用硬掩模层进行光刻，而在半导体结构300a上留下投影图形(在半导体结构延伸面，即水平的投影)具有多个倒直角的第一阶梯311(图3A中未示出倒直角)。通过将第一阶梯311两端的角设置为倒直角，可以在覆盖光阻层时缓解角上的光阻层急剧下降的问题。这样，在后续形成更深阶梯的修整/刻蚀步骤中，第一阶梯311的角上可保有足够厚度的光阻层，从而缓解角上的材料被损坏的问题。

可以理解，第一阶梯311可以只有部分角是倒直角，尽管所有角是倒直角对于缓解损坏效果更好。在本发明的上下文中，如无特别说明，阶梯的角指的是在半导体结构的延伸面上的投影图形上的角。

在其他实施例中，掩模图案中的倒角可以有其他变化。例如参考图5B所示，光掩模50b包括用于制造TSG区的掩模图案51b，掩模图案51b具有多个角52b，这些角52b是倒直角后的钝角再进行一次倒角处理而得到的倒角。在图5B中斜边与水平边的夹角为157.5°的钝角。相应地，所形成的第一阶梯311具有与光掩模50b相同的倒角。例如参考图5C所示，光掩模50c包括用于制造TSG区的掩模图案51c，掩模图案51c具有多个角52c，这些角52c是倒圆角，形成圆弧形。可以理解，这些角52c可以不是标准的倒圆角。

在步骤406，在顶部选择区形成第一阶梯以外的各个阶梯。在此，各个阶梯在三维存储器的延伸面上的投影图形的角为直角。

在此步骤中，可对步骤404的堆叠层进行光刻或修整/刻蚀处理，从而在阶梯区的TSG区形成更多的阶梯。

参考图3B和3C所示，可通过另一个光掩模光刻和刻蚀一个膜层，得到在TSG区具有两个阶梯311和312，且在SDS区具有一个阶梯321的半导体结构300b。之后，进行一次修整/刻蚀，得到在TSG区具有三个阶梯311-313，且在分区阶梯结构(SDS)区具有两个阶梯321和322的半导体结构300c。在此，其中各个阶梯312、313的角可为直角，而不必如阶梯311那样形成倒角。这是因为阶梯312、313的深度低于阶梯311，从而在修整/刻蚀工艺中具有更厚的光阻层，更不容易受到损坏。然而可以理解，可以在阶梯312和313上形成倒角。

可以理解，这里的对SDS区的处理仅为举例，这部分工艺可以独立于TSG区的阶梯的处理，或者可以有其他变化。另外，TSG区的阶梯数目仅是举例，本发明的各实施例中，阶梯数目是可以变化的。

在此步骤中形成的阶梯可为初始阶梯，将在后续的步骤中被进一步处理。处理堆叠层的方法可包括修整/刻蚀(trim/etch)工艺，从而形成类似图2所示的阶梯结构。

在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

上述实施例所形成的半导体结构，再经过后续的常规步骤，即可得到三维存储器件。在此参考图6描述根据本发明一实施例的三维存储器。三维存储器600可具有核心区602、第一阶梯区601和第二阶梯区603，且包括衬底(图未示)和位于衬底上的堆叠层610。第一阶梯区601和第二阶梯区603位于核心区602的相对两侧，且分别具有邻近核心区602的第一TSG区604和第二TSG区605。顶部选择区604和605分别具有最靠近核心区602的第一阶梯604a和605a。第一阶梯604a和605a在三维存储器的延伸面上的投影图形分别具有2个角A和B，分别位于第一阶梯两端，这两个角中至少有一个是倒角。

在图6的示例中，倒角是倒直角。在其他示例中，倒角可以是倒圆角，或者是对倒直角再进行一次或多次倒角处理得到的倒角。

继续参考图6所示，第一TSG区604和第二TSG区605中第一阶梯604a、605a以外的各个阶梯，例如604b和605b的角可以仍然为直角。

另外，本实施例虽然示例在核心区602的相对两侧均有TSG区，但在其他实施例中，TSG区的数量可以更少，例如只在核心区602一侧，或者更多，例如在核心区602四周。

继续参考图6所示，第一阶梯区601和第二阶梯区603可分别包括多个分离的SDS区606和607(图6中省略了大部分SDS区)，每个SDS区具有多个阶梯结构，在此不再展开。

本实施例的三维存储器的一些细节可参考前文的制作过程的描述，在此不再展开。

三维存储器件的其他细节，例如存储阵列的结构、周边互连等，并非本发明的重点，在此不再展开描述。

在本发明的上下文中，三维存储器件可以是3D闪存，例如3D NAND闪存。

本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (13)

1.一种三维存储器，具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区，所述顶部选择区具有最靠近所述核心区的第一阶梯，其中所述第一阶梯在所述三维存储器的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。

2.如权利要求1所述的三维存储器，其特征在于，所述倒角是倒直角、倒圆角或者对倒直角再进行一次或多次倒角处理得到的倒角。

3.如权利要求1所述的三维存储器，其特征在于，所述第一阶梯的所述投影图形具有两个角，分别位于所述第一阶梯的两端。

4.如权利要求1或2所述的三维存储器，其特征在于，所述顶部选择区包括位于所述核心区的相对两侧的第一顶部选择区和第二顶部选择区，所述第一顶部选择区和所述第二顶部选择区分别具有所述第一阶梯。

5.如权利要求1所述的三维存储器，其特征在于，所述顶部选择区中所述第一阶梯以外的各个阶梯在所述三维存储器的延伸面上的投影图形的角为直角。

6.如权利要求1所述的三维存储器，其特征在于，所述三维存储器为3D NAND闪存。

7.一种光掩模，包括用于制造三维存储器的阶梯区中的顶部选择区的掩模图案，所述掩模图案具有多个角，用于形成所述顶部选择区中最靠近所述三维存储器的核心区的第一阶梯，其中所述多个角中的至少一个是倒角。

8.如权利要求7所述的光掩模，其特征在于，所述倒角是倒直角、倒圆角或者对倒直角再进行一次或多次倒角处理得到的倒角。

9.一种三维存储器的制造方法，包括以下步骤：

提供半导体结构，所述半导体结构具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区；

在所述顶部选择区形成最靠近所述核心区的第一阶梯，所述第一阶梯在所述半导体结构的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。

10.如权利要求9所述的三维存储器的制造方法，其特征在于，所述倒角是倒直角、倒圆角或者对倒直角再进行一次或多次倒角处理得到的倒角。

11.如权利要求9所述的三维存储器的制造方法，其特征在于，所述第一阶梯的所述投影图形具有两个角，分别位于所述第一阶梯的两端。

12.如权利要求9或10所述的三维存储器的制造方法，其特征在于，所述顶部选择区包括位于所述核心区的相对两侧的第一顶部选择区和第二顶部选择区，其中在所述第一顶部选择区和所述第二顶部选择区分别形成所述第一阶梯。

13.如权利要求9所述的三维存储器的制造方法，其特征在于，还包括：

在所述顶部选择区形成所述第一阶梯以外的各个阶梯，其中各个阶梯在所述三维存储器的延伸面上的投影图形的角为直角。

Images