CN109545791A - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN109545791A
CN109545791A CN201811456301.XA CN201811456301A CN109545791A CN 109545791 A CN109545791 A CN 109545791A CN 201811456301 A CN201811456301 A CN 201811456301A CN 109545791 A CN109545791 A CN 109545791A
Authority
CN
China
Prior art keywords
stepped region
ladder
hierarchic structure
stack layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811456301.XA
Other languages
English (en)
Inventor
张中
李艳妮
华文宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811456301.XA priority Critical patent/CN109545791A/zh
Publication of CN109545791A publication Critical patent/CN109545791A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。

Description

三维存储器及其制造方法
技术领域
本发明主要涉及半导体制造方法，尤其涉及一种三维存储器及其制造方法。
背景技术
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器 件，通过将存储器单元三维地布置在衬底之上来提高集成密度。
在例如3D NAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯 区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列 的字线，执行编程、擦写、读取等操作。
三维存储器的核心区两侧都会有阶梯区，而接触部(Contact)一般只从一侧 阶梯区引出，另一侧阶梯区为不起作用的虚拟(dummy)区。这种做法存在一些 缺点。首先，虚拟区的存在降低了50％的阶梯利用率；其次，修整三维存储器 的下部分台阶时，对光阻层厚度的要求非常高。实际工艺中，最后一次的修整 工艺经常出现光阻层厚度不够的情况。
发明内容
本发明提供一种三维存储器及其制造方法，可以提高阶梯区的阶梯利用率。
本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器件 的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和 分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构 包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形 成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯 结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所 述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层 而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结 构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一 部分之下。
在本发明的一实施例中，处理所述堆叠层而在所述第一阶梯区形成第一阶 梯结构，且在所述第二阶梯区形成第二初始阶梯结构的步骤包括：在所述第一 阶梯区形成多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一 个所述第一阶梯结构；在所述第二阶梯区形成多个分离的第二分区阶梯结构区， 每个第二分区阶梯结构区具有一个所述第二初始阶梯结构。
在本发明的一实施例中，每个第一分区阶梯结构区和第二分区阶梯结构区 的分区数量为2-5个。
在本发明的一实施例中，所述第一阶梯结构的任一阶梯和所述第二阶梯结构 的任一阶梯位于所述堆叠层的不同深度。
在本发明的一实施例中，处理所述第二阶梯区的堆叠层而使所述第二初始 阶梯结构的深度下降的步骤包括：刻蚀所述第二阶梯区的堆叠层中预定数目的 层，使所述第二初始阶梯结构的各阶梯的深度下降。
在本发明的一实施例中，所述第二初始阶梯结构具有虚拟阶梯，其中处理 所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降时，保持所述 虚拟阶梯的深度。
在本发明的一实施例中，在所述虚拟阶梯处覆盖所述掩模层。
本发明还提出一种三维存储器，具有核心区、第一阶梯区和第二阶梯区，且 包括衬底和位于所述衬底上的堆叠层，所述第一阶梯区和所述第二阶梯区位于所 述核心区的相对两侧，所述第一阶梯区具有第一阶梯结构，所述第二阶梯区具有第 二阶梯结构，其中所述第一阶梯结构位于所述堆叠层在厚度方向上的第一部分， 所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，所述第二部分位 于所述第一部分之下。
在本发明的一实施例中，所述第一阶梯区包括多个分离的第一分区阶梯结构 区，每个第一分区阶梯结构区具有一个所述第一阶梯结构，所述第二阶梯区包 括多个分离的第二分区阶梯结构区，每个第二分区阶梯结构区具有一个所述第 二阶梯结构。
在本发明的一实施例中，每个第一分区阶梯结构区和第二分区阶梯结构区 的分区数量为2-5个。
在本发明的一实施例中，所述第一阶梯结构的任一阶梯和所述第二阶梯结构 的任一阶梯对应不同的栅极层。
在本发明的一实施例中，所述第二阶梯区具有虚拟阶梯，所述虚拟阶梯位于 所述堆叠层在厚度方向上的第一部分。
在本发明的一实施例中，所述第一阶梯结构和第二阶梯结构的各个阶梯包括 至少一对堆叠的栅极层和介质层。
在本发明的一实施例中，所述第一分区阶梯结构区和所述第二分区阶梯结 构区中相邻分区的高度差为一个阶梯的高度。
在本发明的一实施例中，所述三维存储器为3D NAND闪存。
本发明由于使得三维存储器的核心区相对两侧的阶梯区具有不同的深度， 从而可以引出不同深度的栅极层。因此，本发明可以提高阶梯区的阶梯利用率。 当本发明用于分区阶梯结构时，可以使得分区数量增大一倍。与已有方法相比， 在形成同样的分区数量和阶梯级数时，本发明可以节省光掩模的数量且降低修 整工艺的次数，有助于刻蚀效率的提高。本发明还不必在三维存储器的底部阶 梯用使用修整-刻蚀工艺，从而避免了该工艺中经常出现光阻层厚度不够的问题。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式作详细说明，其中：
图1是三维存储器的存储阵列区域的俯视框图。
图2是图1中有关阶梯区的局部立体示意图。
图3A-3C是形成图2所示具有分区的阶梯区的示例性过程的立体图。
图4是根据本发明一实施例的三维存储器制造方法中形成具有分区的阶梯 区的流程图。
图5A-5C是根据本发明一实施例的形成具有分区的阶梯区的示例性过程 图。
图6A、6B是根据本发明一实施例的形成具有分区的阶梯区的示例性过程 中的掩模图案。
图7是根据本发明另一实施例的具有分区的阶梯区。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明 还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开 的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、 “一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来， 术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和 元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般 比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范 围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下 面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件 或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使 用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果 翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下 面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性 的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝 向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。 此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅 有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以 包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在 第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
图1是三维存储器的存储阵列区域100的俯视框图。参考图1所示，存储 阵列区域100形成在衬底上，并具有对应存储单元的堆叠层。存储阵列区域包 括核心(Core)区110和阶梯区120。阶梯区120进一步包括多个分离的分区 阶梯结构(SDS)区122。核心区110的边缘与每个SDS区122的边缘分隔开 预定距离。每个SDS区122的形状例如为长条型。这些分离的SDS区122可 如图1那样分布在核心区110的两侧，也可仅分布在核心区110的其中一侧。核心区110的边缘具有N级阶梯，分离的SDS区在Y方向形成有N个分区(即 在从Y方向两个侧边朝向长条形中央方向形成N级阶梯)，其中N为大于等 于2的自然数，优选为3、4、6或8等。图2是图1中有关阶梯区的局部立体 示意图。如图2所示为N等于3的示例。图2中核心区两侧均有长条型的SDS 区，例如122a、122b，二者隔开预定距离。每个SDS区为3分区结构，即在Y方向上形成3个高度不同的阶梯。每个分区则在X方向上延伸，并朝远离核心 区的方向下降。核心区的边缘的N级阶梯与Y方向的N个分区可采用同一个 光掩模，通过修正(Trim)/刻蚀(Etch)工艺同步形成，因此长条形的分离的SDS 区在四周均形成朝向中央的阶梯结构。
图3A-3C是形成图2所示具有分区的阶梯区的示例性过程的立体图。参考 图3A所示，半导体结构300a具有堆叠层310。堆叠层310包括交替堆叠的第 一材料层和第二材料层。第一材料层可为栅极层或伪栅极层。第二材料层可为 介质层。如果将每对堆叠的第一材料层和第二材料层视为一个膜层，则堆叠层 310可包括多个膜层。先通过一个光掩模光刻和刻蚀一个膜层，得到在顶部选 择区(TSG)具有一个阶梯311的半导体结构300a。然后，通过另一个光掩模 光刻和刻蚀一个膜层，得到在TSG区具有两个阶梯311和312，且在分区阶梯 结构(SDS)区具有一个阶梯321的半导体结构300b。之后，进行一次修整/ 刻蚀，得到在TSG区具有三个阶梯311-313，且在分区阶梯结构(SDS)区具 有两个阶梯321和322的半导体结构300c。
在形成图3C所示结构后，继续按照常规工艺进行修整/刻蚀，可以得到如 图2所示的阶梯结构。
图4是根据本发明一实施例的三维存储器制造方法中形成具有分区的阶梯 区的流程图。图5A、5B是根据本发明一实施例的形成具有分区的阶梯区的示 例性过程中的掩模图案。图6A、6B是根据本发明一实施例的具有分区的阶梯 区的示例性过程的立体图。下面参考图4-6B所示描述本实施例的形成具有分 区的阶梯区的流程。
在步骤402，提供半导体结构。
此半导体结构是将被用于后续制程以最终形成三维存储器件的结构的至 少一部分。半导体结构可包括阵列区(array)，阵列区可包括核心区(core)和阶梯 区(stairstep,SS)。核心区是包括存储单元的区域，阶梯区是包括字线连接电路 的区域。从垂直方向看，阵列区可具有衬底和堆叠层。堆叠层可包括交替堆叠 的栅极层(或伪栅极层)和介质层。
在图5A所示例的半导体结构的剖面图中，半导体结构500a可包括核心区 502、第一阶梯区501和第二阶梯区503。第一阶梯区501和第二阶梯区503可 位于核心区502的相对两侧。完整的区域布局可参考图1所示。半导体结构500a 中的堆叠层510可包括交替堆叠的第一材料层521和第二材料层522。堆叠的 对数取决于所制作的三维存储器件的层数(如32层或64层)。第一材料层521 可为栅极层或伪栅极层。第二材料层522可为介质层。如果将每对堆叠的第一 材料层521和第二材料层522视为一个膜层，则堆叠层510可包括多个膜层。每个膜层均包括堆叠的栅极层和介质层，或者堆叠的伪栅极层和介质层。在堆 叠层510的厚度方向(图中垂直方向)上，堆叠层510可包括膜层数量相等的 第一部分511和第二部分512。
在本发明的实施例中，衬底典型的为含硅的衬底，例如Si、SOI(绝缘体 上硅)、SiGe、Si:C等，尽管这并非限定。第一材料层521和第二材料层522 是氮化硅和氧化硅的组合、氧化硅与(未掺杂)多晶硅或非晶硅的组合、氧化硅 或氮化硅与非晶碳的组合等等。以氮化硅和氧化硅的组合为例，可以采用化学 气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底上交替 沉积氮化硅(例如，第一材料层521)和氧化硅(例如，第二材料层522)， 形成该堆叠层510。
尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多 个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。 此外，所举例的各层的材料仅仅是示例性的。
在步骤404，处理堆叠层而在第一阶梯区形成第一阶梯结构，且在第二阶 梯区形成第二初始阶梯结构。
在此步骤中，可对步骤402的堆叠层进行处理，从而在第一阶梯区和第二 阶梯区分别形成阶梯结构。其中第二阶梯区形成的是初始阶梯结构，将在后续 的步骤中被进一步处理。处理堆叠层的方法可包括修整/刻蚀(trim/etch)工艺。
作为示例，可对图5A的堆叠层510进行处理，从而在第一阶梯区501形 成如图5B的半导体结构500b中的第一阶梯结构504，且在第二阶梯区503形 成如图5B的半导体结构500b中的第二初始阶梯结构506。在图5B的示例中， 仅显示2个第一阶梯结构504和第二初始阶梯结构506，但可以理解，第一阶 梯结构504和第二初始阶梯结构506的数量不限于此，而是如图1所示那样广 泛分布于核心区502的相对两侧。进一步参考图5B所示，第一阶梯结构504 和第二初始阶梯结构506位于堆叠层在厚度方向Z上的第一部分511。在堆叠 层在厚度方向上的第二部分512尚未形成阶梯结构。到此时，由于只在堆叠层 的大约一半厚度上形成阶梯结构，因而修整/刻蚀(trim/etch)的次数较少。
可以使用图6A所示的掩模来处理图5A的堆叠层510，以得到图5B所示 结构。图6A中，601代表初始掩模，602代表为形成Y方向的分区而经过修整 的掩模，603代表为形成X方向的阶梯而经过修整的掩模。这一方法的具体过 程可参考图3A-3C，在此不再展开描述。
在图5B的示例中，每个第一阶梯结构504组成一个SDS区。第一阶梯结 构504除了X方向的阶梯外，在Y方向上也形成了多个阶梯，从而形成了多个 分区(图中示出3分区)。类似地，每个第二初始阶梯结构506也组成一个SDS 区，且在Y方向上也形成了多个阶梯，从而形成了多个分区(图中示出3分区)。 举例来说，相邻分区之间的高度差可为一个阶梯的高度。每个阶梯在厚度方向 上可包括至少一对堆叠的栅极层和介质层。
另外，阶梯区还可以包括在堆叠层上邻近核心区的TSG区，其具有阶梯结 构505和508，这些结构并非本发明的重点，在此不再展开。
在步骤406，在第一阶梯区和核心区上覆盖掩模层。
在此步骤中，在第一阶梯区和核心区上覆盖掩模层，以保护这些区域在后 续工艺中不被损坏。
在图6B的示例中，使用掩模604在第一阶梯区501和核心区502上覆盖 掩模层以保护第一阶梯区501和核心区502。在图6B的示例中，对第二阶梯区 502的一些阶梯也覆盖了掩模层。应当理解，在仅为举例，并非作为本发明的 限制。
在步骤408，处理第二阶梯区的堆叠层而使第二初始阶梯结构的深度下降， 形成第二阶梯结构。
在此步骤中，可在掩模层的保护下，对暴露的第二阶梯区中的堆叠层进行 处理，使第二初始阶梯结构中各阶梯的深度整体下降，从而形成第二阶梯结构。 在此，处理第二阶梯区的堆叠层的方法不需如步骤404那样使用修整/刻蚀工艺， 而是直接进行整体刻蚀，使得堆叠层中的各层被均一地刻蚀。经过此步骤处理 所形成的第二阶梯结构位于堆叠层在厚度方向上的第二部分。第二部分位于第 一部分之下。
通过对图5B的第二初始阶梯结构506进行处理，例如刻蚀第二阶梯区的 堆叠层中预定数目的层，可以形成如图5C的半导体结构500c中的第二阶梯结 构506’。在此预定数目例如是堆叠层的第一部分511中的层的数目。在本发明 的实施例中，这一数目可以在一范围内调整。在此，第二阶梯结构506’位于堆 叠层在厚度方向上的第二部分512，而第一阶梯结构504仍然位于堆叠层在厚 度方向上的第一部分511。第二部分512位于第一部分511之下。由此形成的 阶梯结构中，第一阶梯结构504的任一阶梯和第二阶梯结构506’的任一阶梯位 于堆叠层的不同深度。从这一角度看，第一阶梯结构504和第二阶梯结构506’ 组成了通过将堆叠层中的栅极层引出的完整阶梯结构。
值得注意的是，在一些实施例中，图5B的第二初始阶梯结构506具有若 干个虚拟阶梯516。这些虚拟阶梯516不必引出接触部，因而不必在这些虚拟 阶梯516处形成最后的阶梯。相应地，在步骤406中，掩模会覆盖这些虚拟阶 梯516，如图6B所示。这样，处理第二阶梯区的堆叠层而使第二初始阶梯结构 506的深度下降时，保持虚拟阶梯516的深度。如图5C所示，虚拟阶梯516 与第二阶梯结构506’间将有明显的高度差。
在本实施例的方法中，只需在堆叠层的一半高度部分(如第一部分)形成 阶梯结构，然后可以使用整体刻蚀的方式将核心区一侧的阶梯结构复制到堆叠 层的另一半高度部分(如第二部分)，即可将阶梯的级数翻倍。这种方法具有 明显的优势，首先所形成的每个SDS区虽然只有3级高度，但实质上核心区两 侧的两个SDS区构成6分区结构，有助于阶梯的充分利用。其次，整体刻蚀代 替修整-刻蚀工艺，可以节省光掩模的使用，且降低修整的次数，有助于刻蚀效 率的提高。再者，由于不必在堆叠层的第二部分使用修整-刻蚀工艺，从而避免 了该工艺中经常出现光阻层厚度不够的问题。
在上述的实施例中虽然结合图5A-5C的示例描述了每个SDS区具有3级 高度(实质上两个SDS区构成6分区)的方案，但可以理解，本发明并不限于 此。在另一实施例中，如图7所示，半导体结构具有核心区702、第一阶梯区 701和第二阶梯区703。第一阶梯区701和第二阶梯区703可位于核心区702 的相对两侧。通过增加掩模数量，三维存储器的每个SDS区704和706可具有 4级高度。但核心区702两侧的一对SDS区704和706实质上构成8分区。在图未示的其他实施例中，每个SDS区的分区数量还可为2个、5个或者其它数 量。可以理解的是，本发明的方法也适用于未形成分区的三维存储器。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应 当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序 或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程 移除某一步或数步操作。
上述实施例所形成的半导体结构，再经过后续的常规步骤，即可得到三维 存储器件。例如在形成图5C所示结构后，通过覆盖绝缘层和引出接触部等， 可以形成三维存储器结构。在此参考本实施例所形成的半导体结构500c描述根 据本发明一实施例的三维存储器。三维存储器可具有核心区502、第一阶梯区 501和第二阶梯区503，且包括衬底(图未示)和位于衬底上的堆叠层510。第 一阶梯区501和第二阶梯区503位于核心区502的相对两侧。第一阶梯区501 具有第一阶梯结构504，第二阶梯区503具有第二阶梯结构506’。第一阶梯结 构504位于堆叠层510在厚度方向Z上的第一部分511，第二阶梯结构506’位 于堆叠层510在厚度方向Z上的第二部分512，第二部分512位于第一部分511 之下。
继续参考图5C所示，第一阶梯区501可包括多个分离的第一SDS区，每 个第一SDS区具有一个第一阶梯结构504。第二阶梯区504包括多个分离的第 二SDS区，每个第二SDS区具有一个第二阶梯结构506’。
在图5C中，第一阶梯结构504的任一阶梯和第二阶梯结构506’的任一阶 梯对应不同的栅极层，从而可将三维存储器的不同栅极层引出。
三维存储器件的其他细节，例如存储阵列的结构、周边互连等，并非本发 明的重点，在此不再展开描述。
在本发明的上下文中，三维存储器件可以是3D闪存，例如3D NAND闪 存。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一 实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、 结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提 及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一 实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进 行适当的组合。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。

Claims (15)

1.一种三维存储器的制造方法，包括以下步骤：
提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；
处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；
在所述第一阶梯区和所述核心区上覆盖掩模层；以及
处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。
2.如权利要求1所述的方法，其特征在于，处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构的步骤包括：
在所述第一阶梯区形成多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一个所述第一阶梯结构；
在所述第二阶梯区形成多个分离的第二分区阶梯结构区，每个第二分区阶梯结构区具有一个所述第二初始阶梯结构。
3.如权利要求2所述的方法，其特征在于，每个第一分区阶梯结构区和第二分区阶梯结构区的分区数量为2-5个。
4.如权利要求1所述的方法，其特征在于，所述第一阶梯结构的任一阶梯和所述第二阶梯结构的任一阶梯位于所述堆叠层的不同深度。
5.如权利要求1所述的方法，其特征在于，处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降的步骤包括：
刻蚀所述第二阶梯区的堆叠层中预定数目的层，使所述第二初始阶梯结构的各阶梯的深度下降。
6.如权利要求1所述的方法，其特征在于，所述第二初始阶梯结构具有虚拟阶梯，其中处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降时，保持所述虚拟阶梯的深度。
7.如权利要求6所述的方法，其特征在于，在所述虚拟阶梯处覆盖所述掩模层。
8.一种三维存储器，具有核心区、第一阶梯区和第二阶梯区，且包括衬底和位于所述衬底上的堆叠层，所述第一阶梯区和所述第二阶梯区位于所述核心区的相对两侧，所述第一阶梯区具有第一阶梯结构，所述第二阶梯区具有第二阶梯结构，其中所述第一阶梯结构位于所述堆叠层在厚度方向上的第一部分，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，所述第二部分位于所述第一部分之下。
9.如权利要求8所述的三维存储器，其特征在于，所述第一阶梯区包括多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一个所述第一阶梯结构，所述第二阶梯区包括多个分离的第二分区阶梯结构区，每个第二分区阶梯结构区具有一个所述第二阶梯结构。
10.如权利要求9所述的三维存储器，其特征在于，每个第一分区阶梯结构区和第二分区阶梯结构区的分区数量为2-5个。
11.如权利要求8所述的三维存储器，其特征在于，所述第一阶梯结构的任一阶梯和所述第二阶梯结构的任一阶梯对应不同的栅极层。
12.如权利要求8所述的三维存储器，其特征在于，所述第二阶梯区具有虚拟阶梯，所述虚拟阶梯位于所述堆叠层在厚度方向上的第一部分。
13.如权利要求8所述的三维存储器，其特征在于，所述第一阶梯结构和第二阶梯结构的各个阶梯包括至少一对堆叠的栅极层和介质层。
14.如权利要求9所述的三维存储器，其特征在于，所述第一分区阶梯结构区和所述第二分区阶梯结构区中相邻分区的高度差为一个阶梯的高度。
15.如权利要求8所述的三维存储器，其特征在于，所述三维存储器为3D NAND闪存。
CN201811456301.XA 2018-11-30 2018-11-30 三维存储器及其制造方法 Pending CN109545791A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811456301.XA CN109545791A (zh) 2018-11-30 2018-11-30 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811456301.XA CN109545791A (zh) 2018-11-30 2018-11-30 三维存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN109545791A true CN109545791A (zh) 2019-03-29

Family

ID=65852169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811456301.XA Pending CN109545791A (zh) 2018-11-30 2018-11-30 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN109545791A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071846A (zh) * 2020-09-18 2020-12-11 长江存储科技有限责任公司 双堆栈三维存储器及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161821A1 (en) * 2011-12-22 2013-06-27 Sung Min Hwang Nonvolatile memory device and method of manufacturing the same
US20130341798A1 (en) * 2011-06-02 2013-12-26 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
CN104051326A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构
US20170077139A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US20170263556A1 (en) * 2016-03-11 2017-09-14 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US20170287833A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341798A1 (en) * 2011-06-02 2013-12-26 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US20130161821A1 (en) * 2011-12-22 2013-06-27 Sung Min Hwang Nonvolatile memory device and method of manufacturing the same
CN104051326A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构
US20170077139A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US20170263556A1 (en) * 2016-03-11 2017-09-14 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US20170287833A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071846A (zh) * 2020-09-18 2020-12-11 长江存储科技有限责任公司 双堆栈三维存储器及其制造方法
CN112071846B (zh) * 2020-09-18 2023-01-17 长江存储科技有限责任公司 双堆栈三维存储器及其制造方法

Similar Documents

Publication Publication Date Title
CN109671714A (zh) 三维存储器及其制造方法
TWI620995B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
CN109411476A (zh) 三维存储器及其制造方法
KR102012085B1 (ko) 스테어 스텝 구조물을 포함하는 반도체 장치 구조물을 형성하는 방법 및 관련된 반도체 장치
CN109155317A (zh) 三维存储器件中的阶梯形成
US11961760B2 (en) Staircase formation in three-dimensional memory device
CN109786382A (zh) 三维存储器及其制造方法
CN109155318A (zh) 多分割3d nand存储器件
CN108711572A (zh) 三维存储器及其制造方法
CN109920792A (zh) 一种3d nand存储器件的制造方法
JP7132142B2 (ja) 半導体記憶装置の製造方法
JP2019508889A (ja) メモリフィンパターンを形成するための方法及びシステム
CN108630706A (zh) 制作三维存储器的字线连接区的方法及三维存储器
US11145671B2 (en) Three-dimensional semiconductor memory device and method of manufacturing the same
CN108364954A (zh) 三维存储器件及在其沟道孔中形成外延结构的方法
CN109742077B (zh) 三维存储器及其制造方法
US20160284725A1 (en) Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-around vertical gate structures and semiconductor devices thereof
CN109545791A (zh) 三维存储器及其制造方法
US11699732B2 (en) Method for forming memory device comprising bottom-select-gate structure
CN110494969A (zh) 在形成三维存储器器件的阶梯结构中的标记图案
US10483124B2 (en) Semiconductor device
CN208753319U (zh) 三维存储器
CN109166854A (zh) 三维存储器
CN107731847B (zh) 3d nand存储器件台阶结构及其制造方法
CN108493191B (zh) 形成三维存储器件的栅极隔槽的方法及其使用的光掩模

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329

RJ01 Rejection of invention patent application after publication