CN107731847B - 3d nand存储器件台阶结构及其制造方法 - Google Patents

Abstract

一种3D NAND存储器件，包括：衬底以及形成在衬底上的存储阵列区域，存储阵列区域包括核心区域和多个分离的分区台阶结构区域，核心区域和分离的分区台阶结构区域在X方向彼此分开一定距离，存储阵列的台阶结构包括核心区域边缘的包括X方向N个台阶的一维台阶结构以及分离的分区台阶区域的二维复合立体台阶结构，二维复合立体台阶结构包括在X方向的M个梯级，每个梯级包括在Y方向的N个分区，其中M为大于等于1的自然数，N为大于等于2的自然数。一维台阶结构与分离的分区台阶结构区域的Y方向分区采用相同的掩模利用Trim/Etch方法同步形成。分离的分区台阶结构降低了台阶成型的工艺难度，减少了光刻刻蚀工艺和台阶区面积，大幅降低3D NAND的制造成本。

Description

3D NAND存储器件台阶结构及其制造方法

技术领域

本发明涉及一种3D NAND闪存(Flash)存储器，尤其涉及3D NAND Flash的台阶结构(staircase)及其制造方法。

背景技术

3D NAND闪存是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层数据单元的堆叠。3DNAND闪存克服了平面NAND闪存的实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

3D NAND闪存多采用垂直堆叠多层数据单元的方式形成存储结构，为了保证接触(contact)能顺利连到每个阵列(Array)中的栅极，需要形成一个3D的台阶结构(staircase)。目前的3D NAND主要都采用了单向的台阶结构，如图1所示的台阶结构10。

随着3D NAND层数的增加，单向台阶的结构遇到了挑战，主要的问题是：(1)需要的Trim/Etch的工艺增加带来的成本急剧上升，(2)每个台阶上需要有金属接触结构，随着厚度的上升，台阶结构区的面积逐渐增加，造成了芯片制造成本的上升。

为了减少台阶面积，提出了一种分区的台阶结构(staircase divide Scheme，SDS)。通过在Y方向的分区设计，可以将台阶区的面积减半，实现成本的降低。减少台阶面积的典型方案如图2所示，其虽然相比单向台阶结构有了一定的进步，但是都存在不足之处。

其中图2(a)所示的方案只能实现在Y方向上的一次分区，只能把单向台阶的数量减少50％，但是单独增加了一次Litho/Etch工艺。

图2(b)的方案能实现在Y方向上的三分区，也能在X方向上实现三个台阶，但是因为使用凸字形的结构，在圆圈标示的边角区域处存在角度变形的问题，给后面的部分接触工艺留下了一定的隐患。此外，这类方案无法实现在Y方向上的更多分区功能，也无法进一步减少台阶区的面积。

发明内容

为了解决上述问题，本申请提出了一种新型的用于3D NAND闪存的分离的分区台阶结构，其配合多层N-O对的刻蚀工艺，实现分离的多分区3D NAND台阶结构。通过新型的分离分区台阶结构，降低台阶成型的工艺难度，减少光刻刻蚀工艺和台阶区面积，大幅降低3DNAND的制造成本。

本发明的目的是通过以下技术方案实现的。

提供一种3D NAND存储器件，包括：衬底以及形成在衬底上的存储阵列区域，存储阵列区域具有台阶结构，其特征在于：所述存储阵列区域包括核心区域和多个分离的分区台阶结构区域，核心区域和分离的分区台阶结构区域在X方向彼此分开预定距离，多个分离的分区台阶结区域构在Y方向彼此间隔预定距离，存储阵列的台阶结构包括核心区域边缘的一维台阶结构以及多个分离的分区台阶结构区域的二维复合立体台阶结构，所述一维台阶结构包括N个台阶，其中N为大于等于2的自然数。存储阵列区域的存储单元的栅极通过相应的一维台阶结构和分离的分区台阶结构区域的二维复合立体台阶结构耦合到相应的字线。

其中，二维复合立体台阶结构包括在X方向的M个梯级，每个梯级包括在Y方向的多个分区，相邻梯级之间的高度差为N个台阶的高度，相邻分区之间的高度差为1个台阶的高度，其中M为大于等于1的自然数。

其中，核心区域边缘的一维台阶结构的台阶数量与分离的分区台阶结构区域Y方向的分区数量相同。

其中，核心区域边缘的一维台阶结构与分离的分区台阶结构区域的Y方向分区采用相同的掩模利用Trim/Etch方法同步形成。

其中，核心区域边缘的一维台阶结构的N个台阶对应于存储阵列区域的最远离衬底的N个存储单元。

其中，核心区域边缘的一维台阶在X方向的台阶数目优选为3个、4个、6个或8个。

此外，可对分离的分区台阶结构区域与核心区域Y方向的多个存储单元区块(Block)的配置进行选择。

优选地,以Y方向相邻两个区块为一区块组，核心区域包括多个存储单元区块(Block)，以Y方向相邻两个区块为一区块组，一个存储单元区块组共用一个分离的分区台阶结构区域，每个存储单元区块组中的每个存储单元区块的镜像对称。每个区块组中的每个区块的存储单元的栅极分别通过相应地核心区域边缘的一维台阶结构以及分离的分区台阶结构的台阶结构上的接触耦合到各自的栅线，相邻区块组的相应位置的区块的字线完全对称。

优选地,Y方向上以三个存储单元区块作为一组，分别标记为存储单元区块N、存储单元区块N+1和存储单元区块N+2，其中存储单元区块N+1位于存储单元区块N和存储单元区块N+2之间，每组存储单元区块共用一个分离的分区台阶结构区域，存储单元区块N和存储单元区块N+2镜像对称,存储单元区块N和存储单元区块N+2的存储单元的栅极分别通过相应地核心区域边缘的一维台阶结构以及分离的分区台阶结构的台阶结构上的接触耦合到相应的栅线；存储单元区块N+1的存储单元的栅极不通过该分离的分区台阶结构耦合到栅线。

还提供一种3D NAND存储器件的制作方法，包括：

提供衬底；

在衬底上形成存储阵列的堆叠结构，包括多个N/O薄膜层；

形成第一掩模，采用刻蚀工艺在存储区域上形成核心区域和分离的分区台阶结构区域，其中核心区域和分离的分区台阶结构区域之间间隔预定距离；

通过Trim/Etch工艺，多次修整第一掩模，在核心区域的边缘区域形成一维台阶结构，并在分离的分区台阶结构区域形成Y方向的分区，分离的台阶结构区域在Y方向的分区数量与核心区域的边缘区域的一维台阶结构的台阶数量相同。

该方法进一步包括：

形成第二掩模，通过Trim/Etch工艺，在分离的分区台阶结构区域上刻蚀形成X方向的M个梯级，相邻梯级之间的高度差与边缘区域的一维台阶结构的台阶数量相同，其中M为大于等于1的自然数；

其中所述第二掩模覆盖核心区域，避免对核心区域的刻蚀。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1现有技术中一种台阶结构的形成方式。

图2现有技术中另一种台阶结构的形成方式。

图3(a)根据本发明的3D NAND存储器的存储阵列区域的俯视框图。

图3(b)图3(a)的局部立体示意图。

图4(a)根据本发明的4分区的技术方案的分区方式的俯视图。

图4(b)根据本发明的3分区的技术方案的分区方式的俯视图。

图4(c)根据本发明的6分区的技术方案的分区方式的俯视图。

图4(d)根据本发明的8分区的技术方案的分区方式的俯视图。

图5(a)根据本发明的四分区的存储阵列区域的台阶结构的俯视图。

图5(b)根据本发明的四分区的存储阵列区域的台阶结构的立体示意图。

图5(c)图5(a)的分离的SDS区域的二维复合立体台阶结构的局部扫描图。

图6本发明的六分区的的存储阵列区域的台阶结构的俯视图。

图7(a)根据本发明分离的SDS的一种配置方式的示意图。

图7(b)根据本发明分离的SDS的另一种配置方式的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

根据本发明的实施方式，提出一种新型的3D NAND存储器台阶结构，利用独特的分离的分区结构，实现Y方向的复杂分区且保证分区上接触的质量，降低台阶结构的面积。图3(a)示出本发明的3D NAND存储器的存储阵列区域的俯视框图。存储阵列区域形成在衬底上，并具有对应存储单元的N/O堆叠层。存储阵列区域包括核心(Core)区域30和多个分离的分区台阶结构(SDS)区域32。核心区域的边缘与每个分离的SDS区域的边缘分隔开预定距离，每个分离的SDS区域为长条型。分离的SDS区域分布在核心区域的一侧或两侧。核心区域的边缘具有N级台阶，分离的SDS区域在Y方向形成有N个分区(即在从Y方向两个侧边朝向长条形中央方向形成N级台阶)，其中N为大于等于2的自然数，优选为3、4、6或8等，参见图3(b)显示的一个分离的SDS区域与核心区域的局部立体示意图，其显示为N等于6的示例。图3(b)中，左侧长条型的SDS区域与右侧核心区域间隔开预定距离，SDS区域为六分区结构，即在Y方向上形成6个台阶。核心区域的边缘的N级台阶与Y方向的N个分区采用一个掩模板，通过Trim/Etch工艺同步形成，因此长条形的分离的SDS区域在四周均形成朝向中央的台阶结构。

图4(a)到4(d)示出了Y方向可形成为四分区，三分区，六分区和八分区的技术方案的分区方式的俯视图，即SDS区域在Y方向上形成为3个台阶、4个台阶、6个台阶和8个台阶。

图4(a)为四分区结构，其中核心区域的边缘具有4级台阶结构，其中台阶1最靠近衬底，台阶4最远离衬底，台阶2-4的边缘用线3b-2,3b-3和3b-4表示。核心区域边缘部分台阶2的边缘3b-2与SDS区域左侧的台阶2的边缘3b-2分隔开预定距离。图4(c)到4(d)与图4(a)类似，区别在仅于在Y方向的分区数量不同，即Y方向台阶数分别为3个、6个和8个，其中每个台阶用数字表示。

可以注意到，图4(a)-4(d)中，随着SDS区域台阶的形成，每层台阶的长条形台阶图形的四个顶角从台阶1的圆弧形逐渐接近甚至达到直角。

本发明设计的分离的SDS区域的分区结构，利用了长条形图案在Trim/Etch工艺中的图形特点。对于长条型图案，在Trim/Etch的逐次刻蚀过程中，具有圆弧状的外角会逐渐变为直角，从而避免了中心区域和长条型台阶区域连接处(如图2(b)所示的区域A)的变形，提高了各台阶结构上的接触的有效性。这种分离的SDS区域，其在Y方向上的Trim次数不会受到与Core相邻处的图形变形的影响，因此可以实现更多更复杂的分区。同时，该分离的分区方案可以在实现Y方向分区的同时，实现X方向的台阶，并能有效减少台阶面积，也减少了Trim/Etch的工艺数量。

每个分离的SDS区域进一步形成为X-Y方向上的二维复合立体台阶结构。在完成分区后，在通过随后的多层N/O薄膜的Trim/Etch工艺，实现X方向的梯级(step)刻蚀，进而实现X-Y方向上的多层复合台阶结构。其中X方向的梯级刻蚀对应的N/O薄膜对数由分区方案决定。三分区每次需要刻蚀3对N/O薄膜，四分区需要每次刻蚀4对N/O薄膜，六分区需要每次刻蚀6对N/O薄膜，八分区需要每次刻蚀8对N/O薄膜。

本发明的分离SDS区域的设置，分区方案配合与之对应的台阶刻蚀工艺，可以形成X方向具有M个梯级(M为大于等于1的自然数)，每个梯级在Y方向具有N个台阶的二维复合立体台阶结构。此方案适合于32层以上至128层的台阶方案，对比不分区的台阶设计，台阶区的宽度减少到原来的25％～30％。

实施例一

图5(a)示出根据本发明的四分区的存储阵列区域的台阶结构的俯视图，包括核心区域在X方向的台阶结构和分离的SDS区域的二维复合立体台阶结构，图5(b)为图5(a)的立体示意图。该实施例中，存储阵列区域具有84层N/O薄膜的堆叠层，数字1-84代表台阶的层数，代表其所对应的N/O薄膜对的层数，其中台阶1最靠近衬底，台阶84最远离衬底。相邻序号的台阶层，如台阶1和台阶2，台阶4和台阶5，之间相差一个N/O薄膜对的高度。

图5(a)线条表示台阶或梯级的边缘，Y方向的直线，不代表其在垂直纸面方向也是同一高度的。如Y方向的线42-1，其表示台阶5-8所在的梯级和台阶1-4所在的梯级在X方向的交界位置，而线42-1在垂直纸面方向成台阶状，其阶梯高度即台阶5-8之间的垂直纸面的方向高度差。

图5(a)所示的四分区的方案中，台阶结构的具体形成方式如下：

提供衬底，在衬底上具有存储阵列区域；

在衬底的存储阵列区域上形成84层N/O薄膜对的层叠结构；

在层叠结构上形成第一掩模，第一掩模覆盖核心区域以及每个SDS区域的边缘，即第一掩模覆盖线41-1朝向core区的区域，其中核心区域的面积相较SDS区域较大，这里仅表示一个局部，具体形状参见图3(a)，核心区域的线41-1即图3(a)所示的核心区域的边线。

执行第一Trim/Etch工艺，在核心区域的边缘形成4级台阶结构，同时在每个SDS的四周形成4级台阶结构，如图4(a)所示。该Trim/Etch工艺共执行三次刻蚀，每次刻蚀一个N-O叠层，每执行完一次刻蚀，进行一次掩模修整，使得掩模朝向所在区域的中心方向缩进预定距离，即对于核心区域的右侧边缘，将掩模沿X方向向左缩进预定距离，对于SDS，右侧边缘的掩模沿X向左缩进预定距离，左侧边缘掩模沿X向右缩进预定距离，上面边缘的掩模沿Y方向向下缩进预定距离，下面边缘的掩模沿Y方向向上缩进预定距离，即第一掩模分别缩进到线41-2，线41-3的位置。

去除第一掩模，完成核心区域边缘的4级台阶结构以及分离的SDS区域的分区结构，如图4(a)所示；

在层叠结构上形成第二掩模，第二掩模覆盖存储阵列区域，并仅暴露线42-1外侧的区域；

执行第二Trim/Etch工艺，该第二Trim/Etch工艺共进行5次刻蚀，每次刻蚀4个N/O薄膜对，从而形成X方向的一个梯级。每执行完一次刻蚀，进行一次掩模修整，使得掩模沿X方向向存储器件区域中心方向缩进预定距离，即分别缩进到线条42-2、42-3、42-4和42-5的位置。通过第二掩模，共形成X方向的6个梯级。

去除第二掩模；

在层叠结构上形成第三掩模，第三掩模覆盖存储阵列区域，并仅暴露线43-1外侧的区域；

执行第三Trim/Etch工艺，其与第二Trim/Etch工艺类似，共进行5次刻蚀，每执行完一次刻蚀，进行一次掩模修整，使得掩模沿X方向向存储器件区域中心方向缩进预定距离，即分别缩进到线条43-2、43-3、43-4和43-5的位置；

去除第三掩模；

在层叠结构上形成第四掩模，第四掩模覆盖存储阵列区域，并仅暴露线44-1外侧的区域；

执行第四Trim/Etch工艺，其与第二Trim/Etch工艺类似，共进行5次刻蚀，每执行完一次刻蚀，进行一次掩模修整，使得掩模沿X方向向存储器件区域中心方向缩进预订距离，即分别缩进到线条44-2、44-3、44-4和44-5的位置；

去除第四掩模；

在层叠结构上形成第五掩模，第五掩模覆盖存储阵列区域，并仅暴露线45-1外侧的区域；

执行第五Trim/Etch工艺，其与第二Trim/Etch工艺类似，共进行5次刻蚀，每执行完一次刻蚀，进行一次掩模修整，使得掩模沿X方向向存储器件区域中心方向缩进预订距离，即分别缩进到线条45-2、45-3、45-4和45-5的位置；

去除第五掩模，完成分离的SDS区域的二维复合立体台阶结构的刻蚀，并进而完成存储阵列区域的台阶结构。

经过上述共五次掩模的刻蚀，形成所有核心区域边缘X方向的4级台阶结构台阶81-84以及每个分离的SDS的X-Y方向的包括台阶1-80的二维复合立体台阶结构。每个分离的SDS区域的复合立体台阶结构在Y方向相邻台阶之间相差一个N/O薄膜对的高度，在X方向相邻梯级之间相差4个N/O薄膜对的高度。核心区域的4级台阶结构在存储单元阵列区域的台阶结构中位于最远离衬底的位置。

本实施例中，第二掩模可覆盖存储阵列区域，并仅暴露线45-1外侧的区域；随后第三掩模覆盖存储阵列区域，并仅暴露线44-1外侧的区域；第四掩模覆盖存储阵列区域，并仅暴露线43-1外侧的区域；第五掩模覆盖存储阵列区域，并仅暴露线42-1外侧的区域。其他步骤与前述步骤相同，可获得相同的台阶结构。同时多个分离的SDS区域可形成在核心区域两侧，且多个分离的SDS区域的二维复合立体台阶结构可同步形成。

图5(c)示出了该实施例实施后，SDS区域的扫描图结构，可见左下具有圆弧的角随着台阶升高，逐渐接近直角。

实施例二

图6示出根据本发明的六分区的存储阵列区域的台阶结构的俯视图，包括核心区域在X方向的台阶结构和分离的SDS区域的二维复合立体台阶结构。其存储阵列区域具有126层N/O薄膜对的堆叠结构，数字1-126代表台阶的层数，其中台阶1最靠近衬底，台阶126最远离衬底。相邻序号的台阶层，如台阶1和台阶2，台阶4和台阶5，之间相差一个N/O薄膜对的高度。图6方向线条的含义与图5(a)相同。

图6所示的六分区的方案中台阶结构的具体形成方式与图5(a)的台阶结构的形成方式类似，区别在于：执行第一Trim/Etch工艺，在核心区域的边缘形成6级台阶结构，同时在每个SDS的四周形成6级别台阶结构。第一Trim/Etch工艺共执行5次刻蚀。去除第一掩模后，完成Y方向的六分区，如图4(c)所示。

实施例三

3D NAND存储器的存储阵列中具有多个存储单元区块(Block)，每个存储单元区块的存储器件的字线通过台阶结构上的耦合到存储器件的栅极。根据设计的不同，对于每个存储单元区块的字线布线的需求不同，对应不同存储单元区块的分离的SDS区域的尺寸和连线的方式也会有一定的差异。针对3D NAND存储器字线布线的常见设计，对本发明的分离的SDS区域进行设计，以满足常规设计需要。

图7(a)是根据本发明分离的SDS的一种配置方式的示意图。存储阵列包括多个存储单元区块结构，每三个Y方向相邻的存储单元区块对应一个,也是共用一个分离的SDS区域，也就是说每个分离的SDS区域在Y方向的尺寸对应Y方向3个相邻区块的尺寸，其中一个分离的SDS区域两侧的二维复合立体台阶结构对应于3个相邻存储单元区块中靠外侧(附图7(a)中上下两侧)的两个存储单元区块。

具体而言，如图7(a)所示，其中存储单元区块N、区块N+1和区块N+2在Y方向相邻分布，上述三个存储单元区块共用位于核心区域右侧的一个分离的SDS区域，即包含右侧的一个分离的SDS区域Y方向的完整存储单元尺寸对应存储单元区块N、区块N+1和区块N+2在Y方向的尺寸之和。分离的SDS区域的在Y方向上基本等分为三部分(本领域中每个存储单元区块Y方向尺寸基本相同)，上部的第一部分，中间的第二部分和下部的第三部分，其中分区，即Y方向的台阶，仅形成在第一部分和第三部分，从而分离的SDS区域上部的二维复合立体台阶结构将存储单元区块N相应的存储单元的栅极全部引出到相应的字线，通过分离的SDS区域下部的二维复合立体台阶结构将存储单元区块N+2相应的存储单元的栅极全部引出到相应的字线，而区块N+1相应的存储单元的栅极不能通过该分离的SDS区域引出。此时，存储单元区块N和存储单元区块N+2镜像对称，区块N和区块N+2对应的二维复合立体台阶结构彼此镜像对称，进而相应的字线布局也是镜像对称的。

而区块N+1字线，可通过核心区域左侧的分离的SDS区域引出。在核心区域左侧的另一个分离的SDS区域对存储单元应区块N-1，区块N和区块N+1，设置方式与前述右侧的分离的SDS区域类似，存储单元区块N-1邻近存储单元区块N且位于远离存储单元区块N+1的一侧。此时，存储单元区块N-1和存储单元区块N+1镜像对称，区块N和区块N+2对应的二维符合立体台阶结构彼此镜向对称，进而相应的的字线布局也镜像对称，且相应地的存储单元区块N+1的栅极通过左侧的所述另一个分离的SDS区域引出。

图7(b)是根据本发明分离的SDS的另一种配置方式。存储阵列具有多个存储单元区块结构，每两个存储单元区块对应一个，或者说共用一个分离的SDS区域，也就是说每个分离的SDS区域在Y方向对应2个相邻存储单元区块Y方向尺寸之和，分离的SDS区域两侧的二维复合立体台阶结构对应于2个相邻存储单元区块

如图7(b)所示，其中区块N、区块N+1、区块N+2和区块N+3在Y方向上依次相邻分布，一个分离的SDS区域在Y方向应对于上述N和N+1，另一个分离的SDS区域在Y方向对应于存储单元区块N+2和N+3，即右侧的一个分离的SDS区域Y方向的尺寸对应存储单元区块N、区块N+1或区块N+2和N+3在Y方向的尺寸之和。两个分离的SDS区域的每个分为两部分，上部的第一部分和下部的第二部分，其中分区，即Y方向的台阶，分别形成在第一部分和第二部分，从而通过两个分离的SDS区域上部的复合立体台阶结构将区块N和区块N+2相应的存储单元的栅极全部引出到相应的字线，通过连个分离的SDS区域下部的二维复合立体台阶结构将区块N+1和区块N+3相应的存储单元的栅极全部引出到相应的字线。此时，区块N和区块N+2是完全对称的，区块N和区块N+2的台阶结构也是完全对称的，进而区块N和区块N+2相应的字线布局也是完全对称的。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种3D NAND存储器件，包括：衬底以及形成在衬底上的存储阵列区域，存储阵列区域具有台阶结构，所述存储阵列区域包括核心区域和多个分离的分区台阶结构区域，核心区域和分离的分区台阶结构区域在X方向彼此分开一定距离，多个分离的分区台阶结区域构在Y方向彼此间隔一定距离，存储阵列的台阶结构包括核心区域边缘的一维台阶结构以及多个分离的分区台阶结构区域的二维复合立体台阶结构，所述一维台阶结构包括N个台阶，其中N为大于等于2的自然数，其特征在于：

核心区域包括多个存储单元区块(Block)，Y方向上以三个存储单元区块作为一组，分别标记为存储单元区块N、存储单元区块N+1和存储单元区块N+2，其中存储单元区块N+1位于存储单元区块N和存储单元区块N+2之间，每组存储单元区块共用一个分离的分区台阶结构区域，存储单元区块N和存储单元区块N+2镜像对称,存储单元区块N和存储单元区块N+2的存储单元的栅极分别通过相应地核心区域边缘的一维台阶结构以及分离的分区台阶结构的台阶结构上的接触耦合到相应的栅线；存储单元区块N+1的存储单元的栅极不通过该分离的分区台阶结构耦合到栅线。

2.如权利要求1所述的3D NAND存储器件，其中，二维复合立体台阶结构包括在X方向的M个梯级，每个梯级包括在Y方向的多个分区，相邻梯级之间的高度差为N个台阶的高度，相邻分区之间的高度差为1个台阶的高度，其中M为大于等于1的自然数。

3.如权利要求2所述的3D NAND存储器件，其中，核心区域边缘的一维台阶结构的台阶数量与分离的分区台阶结构区域Y方向的分区数量相同。

4.如权利要求2所述的3D NAND存储器件，其中，核心区域边缘的一维台阶结构与分离的分区台阶结构区域的Y方向分区采用相同的掩模利用Trim/Etch方法同步形成。

5.如权利要求1-4中任意一个所述的3D NAND存储器件，其中，核心区域边缘的一维台阶结构的N个台阶对应于存储阵列区域的最远离衬底的N个存储单元。

6.如权利要求1-4中任意一个所述的3D NAND存储器件，其中，核心区域边缘的一维台阶在X方向的台阶数目为3个、4个、6个或8个。

7.一种如权利要求1-4任一项所述的3D NAND存储器件的制作方法，包括：

提供衬底；

在衬底上形成存储阵列的堆叠结构，包括多个N/O薄膜层；

形成第一掩模，采用刻蚀工艺在存储区域上形成核心区域和分离的分区台阶结构区域，其中核心区域和分离的分区台阶结构区域之间间隔一定距离；

通过Trim/Etch工艺，多次修整第一掩模，在核心区域的边缘区域形成一维台阶结构，并在分离的分区台阶结构区域形成Y方向的分区，分离的台阶结构区域在Y方向的分区数量与核心区域的边缘区域的一维台阶结构的台阶数量相同。

8.根据权利要求7所述的制作方法，进一步包括：

形成第二掩模，通过Trim/Etch工艺，在分离的分区台阶结构区域上刻蚀形成X方向的M个梯级，相邻梯级之间的高度差与边缘区域的一维台阶结构的台阶数量相同，其中M为大于等于1的自然数；

其中所述第二掩模覆盖核心区域，避免对核心区域的刻蚀。