CN103107115B - 一种刻蚀控制方法 - Google Patents

Abstract

本发明提供了一种刻蚀控制方法，设置了套刻精度和高级工艺流程控制的相关参数之间的对应关系后，该方法首先测量光刻后晶片的当前层上光刻图案的套刻精度，将所得的套刻精度发送到刻蚀机台，由刻蚀机台根据套刻精度得到刻蚀步骤中高级工艺流程控制的相关参数，以光刻图案为掩膜，按照调整后的相关参数刻蚀当前层，改变刻蚀形成的半导体器件结构的形状，改善因OVL造成的半导体器件失效，扩大工艺窗口和提高产品良率。

Description

一种刻蚀控制方法

技术领域

本发明涉及一种半导体制造方法，特别涉及一种刻蚀控制方法。

背景技术

目前，半导体制造的集成电路(IC)制作工艺，主要是在硅衬底的晶片(wafer)器件面上同时制作成千上万个具有相同半导体器件结构的芯片(chip)，众所周知，根据所要制作的半导体器件结构需要，在晶片器件面上分别沉积介质层，在不同介质层中分别制作半导体器件结构的各个组成部分，对每层介质层来说，大部分都要经过光刻和刻蚀步骤以形成特定的半导体器件结构，例如栅极、通孔等。具体说来，首先在具有前层的晶片器件面的上沉积一介质层作为当前层，所谓前层就是已经制作了半导体器件结构的介质层，然后执行光刻步骤在当前层上方形成光刻图案，最后以光刻图案为掩膜通过刻蚀步骤在当前层上形成特定的半导体器件结构。光刻步骤就是将掩膜板图形转移到当前层表面涂覆的光刻胶，并形成光刻图案的过程，套刻精度(overlay)就是指当前层的光刻图案与前层中制作的半导体器件之间的叠对精度。

光刻在光刻机台中进行，套刻精度是光刻机台的重要性能指标之一，也是光刻技术需要考虑的一个重要部分。随着光刻技术不断提高，半导体器件结构的特征尺寸也不断的缩小，对套刻精度有了更高的要求。现今普遍采用步进扫描投影光刻机作为光刻机台，所谓步进扫描投影光刻机，就是每次仅针对晶片器件面上的一个芯片进行曝光，通过掩膜板与晶片相对位置的移动，依次分步曝光晶片器件面上的所有芯片。如果光刻的套刻精度超过当前层和前层之间的误差容忍度，则在两层之间设计的电路可能会因为位移产生断路或短路，从而影响半导体制造的产品良率和性能。

现有技术中，将机台正在加工的晶片称为当前晶片，采用相同IC制作工艺的同一批次晶片的数量很多，但机台处理当前晶片的能力一般只能同时处理少量晶片，所以半导体制造中必须将同一批次晶片进行排序后交给机台分次处理。对在步进扫描投影光刻机中完成了光刻步骤的当前晶片，都要测量overlay map，也就是晶片上每个芯片的overlay状况的集合并反馈给步进扫描投影光刻机。由于进步扫描投影光刻机在分步曝光中的设备误差，当前晶片上每个芯片的overlay不尽相同，特别是晶片边缘的芯片的overlay要比晶片中心的更差。将overlay map反馈到光刻机台作为参考，以此为依据在同一批次的后续晶片生产中对光刻步骤的工艺进行调整，对overlay超过误差容忍度的芯片的光刻图案进行修正，直到overlay map中每个晶片的overlay都能够在误差容忍度的范围之内。但是，这种方法不能对弥补当前晶片由于套刻精度超误差容忍度所带来的断路或短路，从而影响半导体制造的产品良率和性能。

发明内容

有鉴于此，本发明解决的技术问题是：仅仅调制光刻工艺，无法弥补当前晶片由于套刻精度超误差容忍度所带来的半导体器件失效，从而影响半导体制造的产品良率和性能。

为解决上述问题，本发明的技术方案具体是这样实现的：

一种刻蚀控制方法，设置套刻精度和高级工艺流程控制的相关参数之间的对应关系；提供具有前层的晶片，所述晶片器件面沉积介质层作为当前层，所述当前层上具有在光刻机台中光刻形成的光刻图案，该方法包括：

测量所述光刻图案与所述前层之间的套刻精度；

刻蚀机台接收所述套刻精度后，按照所述对应关系由所述套刻精度获得对应的高级工艺流程控制的相关参数；

所述刻蚀机台按照所述高级工艺流程控制的相关参数，以所述光刻图案为掩膜刻蚀所述当前层得到半导体器件结构。

所述相关参数包括：多区域静电式晶片托盘温度控制参数、刻蚀气体流量和可调节感应耦合等离子体环绕参数。

所述设置套刻精度与高级工艺流程控制的相关参数的对应关系的方法是：

测量若干晶片的套刻精度，针对每个不同的套刻精度分别在多种高级工艺流程的相关参数下进行刻蚀，并对刻蚀得到半导体器件进行测量，选择能够达到半导体器件要求的高级工艺流程的相关参数，建立其与套刻精度之间的对应关系。

一种刻蚀控制方法，该方法还包括：

在刻蚀之后，测量刻蚀后所述当前层上半导体器件结构的特征尺寸，发送到所述光刻机台。

由上述的技术方案可见，本发明提出的刻蚀控制方法，在设置了套刻精度和高级工艺流程控制的相关参数之间的对应关系后，该方法测量光刻后晶片的当前层上光刻图案的套刻精度，将所得的套刻精度发送到刻蚀机台，由刻蚀机台根据套刻精度得到对应的高级工艺流程控制的相关参数，按照对应的相关参数刻蚀当前层，改变刻蚀形成的半导体器件结构的形状，改善因套刻精度造成的半导体器件失效，扩大工艺窗口和提高产品良率。

附图说明

图1为本发明的刻蚀控制方法的步骤流程图；

图2～3为本发明的刻蚀控制方法的半导体剖面结构示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

具体实施例一

下面结合图2和图3的半导体剖面结构示意图，详细说明如图1所示的本发明的刻蚀控制方法的工艺流程。

首先，设置套刻精度和高级工艺流程控制的相关参数之间的对应关系，刻蚀机台能够按照该对应关系由套刻精度得到对应的高级工艺流程的相关参数；本实施例中，以金属接触(contact)通孔刻蚀为例测量其套刻精度，同时contact通孔刻蚀步骤中高级工艺流程控制的相关参数是可调节刻蚀气体流量，设置套刻精度和高级工艺流程可控制的相关参数的方法是：测量若干晶片的套刻精度，针对每个不同的套刻精度分别在多种高级工艺流程的相关参数下进行刻蚀，并对刻蚀得到半导体器件进行测量，包括测量刻蚀后特征尺寸(AEI CD)和判断是否出现短路、断路等器件失效的问题，选择能够满足半导体器件要求的最佳的高级工艺流程的相关参数，建立与该套刻精度之间的对应关系；具体如何选择最佳的高级工艺流程的相关参数的方法为现有技术，不再赘述。

步骤101、晶片(wafer)器件面沉积介质层作为当前层，在光刻机台中光刻后形成光刻图案，测量光刻图案的套刻精度(post patterning overlay)和光刻特征尺寸(ADI CD)；

本步骤中，光刻机台是步进扫描投影光刻机但不限于此类光刻机台，本实施例以步进扫描投影光刻机为例进行说明。

需要说明的是，对光刻后晶片器件面上沉积在最表层的介质层为当前层，wafer光刻后在当前层上形成光刻图案，测量的overlay(OVL)是所述光刻图案与前层中已经形成的半导体器件结构的套刻精度，OVL的测量方法和步骤为现有技术，具体方法是：将光刻后的wafer送进OVL测量机台中，先确定wafer的位置从而找到overlay标记(MARK)，这里的MARK是分别刻蚀在当前层和前层的相同位置处的图案，通常是一个方块套小方块的结构，其中，大方块代表前层的位置，小方块代表当前层的位置，根据小方块是否在大方块中心来确定OVL的好坏。在本步骤中，光刻形成光刻图案的具体操作方法和步骤为现有技术，不再赘述。ADI是指晶片光刻后形成光刻图案的特征尺寸，为了检验光刻图案是否符合IC设计的标准，在本发明中也可以省略其测量。

步骤102、将OVL发送到刻蚀机台，作为高级工艺流程控制(AdvancedProcess Control，APC)的参考；

本步骤中，OVL机台检测得到的OVL发送到刻蚀机台，这里的OVL可以是在误差容忍度之内的OVL，也可以是超出容忍度的OVL；本发明特别注意会将超出误差容忍度的OVL发送到刻蚀机台OVL，具体实施例一中以contact的通孔刻蚀为例进行说明，如图2所示，已经形成多晶硅栅极(poly)201的wafer 200器件面上沉积有介质层202，对介质层202光刻后，在介质层202上形成了光刻图案203，所述光刻图案203中被打开的第一窗口204定义了后续步骤103中刻蚀形成的contact的通孔的实际位置，而图2中光刻图案203上的虚线部分表示的第二窗口205则表示了IC设计中希望形成的contact的通孔位置，可以看到由于OVL的存在，第一窗口204与第二窗口205的位置并不完全一致，尤其是当第一窗口204与poly 201的水平距离小于第二窗口205与poly 201的水平距离时，如果按照现有技术的刻蚀控制，以第一窗口204定义的开口宽度在第一窗口204所示位置刻蚀形成上下宽度均匀的contact通孔，在contact的通孔中填充金属形成contact后，那么，由于contact通孔与poly 201之间的距离小于IC设计规则中规定的最小距离，所述最小距离是第二窗口205与poly 201的水平距离，则会在contact与poly201之间发生击穿或短路现象，导致半导体器件失效。

步骤103、刻蚀机台接收OVL之后，按照建立的对应关系，根据OVL得到对应的高级工艺流程控制(Advanced Process Control，APC)的相关参数，按照所得的相关参数以光刻图案203为掩膜刻蚀所述介质层202；

本步骤中，如图3所示，以光刻图案203为掩膜，刻蚀第一窗口204露出的所述介质层202，在所述介质层202中形成所需形状的contact的通孔，在本具体实施例中，根据OVL的值，得到刻蚀步骤中对应的APC的相关参数，尤其是对contact通孔306靠近poly 201的下半部分的刻蚀进行控制，通过减小contact通孔306靠近poly 201的下半部分的宽度，使得contact通孔306的剖面图呈现上大下小的形状，从而增加contact靠近poly 201的下半部分通孔与poly 201的水平距离，也就是根据OVL对刻蚀步骤中高级工艺流程控制的相关参数进行调节，从而改变刻蚀形成的半导体器件结构的形状，改善因OVL造成的半导体器件失效，扩大工艺窗口和提高产品良率。

本步骤中，刻蚀步骤中涉及的高级工艺流程控制的相关参数很多，主要是刻蚀调节功能(etch tuning function)参数，主要包括：多区域静电式晶片托盘温度控制参数(multi-zone ESC temperature control)，可调节刻蚀气体流量(tunable gas feed)和可调节感应耦合等离子体环绕(tunable ICP coil)参数等。具体实施例一的contact通孔306刻蚀过程中，以建立的OVL和可调节刻蚀气体流量之间的对应关系为例，假设在wafer 200的边缘处的外圈测量得出的OVL超出了误差容忍度，为了弥补OVL可能造成的contact和poly201的短路，在刻蚀过程中，刻蚀机台的APC控制按照OVL和刻蚀气体流量之间的对应关系根据OVL得到对应的刻蚀气体流量：首先在刻蚀的初始步骤采用常规刻蚀方法和相关高级工艺流程控制参数打开contact通孔306的上口，然后当继续刻蚀到接近poly 201的水平上表面时，根据测量的OVL，调整作为刻蚀气体的氧气(O₂)的流量分布，让wafer 200外圈的O₂流量相对于wafer 200中心的O₂流量有所减小，例如，将外圈的O₂流量比中心小1sccm，这样contact通孔306的下半部部分口径可以缩小，如图3所示，从而增大contact通孔306与poly 201之间的水平距离，避免后续形成的contact与poly 201的短路。

步骤104、测量刻蚀后特征尺寸(AEI CD)，将OVL和AEI CD反馈到光刻机台，作为光刻的参考；

本步骤中，AEI CD的测量步骤和方法是现有技术，不再赘述，其目的主要是为了检验根据OVL map调整高级工艺流程控制相关参数后的刻蚀效果。

本发明提出的刻蚀控制方法，在设置了套刻精度和高级工艺流程控制的相关参数之间的对应关系后，该方法测量光刻后晶片的当前层上光刻图案的套刻精度，将所得的套刻精度发送到刻蚀机台，由刻蚀机台按照上述对应关系，根据套刻精度得到对应的高级工艺流程控制的相关参数，以光刻图案为掩膜，按照相关参数刻蚀当前层，改变刻蚀形成的半导体器件结构的形状，改善因OVL造成的半导体器件失效，扩大工艺窗口和提高产品良率。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (4)

1.一种刻蚀控制方法，设置套刻精度和高级工艺流程控制的相关参数之间的对应关系，所述套刻精度超出误差容忍度；提供具有前层的晶片，所述晶片器件面沉积介质层作为当前层，所述当前层上具有在光刻机台中光刻形成的光刻图案，该方法还包括：

测量所述光刻图案与所述前层之间的套刻精度；

刻蚀机台接收所述套刻精度后，按照所述对应关系由所述套刻精度获得对应的高级工艺流程控制的相关参数；

所述刻蚀机台按照所述高级工艺流程控制的相关参数，以所述光刻图案为掩膜刻蚀所述当前层得到半导体器件结构，以改变刻蚀形成的所述半导体器件结构的形状。

2.根据权利要求1所述的方法，其特征在于，所述相关参数包括：多区域静电式晶片托盘温度控制参数、可调节刻蚀气体流量和可调节感应耦合等离子体环绕参数。

3.根据权利要求1所述的方法，其特征在于，所述设置套刻精度与高级工艺流程控制的相关参数的对应关系的方法是：

测量若干晶片的套刻精度，针对每个不同的套刻精度分别在多种高级工艺流程的相关参数下进行刻蚀，并对刻蚀得到半导体器件进行测量，选择能够达到半导体器件要求的高级工艺流程的相关参数，建立其与套刻精度之间的对应关系。

4.根据权利要求1所述的方法，其特征在于，该方法还包括：

在刻蚀之后，测量刻蚀后所述当前层上半导体器件结构的特征尺寸，发送到所述光刻机台。