JP5345833B2 - 基板上にアライメントマークを作成する方法、アライメント方法および基板 - Google Patents

基板上にアライメントマークを作成する方法、アライメント方法および基板 Download PDF

Info

Publication number
JP5345833B2
JP5345833B2 JP2008323086A JP2008323086A JP5345833B2 JP 5345833 B2 JP5345833 B2 JP 5345833B2 JP 2008323086 A JP2008323086 A JP 2008323086A JP 2008323086 A JP2008323086 A JP 2008323086A JP 5345833 B2 JP5345833 B2 JP 5345833B2
Authority
JP
Japan
Prior art keywords
lines
alignment
substrate
layer
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008323086A
Other languages
English (en)
Other versions
JP2009170899A (ja
Inventor
ハレン,リチャード,ヨハネス,フランシスカス ヴァン
Original Assignee
エーエスエムエル ネザーランズ ビー.ブイ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル ネザーランズ ビー.ブイ. filed Critical エーエスエムエル ネザーランズ ビー.ブイ.
Publication of JP2009170899A publication Critical patent/JP2009170899A/ja
Application granted granted Critical
Publication of JP5345833B2 publication Critical patent/JP5345833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7049Technique, e.g. interferometric
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

[0001] 本発明は、基板上にアライメントマークを作成する方法および該方法によって形成される基板に関する。
[0002] ICの生産では、リソグラフィ法を用いてマルチスタック・オーバーラップ回路パターン(multiple stacked and overlapping circuit patterns)が生産される。そのような重畳する回路パターンの生産は、ウェーハ上にフォトレジストのレイヤを露光するステップを含む。フォトレジストの第1のレイヤを第1のパターンに露光し、続けていくつかの追加の処理ステップを実行することで、ウェーハ上に第1のパターンが作成される。同様に、フォトレジストの第2のレイヤを塗布するステップを含むいくつかの中間処理ステップ後に、ウェーハ上に第2のパターンが作成される。特定の位置で第1および第2のパターンが電気的に接続されるため、第2のパターンは第1のパターンに極めて正確に重ねられなければならない。これらの接続は、フォトレジストの第3のレイヤをウェーハ上に露光すること(第2のレイヤの塗布および露光前に)で形成される中間ビアによって提供される。ビア自体は、第1および第2のパターンに対して正確に配置しなければならない。
[0003] ビアを第1のレイヤに対して配置し、第2のレイヤをビアに対して配置するために、アライメントマークが使用される。第1のアライメントマークはフォトレジストの第1のレイヤをアライメントマークパターンに露光し、続けていくつかの追加ステップを実行することで形成される。フォトレジストの第3のレイヤを露光する前に、第1のレイヤ内の第1のアライメントマークの位置が測定され、ビアが第1のパターンの上部に正確に配置されるように第3のレイヤが露光される。同様に、第2のアライメントマークは、フォトレジストの第3のレイヤをアライメントマークパターンに露光し、続けていくつかの追加ステップを実行することによって形成される。フォトレジストの第2のレイヤを露光する前に、第2のアライメントマークの位置が測定される。次に、第2のパターンが、ビアの上部に正確に配置されるように、第2のレイヤが露光される。
[0004] 周知のアライメントマーク(またはマーカ)はラインとスペースを含む格子である。アライメント格子の位置は、アライメント放射によって測定される。アライメント放射がフォトレジストを活性化しないように、アライメント放射は、フォトレジストを露光するための露光放射で使用する波長とはかなり異なる波長を有する。概して言えば、アライメントマークのラインのスケールはアライメント放射の波長の大きさ程度であり、回路パターンの最小のフィーチャのスケールは露光放射の波長のスケールである。フォトレジストの1つの同じレイヤ内にアライメントパターンとしての両方の回路パターンを露光するために使用する露光処理の許容範囲のために、スケールの差はアライメントマークと特定のフォトレジストレイヤ内の回路パターンの不要なずれを引き起こすことがある。これを防止するために、アライメントマーカのラインはラインセグメントとスペースセグメントに分割され、そのためアライメントパターンを露光する時に実際に露光されるフィーチャは、回路パターンの最小のフィーチャのスケールに匹敵するスケールになる。アライメント性能は、アライメントマークのライン(反射する)およびスペース(反射しない)の間のアライメント放射の反射率の差に基づくアライメントマーカのコントラストによって変わる。
[0005] しかし、アライメントマーカのラインをセグメント化することで、アライメントマーカのコントラストは低減する。これは、反射するラインの領域が反射しないスペースセグメントの領域によって狭められることを視覚化することで理解することができる。
0006] 本発明の目的は、アライメントマーカのコントラストを強める方法を提供することである。
[0007] 本発明のある実施形態によれば、基板上にアライメントマークを作成する方法が
提供される。この方法は、導電性ラインセグメントおよびスペースセグメントにセグメント化された複数のラインで構成されている微小構造を前記基板の第1のレイヤ内に形成することと、周期的な格子状のパターンを有する複数の導電性トレンチを前記基板の第2のレイヤ内に形成することとを含み、前記微小構造を形成する際に、前記複数のラインを、当該ラインの並ぶ方向または当該ラインに沿う方向に互いに分離スペースを介して配置された複数のセグメントにセグメント化して形成し、前記導電性トレンチを形成する際に、複数のセグメントにセグメント化された前記複数のラインに対応させて複数の導電性トレンチを形成し、記導電性トレンチの前記格子状のパターンが、少なくとも部分的に前記ライン間の前記スペースに重なるように前記トレンチを形成することを含む。
[0008] 複数のトレンチが少なくとも部分的にスペースセグメントに重なっているので、スペースセグメントの重なった部分はアライメント放射の反射に貢献する。
[0009] 本発明のある実施形態によれば、上記方法によって形成される基板が提供される。
本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。 本発明の実施形態について説明するための図。
[0010] 本発明のある実施形態による方法では、ウェーハ上のフォトレジストの第1のレイヤは、ラインセグメントおよびスペースセグメントに分割された複数のラインを含むパターンに露光される(図1)。この方法の別のステップでは、第1のレイヤは、ビアのパターンに露光される。この方法のさらに別のステップでは、ラインセグメントは、アルミニウム(Al)、銀(Ag)またはタングステン(W)などの導電性材料で充填される。スペースによって離間されたラインは、アライメント放射に匹敵するスケールの微小構造を形成する。
[0011] 次に、ウェーハに第2のフォトレジストレイヤが塗布される。フォトレジストレイヤは、いわゆる金属レイヤを形成するように意図された回路パターンに露光される。フォトレジストレイヤは、さらにトレンチのパターンに露光される(図2)。トレンチは、少なくとも部分的にスペースセグメントに重なるように配置される(図3および図4)。この方法の別のステップでは、トレンチはアルミニウム(Al)、銀(Ag)またはタングステン(W)などの導電性材料で充填される。
[0012] ウェーハ上に別の回路パターンを形成するために、フォトレジストの別のレイヤがウェーハに塗布される。回路パターンにフォトレジストの別のレイヤを露光する前に、アライメントマークの位置がアライメントセンサによって決定される。アライメントセンサは、アライメント放射を用いてアライメントマークを照射し、アライメントマークが反射した放射を検出する。アライメントセンサは、ラインとスペースとによる反射の差を利用して位置を決定する。
[0013] 本発明のある実施形態では、ラインは周期的な格子を形成し、アライメントセンサは、検出格子と放射センサとを含む。放射センサは、ウェーハ上のアライメントマークが反射し、検出格子を通過する放射の量を測定するようになされている。アライメントマークは、放射センサによって測定される放射量が最大になるウェーハの位置を測定することによってアライメントマークの位置を決定する。
[0014] 本発明は、図5(a、b、c)〜図11(a、b、c)に示すさまざまなラインおよびトレンチのアレンジを含む複数の実施形態を含む。
[0015] 各図で、図aはビアレイヤ内のパターンに関連し、図bは金属レイヤ内のパターンに関連し、図cは重畳するパターンの組合せパターンに関連する。
[0016] 図5(a、b、c)の各実施形態では、4組のトレンチが使用される。各組は、周期的な格子の複数のトレンチを含む。各組は、分離スペースによって分離されている。各組は、片側の隣接トレンチと他方の側の分離スペースを有するため、やや密集した構成の2つのトレンチ(組の両端に1つずつ)を含む。そのようなやや密集したライン(セミデンスライン semi-dense lines)は密集したライン(デンスライン dense lines)を生産する時に別の処理偏差を生じる。その結果、やや密集したラインの数が多いマーカではアライメント精度が落ちる。
[0017] 図6(a、b、c)の実施形態では、同様に各々が2本のやや密集したライン(組の両端に1つずつ)を含む4組のトレンチが使用される。アライメントマークは図5(a、b、c)の実施形態のアライメントマークと同じ処理偏差を生じる。
[0018] 図1、図2および図3に対応する実施形態と図7(a、b、c)、図8(a、b、c)、図9(a、b、c)、図10(a、b、c)および図11(a、b、c)に対応する実施形態は、図5(a、b、c)、図6(a、b、c)の実施形態に比べて形成されるトレンチが一組であるという別の利点を有する。アライメントマーク全体はやや密集した構成の2本のトレンチ(組の両端に1つずつ)のみを有する。従って、図1、図2および図3の実施形態と、図7(a、b、c)、図8(a、b、c)、図9(a、b、c)、図10(a、b、c)および図11(a、b、c)に対応する実施形態によるアライメントマークを用いて、より高精度のアライメント結果を得ることができる。
[0019] 上記説明は、例示としてのものであって、本発明を制限するものではない。それ故、添付の特許請求の範囲を逸脱することなしに本発明をさまざまに変更することができることは当業者には明らかであろう。

Claims (4)

  1. 基板上にアライメントマークを作成する方法であって、
    導電性ラインセグメントおよびスペースセグメントにセグメント化された複数のラインで構成されている微小構造を前記基板の第1のレイヤ内に形成することと、
    周期的な格子状のパターンを有する複数の導電性トレンチを前記基板の第2のレイヤ内に形成することとを含み、
    前記微小構造を形成する際に、前記複数のラインを、当該ラインの並ぶ方向または当該ラインに沿う方向に互いに分離スペースを介して配置された複数のセグメントにセグメント化して形成し、
    前記導電性トレンチを形成する際に、複数のセグメントにセグメント化された前記複数のラインに対応させて複数の導電性トレンチを形成し、記導電性トレンチの前記格子状のパターンが、少なくとも部分的に前記ライン間の前記スペースに重なるように前記導電性トレンチを形成する、方法。
  2. 前記複数のラインまたは前記導電性トレンチが、アルミニウム、銀およびタングステンの少なくとも1つを含む、請求項1に記載の方法。
  3. 請求項1または2に記載の前記微小構造の位置を含む前記アライメントマークに対するアライメント放射の反射特性に基づいて、前記アライメントマークの位置を決定する、アライメント方法。
  4. 請求項1または2に記載の方法に従って形成される基板。
JP2008323086A 2007-12-27 2008-12-19 基板上にアライメントマークを作成する方法、アライメント方法および基板 Expired - Fee Related JP5345833B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US919707P 2007-12-27 2007-12-27
US61/009,197 2007-12-27

Publications (2)

Publication Number Publication Date
JP2009170899A JP2009170899A (ja) 2009-07-30
JP5345833B2 true JP5345833B2 (ja) 2013-11-20

Family

ID=40797191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008323086A Expired - Fee Related JP5345833B2 (ja) 2007-12-27 2008-12-19 基板上にアライメントマークを作成する方法、アライメント方法および基板

Country Status (3)

Country Link
US (1) US7989303B2 (ja)
JP (1) JP5345833B2 (ja)
NL (1) NL1036336A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231766A (ja) * 2008-03-25 2009-10-08 Toshiba Corp マーク形成方法
KR102312241B1 (ko) * 2012-11-21 2021-10-13 케이엘에이 코포레이션 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들
JP6465540B2 (ja) * 2013-07-09 2019-02-06 キヤノン株式会社 形成方法及び製造方法
US9475422B2 (en) 2014-05-22 2016-10-25 Applied Invention, Llc Communication between autonomous vehicle and external observers
WO2018125079A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Systems, methods and devices for creating alignment features or registration features

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044105A (ja) * 1999-07-28 2001-02-16 Hitachi Ltd 半導体装置の製造方法
JP2003203852A (ja) * 2002-01-09 2003-07-18 Mitsubishi Electric Corp アライメントマーク構造およびその製造方法、アライメントマーク検出方法
TWI251722B (en) * 2002-09-20 2006-03-21 Asml Netherlands Bv Device inspection
JP2005101150A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp アライメントマークの形成方法
US7629697B2 (en) * 2004-11-12 2009-12-08 Asml Netherlands B.V. Marker structure and method for controlling alignment of layers of a multi-layered substrate
DE102005046973B4 (de) * 2005-09-30 2014-01-30 Globalfoundries Inc. Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
US7532305B2 (en) * 2006-03-28 2009-05-12 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using overlay measurement
US7564554B2 (en) * 2006-06-30 2009-07-21 Intel Corporation Wafer-based optical pattern recognition targets using regions of gratings

Also Published As

Publication number Publication date
JP2009170899A (ja) 2009-07-30
US20090166899A1 (en) 2009-07-02
NL1036336A1 (nl) 2009-06-30
US7989303B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
JP5345833B2 (ja) 基板上にアライメントマークを作成する方法、アライメント方法および基板
JP5623033B2 (ja) 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
US20110012271A1 (en) Integrated alignment and overlay mark
JPH0594933A (ja) アライメントチエツクパターン
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
JP2009027028A (ja) 半導体装置の製造方法
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JP2002528895A (ja) 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法
CN101789386B (zh) 晶片对准的方法
CN113555345B (zh) 半导体标记及其形成方法
CN113038721A (zh) 布线电路基板的制造方法和布线电路基板片
JP2010267931A (ja) パターン形成方法およびパターン設計方法
CN114326325A (zh) 套刻标记及其形成方法
US9087879B2 (en) Method of making semiconductor device with distinct multiple-patterned conductive tracks on a same level
JP2002367876A (ja) 重ね合わせ位置検出マークの製造方法
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
JP2005303089A (ja) 半導体装置
JP2009146919A (ja) 露光位置決定方法
US8533638B2 (en) Post-optical proximity correction photoresist pattern collapse rule
KR100847638B1 (ko) 반도체소자의 오버레이 마크 및 그 형성방법
CN101097410A (zh) 对曝光位置标记的位移进行检测的方法
CN115826369A (zh) 测定方法、测定装置及标记
TWI596426B (zh) 檢測底片誤差的方法及其系統

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees