CN110379724B - 掩膜板、三维存储器及相关制备与测量方法 - Google Patents
掩膜板、三维存储器及相关制备与测量方法 Download PDFInfo
- Publication number
- CN110379724B CN110379724B CN201910503430.8A CN201910503430A CN110379724B CN 110379724 B CN110379724 B CN 110379724B CN 201910503430 A CN201910503430 A CN 201910503430A CN 110379724 B CN110379724 B CN 110379724B
- Authority
- CN
- China
- Prior art keywords
- dimensional memory
- forming
- mask
- mask layer
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 97
- 238000000691 measurement method Methods 0.000 title description 3
- 238000002360 preparation method Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000005259 measurement Methods 0.000 claims description 43
- 238000009966 trimming Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明为掩膜板、三维存储器及相关制备与测量方法，公开了一种掩膜板、三维存储器、三维存储器台阶区域的形成方法以及三维存储器台阶区域内台阶偏移量的确定方法，其中，所述掩膜板，应用于三维存储器台阶区域的刻蚀工艺中，包括：若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应，用于在所述台阶的预设形成位置内的第一位置形成测量标记。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种掩膜板、三维存储器及相关制备与测量方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
目前，三维存储器主要包括垂直的沟道层，以及设置在沟道层外的水平堆叠的栅极结构。水平堆叠的栅极结构一般具有台阶区域(Stair Steps，SS)，以使每一层栅极通过相应的台阶面与垂直的接触孔(Contact，CT)导电连接，从而实现每一层栅极对应存储单元的寻址操作。实际制备过程中，如果台阶的形成位置发生偏移，后续工艺中形成的CT无法与相应的台阶准确对应，将导致对应栅极内的存储单元无法正常工作。因此，台阶区域内每一台阶的实际形成位置相对于预设形成位置的偏移情况，对于判断器件在该工艺阶段是否制备成功至关重要。
然而，由于台阶区域内各台阶需要经过多次刻蚀步骤形成，每一次刻蚀中掩膜层的尺寸、位置均会影响台阶的最终形成位置。目前通过光阻层的套刻(Overlay，OVL)量测以及刻蚀修整尺寸(ETCH TRIM CD)量测往往难以计算出台阶的实际偏移量。如何方便、准确的确定台阶的实际偏移情况成为本领域中亟需解决的技术问题之一。
发明内容
有鉴于此，本发明的主要目的在于提供一种掩膜板、三维存储器、三维存储器台阶区域的形成方法以及三维存储器台阶区域内台阶偏移量的确定方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种掩膜板，应用于三维存储器台阶区域的刻蚀工艺中，所述掩膜板包括：
若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应，用于在所述台阶的预设形成位置内的第一位置形成测量标记。
上述方案中，所述第一位置位于所述三维存储器的虚设区域内。
上述方案中，所述第一位置位于所述台阶的沿阶梯方向上的中间。
上述方案中，所述若干第一图案沿至少两个方向排列，所述至少两个方向与所述三维存储器上至少两个台阶区域的预设形成方向相对应。
上述方案中，所述掩膜板还包括第二图案，所述第二图案与所述三维存储器的存储区域以及台阶区域内的顶层台阶的预设形成位置对应，用于在所述台阶区域内形成所述顶层台阶。
本发明实施例还提供了一种三维存储器，包括：衬底以及位于所述衬底上的堆叠结构；其中，
所述堆叠结构包括台阶区域，在所述台阶区域内的台阶的表面上第一位置处形成有呈第一图案的测量标记。
上述方案中，所述第一位置位于所述三维存储器的虚设区域内。
上述方案中，所述第一位置位于沿阶梯方向上所述台阶的预设形成位置的中间。
上述方案中，所述测量标记沿至少两个方向排列，所述至少两个方向与所述三维存储器上至少两个台阶区域的形成方向相对应。
本发明实施例还提供了一种三维存储器台阶区域的形成方法，所述方法包括以下步骤：
提供衬底以及位于所述衬底上的堆叠结构；
在所述堆叠结构上形成第一掩膜层，所述第一掩膜层包括若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应；
采用所述第一掩膜层为掩膜刻蚀所述堆叠结构，在所述台阶的预设形成位置内的第一位置形成测量标记；
在所述堆叠结构上形成第二掩膜层；
采用所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干台阶；所述测量标记转移到所述台阶的表面上。
上述方案中，所述第一位置位于所述三维存储器的虚设区域内。
上述方案中，所述第一位置位于沿阶梯方向上所述台阶的预设形成位置的中间。
上述方案中，所述第一掩膜层还包括第二图案，所述第二图案与所述三维存储器的存储区域以及台阶区域内的顶层台阶的预设形成位置对应；
所述采用所述第一掩膜层为掩膜刻蚀所述堆叠结构，包括：在所述台阶区域内形成所述顶层台阶。
上述方案中，所述采用所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干台阶，包括：
执行若干次修整所述第二掩膜层尺寸的步骤，以使得修整后的所述第二掩膜层相比于修整前暴露出更多的所述堆叠结构的表面；
采用在所述堆叠结构上形成的所述第二掩膜层以及每一次修整后的所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干所述台阶。
本发明实施例还提供了一种三维存储器台阶区域内台阶偏移量的确定方法，包括上述方案中任意一项所述三维存储器台阶区域的形成方法中的步骤，还包括：
根据所述测量标记的位置以及所述台阶区域内台阶的实际形成位置，确定所述台阶的偏移量。
本发明实施例所提供的掩膜板、三维存储器、三维存储器台阶区域的形成方法以及三维存储器台阶区域内台阶偏移量的确定方法，通过在掩膜板上设置若干用于形成测量标记的第一图案，相应地，在台阶区域内的台阶的表面上第一位置处形成呈第一图案的测量标记；从而可以基于所述测量标记，确定所述台阶区域内台阶的实际形成位置相对于预设形成位置的偏移情况。
附图说明
图1a-1c为相关技术中采用第一掩膜层为掩膜刻蚀所述堆叠结构过程中的器件结构剖面示意图；
图2a-2i为相关技术中采用第二掩膜层为掩膜刻蚀所述堆叠结构过程中的器件结构剖面示意图；
图3为相关技术中几种台阶形成情况的示意图；
图4a为本发明一实施例提供的掩膜板的结构示意图；
图4b为本发明另一实施例提供的掩膜板中与虚设区域对应的部分的结构放大示意图；
图5为本发明实施例提供的三维存储器台阶区域的形成方法的流程示意图；
图6a-6b为本发明实施例中采用第一掩膜层为掩膜刻蚀所述堆叠结构过程中的器件结构剖面示意图；
图7a-7i为本发明实施例中采用第二掩膜层为掩膜刻蚀所述堆叠结构过程中的器件结构剖面示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1、图2为相关技术中三维存储器台阶区域的形成过程中的器件结构剖面示意图；其中，图1a-1c为相关技术中采用第一掩膜层为掩膜刻蚀所述堆叠结构过程中的器件结构剖面示意图；图2a-2i为相关技术中采用第二掩膜层为掩膜刻蚀所述堆叠结构过程中的器件结构剖面示意图。
首先，请参考图1a。提供待刻蚀形成台阶区域的三维存储器结构，所述三维存储器结构包括：衬底10以及位于所述衬底10上的堆叠结构11；图中竖直虚线示出了台阶区域内各台阶的预设形成位置。
接下来，请参考图1b。在所述堆叠结构11上形成第一掩膜层12，基于掩膜板对所述第一掩膜层12进行图案化，最终形成如图所示的至少覆盖所述三维存储器的存储区域(图中未示出)以及台阶区域内的顶层台阶的预设形成位置的第一掩膜层12。
接下来，请参考图1c。采用所述第一掩膜层12为掩膜刻蚀所述堆叠结构11，在所述台阶区域内形成所述顶层台阶111；去除所述第一掩膜层12。
接下来，请参考图2a。在所述堆叠结构11上形成第二掩膜层13，所述第二掩膜层13同样已经过图案化处理，形成了与待刻蚀图案相对应的形状。
接下来，请参考图2b。采用所述第二掩膜层13执行第一次刻蚀(1st ETCH)，刻蚀终止在所述堆叠结构11内次顶层台阶112的厚度位置上，但此时所述次顶层台阶112沿阶梯方向上的位置还未到达其预设形成位置S112。
这里，可以理解，图中的水平方向示出了所述台阶区域的阶梯方向。
接下来，请参考图2c。执行第一次修整所述第二掩膜层13尺寸的步骤(1stTRIM)，以使得修整后的所述第二掩膜层相比于修整前暴露出更多的所述堆叠结构的表面；在一具体实施例中，该修整步骤中的修整尺寸(TRIM CD)等于相邻两台阶的边界沿阶梯方向上的距离。
接下来，请参考图2d。采用修整后的第二掩膜层13为掩膜执行第二次刻蚀(2stETCH)，所述堆叠结构中未被所述第二掩膜层13覆盖的区域整体下降一个台阶的厚度。
接下来，请参考图2e-2h。重复执行修整第二掩膜层尺寸以及以修整后的第二掩膜层为掩膜进行刻蚀的步骤，如执行2st TRIM—3st ETCH—3st TRIM—4stETCH(此处，修整次数与刻蚀次数仅为举例)，以形成若干台阶(Steps)。
最后，请参考图2i。去除所述第二掩膜层13。
由此可见，第一掩膜层12覆盖所述堆叠结构11的边界位置(通过光阻尺寸PH CD反映)、第二掩膜层13与第一掩膜层12的对准情况(通过光阻套刻PH OVL量测反映)、以及每一次修整第一掩膜层12的修整尺寸(通过刻蚀修整尺寸ETCH TRIM CD量测反映)都会影响到最终形成的台阶是否能够位于预设形成位置；上述影响因素中只要有一个因素不符合预设情况，就会对台阶的实际形成位置产生影响。例如，图3示出了几种台阶形成情况；如图所示，对于情况(1)，量测到PH OVL向左偏移，即反应出第二掩膜层13的边界比预设情况向左偏移，此时，即使后续的修整尺寸是符合预设情况的，刻蚀形成的台阶也整体向左偏移；对于情况(2)，已量测到PH OVL向左偏移，但情况(2)所对应台阶在刻蚀前的ETCH TRIM CD偏大，最终导致该台阶恰好形成在了预设形成位置，该台阶所对应的栅极导通并不会出现问题；对于情况(3)，PH OVL以及情况(3)所对应台阶的前几次修整中的ETCH TRIM CD均发生了偏移，导致情况(3)所对应台阶恰好形成在了另一台阶的预设形成位置，此时，该台阶所对应的栅极虽然可以导通，但栅极内的存储单元并不能正常工作。由此可见，在三维存储器的刻蚀工艺中，台阶的实际形成情况非常复杂；而目前，并没有很好的可以确定台阶区域内每一台阶的实际形成位置相对于预设形成位置的偏移情况的方法，仅通过PH OVL量测以及ETCH TRIM CD量测往往难以反映出台阶的实际偏移量。
基于此，本发明实施例提供了一种掩膜板，应用于三维存储器台阶区域的刻蚀工艺中；具体请参见图4a，所述掩膜板200包括：若干第一图案210，所述若干第一图案210与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应，用于在所述台阶的预设形成位置内的第一位置形成测量标记。
这里，所述第一图案可以为实体图案，也可以为空白图案，这主要取决于待光刻的光刻胶为正性光刻胶还是负性光刻胶。所述第一图案的形状可以包括圆形、方形、多边形、环形或其他形状；在一优选实施例中，所述第一图案为轴对称图形，如此，以方便在台阶上形成测量标记后，对测量标记的左侧边界与形成台阶的左侧边界之间的距离、测量标记的右侧边界与形成台阶的右侧边界之间的距离进行测量。
在一具体实施例中，所述第一位置位于所述三维存储器的虚设区域(dummyarea)内。这里，所述虚设区域为所述三维存储器的非工作区域，将测量标记形成在所述台阶的位于虚设区域内的部分，从而避免影响所述三维存储器的正常工作。
在一具体实施例中，所述第一位置位于所述台阶的沿阶梯方向上的中间。
本实施例中，若干台阶可以为三维存储器台阶区域内台阶的全部或部分，也可以为不同台阶形成方向上各台阶的至少之一。
可以理解地，所述三维存储器包括但不限于在一个面或一个方向上形成台阶区域，例如，图4a示出了三维存储器仅在图中左侧边处沿箭头方向上设置有台阶的情况，而图4b则示出了三维存储器在多个方向上设置有台阶的情况。
具体地，图4b为本发明另一实施例提供的掩膜板200’中与虚设区域对应的部分的结构放大示意图；如图所示，所述若干第一图案210沿至少两个方向排列，所述至少两个方向与所述三维存储器上至少两个台阶区域的预设形成方向相对应。
图中三组箭头分别示出了三个台阶区域的预设形成方向，即三维存储器中相应的位置上将在这三个方向上分别刻蚀以形成台阶区域。
在该实施例中，所述第一位置同样可以位于所述三维存储器的虚设区域内。三维存储器的其他区域(工作区域)内台阶的偏移情况可以通过虚设区域得以反馈。
在一具体实施例中，所述掩膜板还包括第二图案220，所述第二图案220与所述三维存储器的存储区域以及台阶区域内的顶层台阶的预设形成位置对应，用于在所述台阶区域内形成所述顶层台阶。
可以理解，所述第二图案用于形成覆盖存储区域以及台阶区域内的顶层台阶(即定义出顶层台阶形成位置)的掩膜层。本实施例提供的所述第一图案可以形成在现有工艺中已有的用于形成顶层台阶图案的掩膜板中，从而无需增加掩膜板，也不会增加台阶区域的形成工序。
本发明实施例还提供了一种三维存储器台阶区域的形成方法；具体请参见附图5。如图所示，所述方法包括以下步骤：
步骤301、提供衬底以及位于所述衬底上的堆叠结构；
步骤302、在所述堆叠结构上形成第一掩膜层，所述第一掩膜层包括若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应；
步骤303、采用所述第一掩膜层为掩膜刻蚀所述堆叠结构，在所述台阶的预设形成位置内的第一位置形成测量标记；
步骤304、在所述堆叠结构上形成第二掩膜层；
步骤305、采用所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干台阶；所述测量标记转移到所述台阶的表面上。
下面，结合图6、图7中三维存储器台阶区域的形成过程中的器件结构剖面示意图，对本发明实施例提供的三维存储器台阶区域的形成方法再作进一步详细的说明。
首先，请参考图6a。
执行步骤301，提供衬底40以及位于所述衬底40上的堆叠结构41。
这里，所述衬底40，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
所述堆叠结构41可以包括交替层叠的介质层以及栅极层(或伪栅极层)；其中，所述介质层的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它高介电常数(高k)介质层；在一具体实施例中，所述介质层可以由SiO2形成；所述栅极层的材料可以包括金属钨。
执行步骤302，在所述堆叠结构41上形成第一掩膜层42，所述第一掩膜层42包括若干第一图案421，所述若干第一图案421与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应。
本实施例中，所述第一掩膜层的第一图案可以基于本发明前述实施例之一提供的掩膜板形成。具体地，可以通过光刻工艺将所述掩膜板中的图案转移到所述第一掩膜层上。在一实施例中，所述第一掩膜层为硬掩膜层；在所述方法中，先通过光刻工艺将所述掩膜板中的图案转移到位于所述第一掩膜层之上的光阻层中，再通过刻蚀步骤将所述光阻层中的图案转移到所述第一掩膜层上。
在一具体实施例中，所述第一位置位于所述三维存储器的虚设区域内。从而，不会影响到所述三维存储器的工作区域。
在一具体实施例中，所述第一位置位于沿阶梯方向上所述台阶的预设形成位置的中间。
请继续参考图6a，图中竖直虚线示出了台阶区域内各台阶的预设形成位置，图中的水平方向示出了所述台阶区域的阶梯方向。所述第一位置位于沿阶梯方向上所述台阶的预设形成位置的中间，意味着所述第一位置距离相邻两台阶的预设形成位置的距离相等。
可以理解地，所述三维存储器包括但不限于在一个面或一个方向上形成台阶区域，当在至少两个方向上形成台阶区域时，均可以使用本发明实施例提供的三维存储器台阶区域的形成方法。
在一具体实施例中，所述第一掩膜层42还包括第二图案422，所述第二图案422与所述三维存储器的存储区域以及台阶区域内的顶层台阶的预设形成位置对应。
可以理解，所述第二图案用于形成覆盖存储区域以及台阶区域内的顶层台阶(即定义出顶层台阶形成位置)的掩膜层。本实施例中所述测量标记可以与顶层台阶在同一步骤中形成，无需增加额外的形成工序。
接下来，请参考图6b。
执行步骤303，采用所述第一掩膜层为掩膜刻蚀所述堆叠结构，在所述台阶的预设形成位置内的第一位置形成测量标记44。
在一具体实施例中，所述采用所述第一掩膜层42为掩膜刻蚀所述堆叠结构41，包括：在所述台阶区域内形成所述顶层台阶411。可以理解地，此时，所述测量标记44与所述顶层台阶411位于同一层，而在后续的刻蚀过程中，所述测量标记会逐步转移到各台阶上。
这里，所述顶层台阶411可由一层栅极层(或伪栅极层)与一层介质层共同组成。
所述测量标记44的形状可以包括圆形、方形、多边形、环形或其他形状；在一优选实施例中，所述测量标记44的形状为轴对称图形，如此，以方便对测量标记的左侧边界与形成台阶的左侧边界之间的距离、测量标记的右侧边界与形成台阶的右侧边界之间的距离进行测量。
应当注意的是，虽然图6、图7示出了所述第一图案421为实体图案(即遮挡所述堆叠结构41的图案)，且所述测量标记44凸出于所述台阶表面的情况；但是，在其他实施例中，所述第一图案也可以为空白图案；所述测量标记可以为凹陷于所述台阶表面的标记。
在所述形成测量标记44后，去除所述第一掩膜层42。
接下来，请参考图7a。执行步骤304，在所述堆叠结构41上形成第二掩膜层43。
这里，所述第二掩膜层覆盖上一步骤中形成的所述测量标记，并且暴露出所述堆叠结构中待刻蚀的区域；即所述第二掩膜层经过图案化处理，形成了与待刻蚀图案相对应的形状。
接下来，执行步骤305，采用所述第二掩膜层43为掩膜刻蚀所述堆叠结构41，形成若干台阶；所述测量标记44转移到所述台阶的表面上。
在一具体实施例中，所述采用所述第二掩膜层43为掩膜刻蚀所述堆叠结构41，形成若干台阶，包括：执行若干次修整所述第二掩膜层尺寸的步骤，以使得修整后的所述第二掩膜层相比于修整前暴露出更多的所述堆叠结构的表面；采用在所述堆叠结构上形成的所述第二掩膜层以及每一次修整后的所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干所述台阶。
具体地，请继续参考图7b。采用所述第二掩膜层43执行第一次刻蚀(1stETCH)，刻蚀终止在所述堆叠结构41内次顶层台阶412的厚度位置上，但此时所述次顶层台阶412沿阶梯方向上的位置还未到达其预设形成位置S412。
接下来，请参考图7c。执行第一次修整所述第二掩膜层43尺寸的步骤(1stTRIM)，以使得修整后的所述第二掩膜层相比于修整前暴露出更多的所述堆叠结构的表面；在一具体实施例中，该修整步骤中的修整尺寸等于相邻两台阶的边界沿阶梯方向上的距离。此时，位于该相邻两台阶之间的测量标记被暴露。
接下来，请参考图7d。采用修整后的第二掩膜层43为掩膜执行第二次刻蚀(2stETCH)，所述堆叠结构中未被所述第二掩膜层43覆盖的区域整体下降一个台阶的厚度。由此，在上一步骤中被暴露的所述测量标记被转移到下一层台阶上。
接下来，请参考图7e-7h。重复执行修整第二掩膜层尺寸以及以修整后的第二掩膜层为掩膜进行刻蚀的步骤，如执行2st TRIM—3st ETCH—3st TRIM—4stETCH(此处，修整次数与刻蚀次数仅为举例，不构成对本实施例的限制)，以形成若干台阶(Steps)。由此，所述测量标记转移到所述台阶的表面上。
最后，请参考图7i。去除所述第二掩膜层43。
本发明实施例还提供了一种三维存储器，具体可参考图7i，包括：衬底40以及位于所述衬底40上的堆叠结构41；其中，所述堆叠结构41包括台阶区域，在所述台阶区域内的台阶的表面上第一位置处形成有呈第一图案的测量标记44。
在一具体实施例中，所述第一位置位于所述三维存储器的虚设区域内。
在一具体实施例中，所述第一位置位于沿阶梯方向上所述台阶的预设形成位置的中间。
在一具体实施例中，所述测量标记沿至少两个方向排列，所述至少两个方向与所述三维存储器上至少两个台阶区域的形成方向相对应。
本发明实施例还提供了一种三维存储器台阶区域内台阶偏移量的确定方法，包括前述实施例中任意一项所述三维存储器台阶区域的形成方法中的步骤，还包括：根据所述测量标记的位置以及所述台阶区域内台阶的实际形成位置，确定所述台阶的偏移量。
在一具体实施例中，测量所述测量标记的左侧边界与形成台阶的左侧边界之间的第一距离，以及所述测量标记的右侧边界与形成台阶的右侧边界之间的第二距离，基于所述第一距离与所述第二距离计算所述台阶的偏移量。
如此，实现了对三维存储器台阶区域内台阶的实际形成位置与预设形成位置偏移情况的测量，可以简单、及时地监控台阶的实际形成情况，有利于对三维存储器的良率进行预先判断，并且可以为产线流程的改进提供帮助。
需要说明的是，本发明提供的掩膜板、三维存储器、三维存储器台阶区域的形成方法以及三维存储器台阶区域内台阶偏移量的确定方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的三维存储器，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的三维存储器可以不受本发明实施例提供的三维存储器台阶区域的形成方法的限制，任何能够形成本发明实施例所提供的三维存储器结构的制备方法所制备的三维存储器均在本发明保护的范围之内。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种掩膜板，应用于三维存储器台阶区域的刻蚀工艺中，其特征在于，所述掩膜板包括：
若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应，用于在所述台阶的预设形成位置内的第一位置形成测量标记；
所述掩膜板具体应用于对所述三维存储器的堆叠结构进行刻蚀以形成台阶区域的工艺中。
2.根据权利要求1所述的掩膜板，其特征在于，所述第一位置位于所述三维存储器的虚设区域内。
3.根据权利要求1所述的掩膜板，其特征在于，所述第一位置距离相邻两台阶的预设形成位置的距离相等。
4.根据权利要求1所述的掩膜板，其特征在于，所述若干第一图案沿至少两个方向排列，所述至少两个方向与所述三维存储器上至少两个台阶区域的预设形成方向相对应。
5.根据权利要求1所述的掩膜板，其特征在于，所述掩膜板还包括第二图案，所述第二图案与所述三维存储器的存储区域以及台阶区域内的顶层台阶的预设形成位置对应，用于在所述台阶区域内形成所述顶层台阶。
6.一种三维存储器，其特征在于，包括：衬底以及位于所述衬底上的堆叠结构；其中，
所述堆叠结构包括台阶区域，在所述台阶区域内的台阶的表面上第一位置处形成有呈第一图案的测量标记；所述测量标记通过刻蚀所述堆叠结构而形成；
所述第一位置与所述台阶的预设形成位置对应；所述台阶位于台阶的实际形成位置；
所述第一位置距离相邻两台阶的预设形成位置的距离相等。
7.根据权利要求6所述的三维存储器，其特征在于，所述第一位置位于所述三维存储器的虚设区域内。
8.根据权利要求6所述的三维存储器，其特征在于，所述测量标记沿至少两个方向排列，所述至少两个方向与所述三维存储器上至少两个台阶区域的形成方向相对应。
9.一种三维存储器台阶区域的形成方法，其特征在于，所述方法包括以下步骤：
提供衬底以及位于所述衬底上的堆叠结构；
在所述堆叠结构上形成第一掩膜层，所述第一掩膜层包括若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应；
采用所述第一掩膜层为掩膜刻蚀所述堆叠结构，在所述台阶的预设形成位置内的第一位置形成测量标记；
在所述堆叠结构上形成第二掩膜层；
采用所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干台阶；所述测量标记转移到所述台阶的表面上。
10.根据权利要求9所述的方法，其特征在于，所述第一位置位于所述三维存储器的虚设区域内。
11.根据权利要求9所述的方法，其特征在于，所述第一位置位于沿阶梯方向上所述台阶的预设形成位置的中间。
12.根据权利要求9所述的方法，其特征在于，所述第一掩膜层还包括第二图案，所述第二图案与所述三维存储器的存储区域以及台阶区域内的顶层台阶的预设形成位置对应；
所述采用所述第一掩膜层为掩膜刻蚀所述堆叠结构，包括：在所述台阶区域内形成所述顶层台阶。
13.根据权利要求9所述的方法，其特征在于，所述采用所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干台阶，包括：
执行若干次修整所述第二掩膜层尺寸的步骤，以使得修整后的所述第二掩膜层相比于修整前暴露出更多的所述堆叠结构的表面；
采用在所述堆叠结构上形成的所述第二掩膜层以及每一次修整后的所述第二掩膜层为掩膜刻蚀所述堆叠结构，形成若干所述台阶。
14.一种三维存储器台阶区域内台阶偏移量的确定方法，其特征在于，包括权利要求9-13中任意一项所述三维存储器台阶区域的形成方法中的步骤，还包括：
根据所述测量标记的位置以及所述台阶区域内台阶的实际形成位置，确定所述台阶的偏移量。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910503430.8A CN110379724B (zh) | 2019-06-11 | 2019-06-11 | 掩膜板、三维存储器及相关制备与测量方法 |
| CN202110209757.1A CN113035732B (zh) | 2019-06-11 | 2019-06-11 | 三维存储器及三维存储器台阶区域的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910503430.8A CN110379724B (zh) | 2019-06-11 | 2019-06-11 | 掩膜板、三维存储器及相关制备与测量方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110209757.1A Division CN113035732B (zh) | 2019-06-11 | 2019-06-11 | 三维存储器及三维存储器台阶区域的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110379724A CN110379724A (zh) | 2019-10-25 |
| CN110379724B true CN110379724B (zh) | 2021-04-06 |
Family
ID=68250170
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910503430.8A Active CN110379724B (zh) | 2019-06-11 | 2019-06-11 | 掩膜板、三维存储器及相关制备与测量方法 |
| CN202110209757.1A Active CN113035732B (zh) | 2019-06-11 | 2019-06-11 | 三维存储器及三维存储器台阶区域的形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110209757.1A Active CN113035732B (zh) | 2019-06-11 | 2019-06-11 | 三维存储器及三维存储器台阶区域的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN110379724B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162081B (zh) * | 2020-01-02 | 2022-04-26 | 长江存储科技有限责任公司 | 一种台阶区形成方法和一种半导体器件的制造方法 |
| CN112951805B (zh) * | 2021-02-19 | 2023-08-08 | 长江存储科技有限责任公司 | 具有标记结构的三维存储器、其制备方法及位移监测方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101117589B1 (ko) * | 2010-02-19 | 2012-02-20 | 서울대학교산학협력단 | 단결정 스타구조 형성방법 및 이를 이용한 3차원 낸드 플래시 메모리 어레이 |
| US8329051B2 (en) * | 2010-12-14 | 2012-12-11 | Lam Research Corporation | Method for forming stair-step structures |
| US9147439B2 (en) * | 2012-06-15 | 2015-09-29 | Sandisk 3D Llc | Non-volatile memory having 3D array architecture with staircase word lines and vertical bit lines and methods thereof |
| US8609536B1 (en) * | 2012-07-06 | 2013-12-17 | Micron Technology, Inc. | Stair step formation using at least two masks |
| US8902663B1 (en) * | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US20190057959A1 (en) * | 2015-06-06 | 2019-02-21 | Monolithic 3D Inc. | Semiconductor device and structure with thermal isolation |
| US9753657B2 (en) * | 2015-09-18 | 2017-09-05 | Sandisk Technologies Llc | Dynamic reconditioning of charge trapped based memory |
| KR102499385B1 (ko) * | 2015-10-01 | 2023-02-14 | 에스케이하이닉스 주식회사 | 메모리 장치의 제조 방법 |
| US9595535B1 (en) * | 2016-02-18 | 2017-03-14 | Sandisk Technologies Llc | Integration of word line switches with word line contact via structures |
| WO2018144957A1 (en) * | 2017-02-04 | 2018-08-09 | Monolithic 3D Inc. | 3d semiconductor device and structure |
| CN106847822B (zh) * | 2017-03-08 | 2018-11-16 | 长江存储科技有限责任公司 | 3d nand存储器件、制造方法以及台阶校准方法 |
| KR102423766B1 (ko) * | 2017-07-26 | 2022-07-21 | 삼성전자주식회사 | 3차원 반도체 소자 |
| CN107818983B (zh) * | 2017-08-25 | 2020-05-12 | 长江存储科技有限责任公司 | 一种标记图形及其形成方法 |
| CN107564914B (zh) * | 2017-08-31 | 2019-03-12 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制备方法 |
| CN109698162A (zh) * | 2017-10-20 | 2019-04-30 | 萨摩亚商费洛储存科技股份有限公司 | 三维存储元件及其制造方法 |
| CN107895724B (zh) * | 2017-11-13 | 2021-01-22 | 中国科学院微电子研究所 | 一种三维存储器及其制作方法 |
| CN108550574A (zh) * | 2018-05-03 | 2018-09-18 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN109712988A (zh) * | 2018-12-27 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109860036B (zh) * | 2019-01-02 | 2020-11-24 | 华中科技大学 | 一种非易失性3d nand存储器的纳米线栅电极及其制备方法 |
| CN109860196B (zh) * | 2019-02-14 | 2021-03-30 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109860201B (zh) * | 2019-04-09 | 2020-12-01 | 长江存储科技有限责任公司 | 一种nand存储器、掩膜版以及制作方法 |
-
2019
- 2019-06-11 CN CN201910503430.8A patent/CN110379724B/zh active Active
- 2019-06-11 CN CN202110209757.1A patent/CN113035732B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035732A (zh) | 2021-06-25 |
| CN110379724A (zh) | 2019-10-25 |
| CN113035732B (zh) | 2021-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100884855B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100599218B1 (ko) | 반도체장치 | |
| EP3827460B1 (en) | Methods for forming multi-division staircase structure of three-dimensional memory device | |
| CN107863324B (zh) | 在金属线的阵列的非心轴线中形成自对准切口的设备及方法 | |
| CN109065547B (zh) | 三维存储器的制作方法 | |
| JP2002118235A (ja) | 半導体装置、半導体製造方法、および半導体製造用マスク | |
| CN109786239B (zh) | 形成对准掩模或一组对准掩模的方法、半导体装置 | |
| CN108666207B (zh) | 制作半导体元件的方法 | |
| JP2008004724A (ja) | 半導体装置及びその製造方法 | |
| KR20180029094A (ko) | 더미 게이트 없이 패터닝하는 방법 | |
| CN110379724B (zh) | 掩膜板、三维存储器及相关制备与测量方法 | |
| US7745275B2 (en) | Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region | |
| US20070194466A1 (en) | Overlay measurement mark and pattern formation method for the same | |
| US10756022B2 (en) | Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings | |
| US20120286402A1 (en) | Protuberant structure and method for making the same | |
| US20220139941A1 (en) | Concentric staircase structure in three-dimensional memory device and method for forming the same | |
| US20020048902A1 (en) | Method for forming overlay verniers for semiconductor devices | |
| US20230022941A1 (en) | Pick-up structure for memory device and manufacturing method thereof | |
| JP2008258493A (ja) | 半導体記憶装置の配線の形成方法 | |
| CN217334088U (zh) | 半导体装置 | |
| US20240147717A1 (en) | Pick-up structure of memory device and method for manufacturing memory device | |
| KR100946023B1 (ko) | 반도체 소자의 정렬키 및 이의 형성 방법 | |
| CN107968045B (zh) | 蚀刻方法 | |
| CN116844954A (zh) | 形成半导体元件图案的方法 | |
| CN117238849A (zh) | 半导体器件和制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |