CN112802771A - 缺陷检测晶圆图优化方法及其优化系统 - Google Patents

缺陷检测晶圆图优化方法及其优化系统 Download PDF

Info

Publication number
CN112802771A
CN112802771A CN202110134057.0A CN202110134057A CN112802771A CN 112802771 A CN112802771 A CN 112802771A CN 202110134057 A CN202110134057 A CN 202110134057A CN 112802771 A CN112802771 A CN 112802771A
Authority
CN
China
Prior art keywords
wafer
map
chip
wafer map
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110134057.0A
Other languages
English (en)
Inventor
汪金凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202110134057.0A priority Critical patent/CN112802771A/zh
Publication of CN112802771A publication Critical patent/CN112802771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种缺陷检测晶圆图优化方法及其优化系统，所述缺陷检测晶圆图优化方法包括以下步骤：通过机台端对晶圆进行缺陷检测并得到晶圆图；对所述晶圆上的各个芯片进行针测，并将所述芯片的针测数据导入所述机台端；根据各个芯片的针测数据生成晶圆针测图；使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片。通过将针测数据导入机台端并生成晶圆针测图，并将所述晶圆针测图与机台端的晶圆图进行比对，能够高效、准确的标记出无效芯片，实现晶圆图的优化，从而释放机台产能，节省时间并降低人力消耗。

Description

缺陷检测晶圆图优化方法及其优化系统
技术领域
本发明半导体缺陷检测技术领域，尤其涉及一种缺陷检测晶圆图优化方法及其优化系统。
背景技术
在缺陷检测过程中发现wafer edge defect count(晶圆边缘缺陷总量)相对较高，包含litho(光刻)defocus(失焦)和CMP(化学机械平坦化)引起的defect(缺陷)以及TF(塑封体切割)造成的discolor(塑封体变色)等缺陷，此类缺陷的数量较大，且部分位于后续不需要针测的芯片中(即无效芯片，价值较低，通常会舍弃)，会造成其它key defect(有效芯片上的缺陷)淹没其中无法有效报警，而且后续的缺陷检测站点均能catch(检测)到，会影响多道process(工序)的monitor(监视器)。
发明内容
本发明的目的在于提供一种缺陷检测晶圆图优化方法及其优化系统，能够将不测针测的芯片的快速标记，实现晶圆图的优化。
为了达到上述目的，本发明提供了一种缺陷检测晶圆图优化方法，包括以下步骤：
通过机台端对晶圆进行缺陷检测并得到晶圆图；
对所述晶圆上的各个芯片进行针测，并将所述芯片的针测数据导入所述机台端；
根据各个芯片的针测数据生成晶圆针测图；
使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片。
可选的，通过机台端对晶圆进行缺陷检测并得到晶圆图的步骤具体包括：
判断所述芯片的尺寸是否大于阈值，若所述芯片的尺寸大于或等于所述阈值，则通过机台端对所述晶圆进行缺陷检测并得到晶圆图。
可选的，若所述芯片的尺寸小于所述阈值，则通过机台端对晶圆进行缺陷检测并得到晶圆图的步骤包括：
通过所述机台端对所述晶圆进行预扫描以生成晶圆预扫描图；
对所述晶圆预扫描图上的芯片进行合并，直到合并后的芯片大于或等于所述阈值时，输出最终的晶圆图。
可选的，对所述晶圆预扫描图上的芯片进行合并的步骤具体包括：
定义所述芯片合并的起始位置，并以所述起始位置为中心向X方向及Y方向分别进行合并。
可选的，定义所述芯片合并的起始位置，并以所述起始位置为中心向X方向及Y方向分别进行合并时，遵循有效芯片数量最多的合并原则。
可选的，所述针测数据包括三位代码。
基于此，本发明还提供了一种缺陷检测晶圆图优化系统，包括：
机台端，用于对晶圆进行缺陷检测并得到晶圆图；
针测模块，用于对所述晶圆上的各个芯片进行针测，并将所述芯片的针测数据导入所述机台端；
转换模块，部署于所述机台端，用于根据各个芯片的针测数据生成晶圆针测图；
标记模块，部署于所述机台端，用于使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片。
可选的，若所述芯片的尺寸大于或等于所述阈值，则通过所述机台端对所述晶圆进行缺陷检测并得到晶圆图。
可选的，若所述芯片的尺寸小于所述阈值，所述机台端还部署有图像识别模块及合并模块，所述图像识别模块对所述晶圆进行预扫描以生成晶圆预扫描图，所述合并模块用于对所述晶圆预扫描图上的芯片进行合并，直到合并后的芯片大于或等于所述阈值时，所述机台端输出最终的晶圆图。
可选的，所述合并模块对所述晶圆预扫描图上的芯片进行合并时，遵循有效芯片数量最多的合并原则。
在本发明提供的缺陷检测晶圆图优化方法及其优化系统中，通过将针测数据导入机台端并生成晶圆针测图，并将所述晶圆针测图与机台端的晶圆图进行比对，能够高效、准确的标记出无效芯片，实现晶圆图的优化，从而释放机台产能，节省时间并降低人力消耗。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1为本发明实施例提供的缺陷检测晶圆图优化方法的步骤图；
图2为本发明实施例提供的晶圆合并时起始位置的示意图；
图3为本发明实施例提供的不合并芯片时的标记示意图；
图4为本发明实施例提供的合并芯片时的标记示意图；
其中，附图标记为：
100-芯片；200-无效芯片；300-合并芯片。
具体实施方式
正如背景技术所述，由于不需针测的无效芯片上的缺陷较多，且容易影响有效芯片的缺陷检测，为了避免此类缺陷的影响，目前主要通过参照ACE软件内scan map(晶圆图)与CP map(晶圆针测图)进行比对，在软件界面通过人为操作对不测CP的芯片(无效芯片)mark(标记)出来并去掉，此方法人为因素影响较大，会存在误mark的现象。
基于此，本发明提供了一种缺陷检测晶圆图优化方法及其优化系统，能够直接在缺陷检测的机台端进行无效芯片的自动标记，优化晶圆图，避免异常缺陷问题的影响。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
请参照图1，并结合图2-图4，本实施例提供了一种缺陷检测晶圆图优化方法，包括以下步骤：
S1、通过机台端对晶圆进行缺陷检测并得到晶圆图；
S2、对所述晶圆上的各个芯片100进行针测，并将所述芯片100的针测数据导入所述机台端；
S3、根据各个芯片100的针测数据生成晶圆针测图；
S4、使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片100。
具体的，先执行步骤S1，通过机台端对晶圆进行缺陷检测并得到晶圆图。本实施例中，所述机台端用于对晶圆进行缺陷检测，例如为光学扫描机台端或电子扫描机台端，本申请对此不作任何限制。所述晶圆图上排布有多个形状一样且大小一致的芯片100，能够反映出每个芯片100上的缺陷。
本实施例中，由于不同晶圆上芯片100的尺寸可能存在不同的情况，为了适应机台端的缺陷检测，通过机台端对晶圆进行缺陷检测并得到晶圆图的步骤中，具体包括两种情况，即不合并芯片100和合并芯片100的情况。若所述芯片100的尺寸大于或等于所述阈值，则不需要合并芯片100，可通过机台端对所述晶圆进行缺陷检测并得到晶圆图。
若所述芯片100的尺寸小于所述阈值，则通过机台端对晶圆进行缺陷检测并得到晶圆图的步骤包括：
通过所述机台端对所述晶圆进行预扫描以生成晶圆预扫描图；
对所述晶圆预扫描图上的芯片100进行合并，直到合并后的芯片(合并芯片)大于或等于所述阈值时，输出最终的晶圆图。
进一步的，对所述晶圆预扫描图上的芯片100进行合并的步骤具体包括：
定义所述芯片100合并的起始位置，并以所述起始位置为中心向X方向及Y方向分别进行合并。
如图2所示，所述X方向与所述Y方向为相互垂直的两个方向，所述阈值在X方向的第一阈值和在Y方向的第二阈值，可以理解为合并后的芯片100在X方向的长度需要大于或等于第一阈值，在Y方向的长度需要大于或等于第二阈值。例如，定义所述芯片100合并的起始位置，以所述起始位置向X方向的正方向和负方向分别合并一个芯片100，以所述起始位置向Y方向正方向和负方向分别合并一个芯片100，则得到的合并芯片包括四个小芯片100。
定义所述芯片100合并的起始位置，并以所述起始位置为中心向X方向及Y方向分别进行合并时，遵循有效芯片100数量最多的合并原则。由于晶圆边缘的很多芯片100为无效芯片，故在进行芯片合并时，通过设定好的扫描程式以将最多的有效芯片进行合并，以形成最优的晶圆图。
然后执行步骤S2，对所述晶圆上的各个芯片100进行针测，并将所述芯片100的针测数据导入所述机台端。晶圆针测(Chip Probing)之目的在于针对芯片100作电性功能上的测试(Test)，使芯片100在进入构装前先行过滤出电性功能不良的芯片100，以避免对不良品增加制造成本。本实施例中，所述针测数据包括三位代码。
接着执行步骤S3，根据各个芯片100的针测数据生成晶圆针测图。晶圆针测图可以理解为由多个方格组成，每个方格表示一个芯片100，类似于晶圆图，相当于将每个芯片100的针测数据转化为一个个方格。
最后执行步骤S4，结合图3，使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片100，即标记出无效芯片200，以便于去掉，防止无效芯片200上的缺陷对有效芯片100上的缺陷造成影响，实现晶圆图的优化。
若晶圆图上显示的是合并芯片，当晶圆图上合并后的芯片至少部分没有与所述晶圆针测图的方格对应上时，即没有针测数据，则将该合并芯片标记出来。例如，如图4所示，晶圆图上的合并芯片300由四个芯片100合并而成，如果晶圆针测上与所述合并芯片300对应的位置处只有三个芯片100的针测数据，则将该合并芯片300标记出来。
基于此，本发明还提供了一种缺陷检测晶圆图优化系统，包括：
机台端，用于对晶圆进行缺陷检测并得到晶圆图；
针测模块，用于对所述晶圆上的各个芯片进行针测，并将所述芯片的针测数据导入所述机台端；
转换模块，部署于所述机台端，用于根据各个芯片的针测数据生成晶圆针测图；
标记模块，部署于所述机台端，用于使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片。
进一步的，所若所述芯片的尺寸大于或等于所述阈值，则通过所述机台端对所述晶圆进行缺陷检测并得到晶圆图。
更进一步的，所述机台端还部署有图像识别模块及合并模块，若所述芯片的尺寸小于所述阈值，所述图像识别模块及对所述晶圆进行预扫描以生成晶圆预扫描图，所述合并模块用于对所述晶圆预扫描图上的芯片进行合并，直到合并后的芯片大于或等于所述阈值时，所述机台端输出最终的晶圆图。
本实施例中，所述合并模块对所述晶圆预扫描图上的芯片进行合并时，遵循有效芯片数量最多的合并原则。
综上，本发明提供了一种缺陷检测晶圆图优化方法，通过将针测数据导入机台端并生成晶圆针测图，并将所述晶圆针测图与机台端的晶圆图进行比对，能够高效、准确的标记出无效芯片，实现晶圆图的优化，从而释放机台产能，节省时间并降低人力消耗。基于此，本实施例还提供了一种用于实现缺陷检测晶圆图优化方法的系统，通过在机台端嵌入图像识别模块等各个功能模块，实现芯片的合并、针测数据的导入和转化以及晶圆图与晶圆针测图比对和标记等功能。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (10)

1.一种缺陷检测晶圆图优化方法，其特征在于，包括以下步骤：
通过机台端对晶圆进行缺陷检测并得到晶圆图；
对所述晶圆上的各个芯片进行针测，并将所述芯片的针测数据导入所述机台端；
根据各个芯片的针测数据生成晶圆针测图；
使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片。
2.如权利要求1所述的缺陷检测晶圆图优化方法，其特征在于，通过机台端对晶圆进行缺陷检测并得到晶圆图的步骤具体包括：
判断所述芯片的尺寸是否大于阈值，若所述芯片的尺寸大于或等于所述阈值，则通过机台端对所述晶圆进行缺陷检测并得到晶圆图。
3.如权利要求2所述的缺陷检测晶圆图优化方法，其特征在于，若所述芯片的尺寸小于所述阈值，则通过机台端对晶圆进行缺陷检测并得到晶圆图的步骤包括：
通过所述机台端对所述晶圆进行预扫描以生成晶圆预扫描图；
对所述晶圆预扫描图上的芯片进行合并，直到合并后的芯片大于或等于所述阈值时，输出最终的晶圆图。
4.如权利要求3所述的缺陷检测晶圆图优化方法，其特征在于，对所述晶圆预扫描图上的芯片进行合并的步骤具体包括：
定义所述芯片合并的起始位置，并以所述起始位置为中心向X方向及Y方向分别进行合并。
5.如权利要求4所述的缺陷检测晶圆图优化方法，其特征在于，定义所述芯片合并的起始位置，并以所述起始位置为中心向X方向及Y方向分别进行合并时，遵循有效芯片数量最多的合并原则。
6.如权利要求1所述的缺陷检测晶圆图优化方法，其特征在于，所述针测数据包括三位代码。
7.一种缺陷检测晶圆图优化系统，其特征在于，包括：
机台端，用于对晶圆进行缺陷检测并得到晶圆图；
针测模块，用于对所述晶圆上的各个芯片进行针测，并将所述芯片的针测数据导入所述机台端；
转换模块，部署于所述机台端，用于根据各个芯片的针测数据生成晶圆针测图；
标记模块，部署于所述机台端，用于使所述晶圆针测图与所述晶圆图的比例及坐标均保持一致以对所述晶圆针测图和所述晶圆图进行比对，并在所述晶圆图中标记出不在所述晶圆针测图中的芯片。
8.如权利要求7所述的缺陷检测晶圆图优化系统，其特征在于，当若所述芯片的尺寸大于或等于所述阈值，则通过所述机台端对所述晶圆进行缺陷检测并得到晶圆图。
9.如权利要求8所述的缺陷检测晶圆图优化系统，若所述芯片的尺寸小于所述阈值，其特征在于，所述机台端还部署有图像识别模块及合并模块，所述图像识别模块对所述晶圆进行预扫描以生成晶圆预扫描图，所述合并模块用于对所述晶圆预扫描图上的芯片进行合并，直到合并后的芯片大于或等于所述阈值时，所述机台端输出最终的晶圆图。
10.如权利要求9所述的缺陷检测晶圆图优化系统，其特征在于，所述合并模块对所述晶圆预扫描图上的芯片进行合并时，遵循有效芯片数量最多的合并原则。
CN202110134057.0A 2021-01-28 2021-01-28 缺陷检测晶圆图优化方法及其优化系统 Pending CN112802771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110134057.0A CN112802771A (zh) 2021-01-28 2021-01-28 缺陷检测晶圆图优化方法及其优化系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110134057.0A CN112802771A (zh) 2021-01-28 2021-01-28 缺陷检测晶圆图优化方法及其优化系统

Publications (1)

Publication Number Publication Date
CN112802771A true CN112802771A (zh) 2021-05-14

Family

ID=75813248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110134057.0A Pending CN112802771A (zh) 2021-01-28 2021-01-28 缺陷检测晶圆图优化方法及其优化系统

Country Status (1)

Country Link
CN (1) CN112802771A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416514A (zh) * 2022-03-25 2022-04-29 南京伟测半导体科技有限公司 一种基于测试封装Mapping自动检查校验方法及系统
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN117046735A (zh) * 2023-10-12 2023-11-14 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574888A (ja) * 1991-09-17 1993-03-26 Nec Yamagata Ltd ウエーハプロービング装置
JPH0794559A (ja) * 1993-09-22 1995-04-07 Hitachi Ltd プローバ
JPH08167566A (ja) * 1994-12-15 1996-06-25 Canon Inc 半導体露光装置およびレチクル
US20020001405A1 (en) * 2000-06-30 2002-01-03 Nidek Co., Ltd. Defect inspection method and defect inspection apparatus
US6895109B1 (en) * 1997-09-04 2005-05-17 Texas Instruments Incorporated Apparatus and method for automatically detecting defects on silicon dies on silicon wafers
US20070231936A1 (en) * 2004-06-09 2007-10-04 Makoto Kanda Fabrication Method of Semiconductor Integrated Circuit Device
US20080239319A1 (en) * 2007-03-28 2008-10-02 Hiroyuki Yamashita Inspection apparatus and inspection method
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
CN101349723A (zh) * 2007-07-17 2009-01-21 中芯国际集成电路制造(上海)有限公司 半导体测试管理系统
KR101545186B1 (ko) * 2014-09-16 2015-08-20 (주)넥스틴 사전 정의된 목표 영상을 이용한 웨이퍼 패턴 결함 위치 보정 방법
CN104977518A (zh) * 2014-04-09 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种晶圆出货检验方法
CN106949926A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 晶圆自动目检系统及自动目检方法
CN109872309A (zh) * 2019-01-31 2019-06-11 京东方科技集团股份有限公司 检测系统、方法、装置及计算机可读存储介质

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574888A (ja) * 1991-09-17 1993-03-26 Nec Yamagata Ltd ウエーハプロービング装置
JPH0794559A (ja) * 1993-09-22 1995-04-07 Hitachi Ltd プローバ
JPH08167566A (ja) * 1994-12-15 1996-06-25 Canon Inc 半導体露光装置およびレチクル
US6895109B1 (en) * 1997-09-04 2005-05-17 Texas Instruments Incorporated Apparatus and method for automatically detecting defects on silicon dies on silicon wafers
US20020001405A1 (en) * 2000-06-30 2002-01-03 Nidek Co., Ltd. Defect inspection method and defect inspection apparatus
CN101095221A (zh) * 2004-06-09 2007-12-26 株式会社瑞萨科技 半导体集成电路器件的制造方法
US20070231936A1 (en) * 2004-06-09 2007-10-04 Makoto Kanda Fabrication Method of Semiconductor Integrated Circuit Device
US20080239319A1 (en) * 2007-03-28 2008-10-02 Hiroyuki Yamashita Inspection apparatus and inspection method
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
CN101349723A (zh) * 2007-07-17 2009-01-21 中芯国际集成电路制造(上海)有限公司 半导体测试管理系统
CN104977518A (zh) * 2014-04-09 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种晶圆出货检验方法
KR101545186B1 (ko) * 2014-09-16 2015-08-20 (주)넥스틴 사전 정의된 목표 영상을 이용한 웨이퍼 패턴 결함 위치 보정 방법
CN106949926A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 晶圆自动目检系统及自动目检方法
CN109872309A (zh) * 2019-01-31 2019-06-11 京东方科技集团股份有限公司 检测系统、方法、装置及计算机可读存储介质

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416514A (zh) * 2022-03-25 2022-04-29 南京伟测半导体科技有限公司 一种基于测试封装Mapping自动检查校验方法及系统
CN114416514B (zh) * 2022-03-25 2022-06-24 南京伟测半导体科技有限公司 一种基于测试封装Mapping自动检查校验方法及系统
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN116485946B (zh) * 2023-04-26 2024-02-23 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN117046735A (zh) * 2023-10-12 2023-11-14 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统
CN117046735B (zh) * 2023-10-12 2023-12-12 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统

Similar Documents

Publication Publication Date Title
CN112802771A (zh) 缺陷检测晶圆图优化方法及其优化系统
US8595666B2 (en) Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program
US20030050761A1 (en) Inspection method and its apparatus, inspection system
JP4766897B2 (ja) 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
CN109560000B (zh) 一种晶圆缺陷扫描方法
CN102129164A (zh) 掩膜版缺陷的判断方法及判断系统
CN109285791B (zh) 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统
KR101372995B1 (ko) 결함 검사방법
US10192302B2 (en) Combined patch and design-based defect detection
CN112635346B (zh) 晶圆检测方法、半导体检测设备及存储介质
US6200823B1 (en) Method for isolation of optical defect images
CN111653500A (zh) 判断晶圆良率损失的方法
TWI494558B (zh) 識別晶圓缺陷的方法與系統
KR20040063619A (ko) 웨이퍼의 불량검출 장치 및 방법
CN114300377A (zh) 无图形晶圆的良率损失获取系统及获取方法
CN112908874B (zh) 半导体结构的量测方法及量测装置
JP2006138708A (ja) 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
CN111539955A (zh) 一种缺陷检测方法
KR20180010307A (ko) 설계를 사용한 사전 층 결함 사이트 검토
CN113299572A (zh) 一种芯片缺陷检测方法
CN110515966B (zh) 缺陷扫描机台间高匹配度扫描程式的快速建立方法
CN111257715B (zh) 一种晶圆测试方法及装置
US20140321730A1 (en) Method and system of classifying defects on a wafer
CN114994073A (zh) Die的缺陷扫描检测分析方法
CN111239174A (zh) 晶圆检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination