CN116485946B - 一种芯片选取方法、系统、装置与存储介质 - Google Patents
一种芯片选取方法、系统、装置与存储介质 Download PDFInfo
- Publication number
- CN116485946B CN116485946B CN202310465724.2A CN202310465724A CN116485946B CN 116485946 B CN116485946 B CN 116485946B CN 202310465724 A CN202310465724 A CN 202310465724A CN 116485946 B CN116485946 B CN 116485946B
- Authority
- CN
- China
- Prior art keywords
- chip
- sub
- electronic map
- target
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010187 selection method Methods 0.000 title claims abstract description 15
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 235000012431 wafers Nutrition 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 11
- 230000007547 defect Effects 0.000 claims description 28
- 238000009826 distribution Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000002699 waste material Substances 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000013072 incoming material Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 208000025962 Crush injury Diseases 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/60—Editing figures and text; Combining figures or text
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
- G06Q50/04—Manufacturing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/764—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using classification, e.g. of video objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Health & Medical Sciences (AREA)
- Business, Economics & Management (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Medical Informatics (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Economics (AREA)
- Human Resources & Organizations (AREA)
- Marketing (AREA)
- Primary Health Care (AREA)
- Strategic Management (AREA)
- Tourism & Hospitality (AREA)
- General Business, Economics & Management (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请公开了一种芯片选取方法、系统、装置和存储介质,其中方法包括以下步骤:获取若干个晶圆;将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;将若干个所述第一电子地图叠合为目标芯片的第二电子地图;根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片。本方法可以可以减少人力物力资源的浪费。本申请可广泛应用于芯片制造技术领域内。
Description
技术领域
本申请涉及芯片制造技术领域,尤其是一种芯片选取方法、系统、装置与存储介质。
背景技术
现有技术中,晶圆运输、包装过程异常原因容易造成晶圆的规律性缺陷;在一般的芯片生产工艺中,有关人员在来料检验过程中发现晶圆的缺陷,需要剔除缺陷晶圆后才能用于生产作业;相关技术中,对于晶圆的规律性缺陷,通常采用记号笔对每个晶圆的异常区域涂墨点标记,以便粘片设备PR识别功能可以跳过墨点标记区域,但是这种方法只适合少量晶圆的异常作业,或者是晶圆的少量异常的作业,而这种方法在大批量晶圆的异常作业中,容易产生很大的人力物力资源的消耗,而且也容易产生新的缺陷,造成二次不良,剔除缺陷后的晶圆的品质也存在一定的不稳定性。因此,亟需一种新的芯片选取方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此,本申请实施例的一个目的在于提供一种芯片选取方法、系统、装置与存储介质,该方法可以减少人力物力资源的浪费。
为了达到上述技术目的,本申请实施例所采取的技术方案包括:一种芯片选取方法,包括以下步骤:获取若干个晶圆;将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;将若干个所述第一电子地图叠合为目标芯片的第二电子地图;根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片。
另外,根据本发明中上述实施例的一种芯片选取的方法,还可以有以下附加的技术特征:
进一步地,本申请实施例中,所述根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图这一步骤,具体包括:将每个晶圆中所有的所述第一子芯片标记为第一预设值,将所有的所述第二子芯片标记为第二预设值;根据所述第一预设值以及所述第二预设值的分布,确定每个晶圆对应的第一电子地图。
进一步地,本申请实施例中,所述将每个晶圆的子芯片划分为第一子芯片以及第二子芯片这一步骤,具体包括:检测每个子芯片的特定区域的外观缺陷;
确定所述特定区域不存在裂纹、划伤以及压伤缺陷的子芯片为第一子芯片;
确定所述特定区域存在裂纹、划伤或者压伤缺陷的子芯片为第二子芯片。
进一步地,本申请实施例中,所述将若干个所述第一电子地图叠合为目标芯片的第二电子地图这一步骤,具体包括:以芯片的特征点为基准点;根据所述基准点,将若干个所述第一电子地图依次叠合,得到目标芯片的第二电子地图;其中所述目标芯片的第二电子地图包括目标区以及非目标区,所述目标区为每个晶圆的第一电子地图中均标记为第一预设值的区域;所述非目标区为任意一个晶圆的第一电子地图中标记为第二预设值的区域。
进一步地,本申请实施例中,所述检测每个子芯片的电气参数这一步骤具体包括:检测每个子芯片的静态电流或者静态电压。
进一步地,本申请实施例中,所述根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片这一步骤,具体包括:根据所述目标芯片的第二电子地图,从所述目标区选取若干个子芯片作为目标子芯片。
进一步地,本申请实施例中,所述获取若干个晶圆这一步骤,具体包括:从晶圆来料中选取若干个晶圆;所述若干个晶圆的数量为小于等于10个。
另一方面,本申请实施例还提供一种芯片选取系统,包括:获取单元,用于获取若干个晶圆;第一处理单元,用于将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;第二处理单元,用于根据所述第一子芯片以及第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;第三处理单元,用于将若干个所述第一电子地图叠合为目标芯片的第二电子地图;第四处理单元,用于根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片。
另一方面,本申请还提供一种芯片选取装置,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如发明内容中任一项所述一种芯片选取方法。
此外,本申请还提供一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行如上述任一项所述一种芯片选取方法。
本申请的优点和有益效果将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到:
本申请可以将每个晶圆的每个子芯片进行区分并生成每个晶圆的第一电子地图,并将多个晶圆的第一电子地图叠合为整体的第二电子地图,通过第二电子地图从多个晶圆中选取出目标子芯片;该方法可以减少人力物力资源的浪费,同时可以减少子芯片的不稳定性。
附图说明
图1为本发明中一种具体实施例中一种芯片选取方法的步骤示意图;
图2为本发明中一种具体实施例中第二电子地图的结构示意图;
图3为本发明中一种具体实施例中一种芯片选取系统的结构示意图;
图4为本发明中一种具体实施例中一种芯片选取装置的结构示意图;
图5为本发明中一种具体实施例中第二电子地图的叠合示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的芯片选取方法、系统、装置和存储介质的原理和过程作以下说明。
首先针对现有技术的缺陷进行说明:
现有技术中,晶圆运输、包装过程异常原因容易造成晶圆的规律性缺陷;在一般的芯片生产工艺中,有关人员在来料检验过程中发现晶圆的缺陷,需要剔除缺陷晶圆后才能用于生产作业;相关技术中,对于晶圆的规律性缺陷,通常采用记号笔对每个晶圆的异常区域涂墨点标记,以便粘片设备PR识别功能可以跳过墨点标记区域,但是这种通过人工标记的方法只适合少量晶圆的异常作业,或者是针对单一片晶圆的作业,或者是晶圆的少量异常的作业,而在目前芯片制造工艺中,这种方法面对大批量的芯片生产制程时,容易出现标记不准确以及手工标记后的产品由于标记过程造成的品质下降等问题,导致很大的人力物力资源的消耗。
针对上述相关技术的缺陷,参照图1,本发明一种芯片选取方法,包括以下步骤:
S1、获取若干个晶圆;
在本步骤中,可以通过从来料的若干lot(芯片的计量单元)的芯片中选取若干个晶圆,若干个晶圆用于后续的划分与标记,这本步骤的晶圆的数量最大值可以是不超过预先设定的数值,预先设定的数值可以是经过以前工艺的数据分析得到的阈值,不超过该阈值的晶圆数量在后续划分与标记的过程的损耗小于现有技术的损耗。
S2、将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;
在本步骤中,可以将获取得到的每个晶圆的每个子芯片进行测试,根据测试结果划分为第一子芯片以及第二子芯片,第一子芯片表示测试结果符合预设测试条件子芯片,第二子芯片表示不符合预设测试条件芯片,通过设定测试条件将子芯片进行分类,而这个测试条件可以是外观参数、电气参数或者是材料参数,如载流子浓度等微观的材料参数的测试条件。
S3、根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;
在本步骤中,可以通过现有设备将每一个晶圆中小于等于第一阈值的子芯片标记为一个后续选取设备能识别的第一数值,比如1或者2,可以通过现有设备将每一个晶圆中大于第一阈值且小于等于第二阈值的子芯片标记为一个后续的选取设备能够识别的第二数值,比如说2或者3等。
S42、将若干个所述第一电子地图叠合为目标芯片的第二电子地图;
在本步骤中,确定每一个晶圆的第一电子地图后,可以将每个第一电子地图叠合为目标芯片的第二电子地图。叠合方式可以沿着俯视的方向依次叠合若干张地图,最后可以得到一张多个第一电子地图叠合的第二电子地图,在第二电子地图中,每个第一电子地图的第一子芯片重合的区域为目标区,后续选取芯片可以在目标区选取,任意一个第一电子地图中的第二子芯片重合的区域为非目标区;非目标区后续在选取时会被机器跳过。
S5、根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片。
在本步骤中,选取设备可以根据输入的第二电子地图,从若干个晶圆中选取目标子芯片,其中选取时可以在第二电子地图的目标区中对应的芯片区域,也就是每个晶圆均为第一子芯片组成的区域进行目标子芯片的选取,而任意一个晶圆的第二子芯片所在的重叠后的区域为非目标区,选取设备在选取时可以跳过任何的非目标区,从而最终得到目标的子芯片。
进一步地,在本申请的一些实施例中,根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图这一步骤,具体可以包括:
S21、将每个晶圆中所有的所述第一子芯片标记为第一预设值,将所有的所述第二子芯片标记为第二预设值;
S22、根据所述第一预设值以及所述第二预设值的分布,确定每个晶圆对应的第一电子地图。
在本实施例中,可以将每个第一子芯片标记为第一预设值,将每个第二子芯片标记为第二预设值,根据第一子芯片以及第二子芯片在晶圆的位置以及分布确定第一电子地图,具体地,第一子芯片用1表示,第二子芯片用2表示,第一电子地图的分布可以参照图5,图5中反映出了第一子芯片以及第二子芯片的分布以及具体的位置。
进一步地,在本申请的一些实施例中,将每个晶圆的子芯片划分为第一子芯片以及第二子芯片这一步骤,具体包括:
S31、检测每个子芯片的特定区域的外观缺陷;
S32、确定所述特定区域不存在裂纹、划伤以及压伤缺陷的子芯片为第一子芯片;
S33、确定所述特定区域存在裂纹、划伤或者压伤缺陷的子芯片为第二子芯片。
在本实施例中,可以通过检测外观缺陷来划分第一子芯片以及第二子芯片;检测外观缺陷可以是通过人工智能、机器视觉等现有技术进行缺陷检测,也可以是通过人工视觉检测,特定区域可以是子芯片的线路走线区域。当某个子芯片的特定区域的外观不存在裂纹、划伤以及压伤等视觉检查可识别的等缺陷时,可以确定该子芯片为第一子芯片,当某个子芯片外观存在裂纹、划伤以及压伤等视觉检查可识别的缺陷之一时,可以确定该子芯片为第二子芯片。
进一步地,在本申请的一些实施例中,将若干个所述第一电子地图叠合为目标芯片的第二电子地图这一步骤,具体可以包括:
S41、以芯片的特征点为基准点;
S42、根据所述基准点,将若干个所述第一电子地图依次叠合,得到目标芯片的第二电子地图;
在本实施例中,叠合后目标芯片的第二电子地图可以包括目标区以及非目标区,目标区可以是每个晶圆的第一电子地图中均标记为第一预设值然后进行重合的区域;非目标区为任意一个晶圆的第一电子地图中标记为第二预设值然后进行重合的区域,具体地,参照图2,图2为两个第一电子地图叠合后的第二电子地图,第二电子地图中“1”所在区域表示每个第一电子地图均为第一子芯片叠合之后组成的区域,第二电子地图中的“2”所在区域表示每个第一电子地图均为第二子芯片叠合之后组成的区域。而具体的叠合过程可以是以选取设备的特征点为基准点,通常每个晶圆上都会有特征点,其可以作为定位识别,如芯片的缺口或者是白板芯片为基准点,所有待叠合的第一电子地图的中心与基准点对齐,然后进行多个电子地图的依次叠合。
进一步地,在本申请的一些实施例中,所述检测每个子芯片的电气参数这一步骤具体包括:检测每个子芯片的静态电流或者静态电压。
在本步骤中,可以通过现有设备测量子芯片的静态电流或者静态电压,通过这两个静态参数与预设参数的比较结果,将子芯片的划分为第一芯片以及第二芯片。
进一步地,在本申请的一些实施例中,所述根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片这一步骤,具体包括:根据所述目标芯片的第二电子地图,从所述目标区选取若干个子芯片作为目标子芯片。
在本步骤中,选取设备可以通过第二电子地图从目标区域选取若干个子芯片作为目标子芯片,其中选取时可以同时选取目标区的多个子芯片,也可以是先选取某一个晶圆的目标区的一个子芯片,然后从其他的晶圆中选取目标区的另一个子芯片。
进一步地,在本申请的一些实施例中,获取若干个晶圆这一步骤,具体可以包括:从晶圆来料中选取若干个晶圆;所述若干个晶圆的数量为小于等于10个。
本步骤中,晶圆的数量可以设置为小于等于10个,使用小于等于10个的晶圆的电子地图叠合而成的电子地图对子芯片进行选取,可以减少人工标记带来的巨大损耗,而且不会产生更大的芯片损耗。
具体地,以两张第一电子地图进行叠合为例说明本申请的原理;
本实施例中,第一子芯片标记为“1”,第二子芯片标记为“2”,特定区域为线路走线区域;
首先从来料检中抽取2个晶圆,通过机器设备测量检测子芯片的线路走线区域的外观缺陷,将子芯片的线路走线区域不存在裂纹、划伤以及压伤缺陷子芯片归为第一子芯片并标记为1,将子芯片的线路走线区域存在裂纹、划伤以及压伤三种缺陷任意一种的子芯片归为第二子芯片并标记为2,然后通过现有设备分别绘制2个第一电子地图,然后将第一电子地图进行叠合得到第二电子地图,第二电子地图中将2个第一电子地图中均为1的区域标记为1,将2个第一电子地图中一个子芯片为2的区域标记为“2”,可以参照图5,图5中1为叠合后的第二电子地图的目标芯片,后续选取设备在选取芯片时将在“1”所在的区域选取,而“2”为叠合后的第二电子地图的会被设备跳过的芯片。
此外、参照图3,与图1的方法相对应,本申请的实施例中还提供一种芯片选取系统,包括:获取单元101,用于获取若干个晶圆;第一处理单元102,用于将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;第二处理单元103,用于根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;第三处理单元104,用于将若干个所述第一电子地图叠合为目标芯片的第二电子地图;第四处理单元105,用于根据所述目标芯片的第二电子地图,从所述若干个晶圆中选取目标子芯片。
上述的芯片选取方法实施例中的内容均适用于本芯片选取系统实施例中,本芯片选取系统实施例所具体实现的功能与上述的芯片选取方法实施例相同,并且达到的有益效果与上述的芯片选取方法实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种芯片选取装置,其具体结构可参照图4,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现所述的芯片选取方法。
上述方法实施例中的内容均适用于本装置实施例中,本装置实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行所述的芯片选取方法。
上述的芯片选取方法实施例中的内容均适用于本存储介质实施例中,本存储介质实施例所具体实现的功能与上述的芯片选取方法实施例相同,并且达到的有益效果与上述的芯片选取方法实施例所达到的有益效果也相同。
在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本申请的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外,虽然在功能性模块的背景下描述了本申请,但应当理解的是,除非另有相反说明,功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本申请的范围,本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干程序用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行程序的定序列表,可以具体实现在任何计算机可读介质中,以供程序执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从程序执行系统、装置或设备取程序并执行程序的系统)使用,或结合这些程序执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行系统、装置或设备或结合这些程序执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的程序执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明,但本申请并不限于所述实施例,熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (7)
1.一种芯片选取方法,其特征在于,包括以下步骤:
获取若干个晶圆;
将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;第一子芯片用于表征测试结果符合预设测试条件的子芯片,第二子芯片用于表征不符合预设测试条件的子芯片;所述测试条件包括外观参数、电气参数或者材料参数中的一种参数测试条件;
根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;其中,所述根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图这一步骤,具体包括:
将每个晶圆中所有的所述第一子芯片标记为第一预设值,将所有的所述第二子芯片标记为第二预设值;
根据所述第一预设值以及所述第二预设值的分布,确定每个晶圆对应的第一电子地图;
将若干个所述第一电子地图叠合为目标芯片的第二电子地图;所述将若干个所述第一电子地图叠合为目标芯片的第二电子地图这一步骤,具体包括:
以芯片的特征点为基准点;
根据所述基准点,将若干个所述第一电子地图依次叠合,得到目标芯片的第二电子地图;
其中所述目标芯片的第二电子地图包括目标区以及非目标区,所述目标区为每个晶圆的第一电子地图中均标记为第一预设值的区域;所述非目标区为任意一个晶圆的第一电子地图中标记为第二预设值的区域;
根据所述目标芯片的第二电子地图,从所述目标区选取若干个子芯片作为目标子芯片。
2.根据权利要求1所述一种芯片选取方法,其特征在于,所述将每个晶圆的子芯片划分为第一子芯片以及第二子芯片这一步骤,具体包括:
检测每个子芯片的特定区域的外观缺陷;
确定所述特定区域不存在裂纹、划伤以及压伤缺陷的子芯片为第一子芯片;
确定所述特定区域存在裂纹、划伤或者压伤缺陷的子芯片为第二子芯片。
3.根据权利要求1所述一种芯片选取方法,其特征在于,所述电气参数包括每个子芯片的静态电流或者静态电压。
4.根据权利要求1所述一种芯片选取方法,其特征在于,所述获取若干个晶圆这一步骤,具体包括:
从晶圆来料中选取若干个晶圆;所述若干个晶圆的数量为小于等于10个。
5.一种芯片选取系统,其特征在于,包括:
获取单元,用于获取若干个晶圆;
第一处理单元,用于将每个晶圆的子芯片划分为第一子芯片以及第二子芯片;第一子芯片用于表征测试结果符合预设测试条件子芯片,第二子芯片用于表征表示不符合预设测试条件芯片;所述测试条件包括外观参数、电气参数或者材料参数中的一种参数测试条件;
第二处理单元,用于根据所述第一子芯片以及第二子芯片,确定每个晶圆对应的子芯片的第一电子地图;其中,所述根据所述第一子芯片以及所述第二子芯片,确定每个晶圆对应的子芯片的第一电子地图这一步骤,具体包括:
将每个晶圆中所有的所述第一子芯片标记为第一预设值,将所有的所述第二子芯片标记为第二预设值;
根据所述第一预设值以及所述第二预设值的分布,确定每个晶圆对应的第一电子地图;
第三处理单元,用于将若干个所述第一电子地图叠合为目标芯片的第二电子地图;所述将若干个所述第一电子地图叠合为目标芯片的第二电子地图这一步骤,具体包括:
以芯片的特征点为基准点;
根据所述基准点,将若干个所述第一电子地图依次叠合,得到目标芯片的第二电子地图;
其中所述目标芯片的第二电子地图包括目标区以及非目标区,所述目标区为每个晶圆的第一电子地图中均标记为第一预设值的区域;所述非目标区为任意一个晶圆的第一电子地图中标记为第二预设值的区域;
第四处理单元,用于根据所述目标芯片的第二电子地图,从所述目标区选取若干个子芯片作为目标子芯片。
6.一种芯片选取装置,其特征在于包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如权利要求1-4任一项所述一种芯片选取方法。
7.一种存储介质,其中存储有处理器可执行的指令,其特征在于,所述处理器可执行的指令在由处理器执行时用于执行如权利要求1-4任一项所述一种芯片选取方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310465724.2A CN116485946B (zh) | 2023-04-26 | 2023-04-26 | 一种芯片选取方法、系统、装置与存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310465724.2A CN116485946B (zh) | 2023-04-26 | 2023-04-26 | 一种芯片选取方法、系统、装置与存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116485946A CN116485946A (zh) | 2023-07-25 |
CN116485946B true CN116485946B (zh) | 2024-02-23 |
Family
ID=87222883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310465724.2A Active CN116485946B (zh) | 2023-04-26 | 2023-04-26 | 一种芯片选取方法、系统、装置与存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116485946B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117524914B (zh) * | 2024-01-04 | 2024-04-12 | 华羿微电子股份有限公司 | 一种盲封晶圆的加工方法及设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269275A (ja) * | 1999-03-18 | 2000-09-29 | Iwate Toshiba Electronics Kk | マスク共通欠陥判定の方法および装置ならびにマスク共通欠陥チップ測定除外の方法および装置 |
JP2007188968A (ja) * | 2006-01-11 | 2007-07-26 | Fujifilm Corp | ウエーハマップデータの解析方法および解析プログラム |
CN104752252A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 表征晶背缺陷的方法 |
CN111046561A (zh) * | 2019-12-16 | 2020-04-21 | 江苏晟驰微电子有限公司 | 一种晶圆测试的数据地图分析方法 |
CN112802771A (zh) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | 缺陷检测晶圆图优化方法及其优化系统 |
CN113096113A (zh) * | 2021-04-27 | 2021-07-09 | 上海华虹宏力半导体制造有限公司 | 芯片标记方法、系统、电子设备及计算机可读存储介质 |
CN113764293A (zh) * | 2021-08-26 | 2021-12-07 | 珠海格力电器股份有限公司 | 晶圆上芯方法、装置、存储介质和电子设备 |
CN114093784A (zh) * | 2021-11-25 | 2022-02-25 | 上海物骐微电子有限公司 | 晶圆封装方法、装置、电子设备及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5248052B2 (ja) * | 2006-10-11 | 2013-07-31 | 日東電工株式会社 | 光学フィルムを有するシート状製品の欠点検査装置、その検査データ処理装置、その切断装置及びその製造システム |
US7868442B2 (en) * | 2008-06-30 | 2011-01-11 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
-
2023
- 2023-04-26 CN CN202310465724.2A patent/CN116485946B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269275A (ja) * | 1999-03-18 | 2000-09-29 | Iwate Toshiba Electronics Kk | マスク共通欠陥判定の方法および装置ならびにマスク共通欠陥チップ測定除外の方法および装置 |
JP2007188968A (ja) * | 2006-01-11 | 2007-07-26 | Fujifilm Corp | ウエーハマップデータの解析方法および解析プログラム |
CN104752252A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 表征晶背缺陷的方法 |
CN111046561A (zh) * | 2019-12-16 | 2020-04-21 | 江苏晟驰微电子有限公司 | 一种晶圆测试的数据地图分析方法 |
CN112802771A (zh) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | 缺陷检测晶圆图优化方法及其优化系统 |
CN113096113A (zh) * | 2021-04-27 | 2021-07-09 | 上海华虹宏力半导体制造有限公司 | 芯片标记方法、系统、电子设备及计算机可读存储介质 |
CN113764293A (zh) * | 2021-08-26 | 2021-12-07 | 珠海格力电器股份有限公司 | 晶圆上芯方法、装置、存储介质和电子设备 |
CN114093784A (zh) * | 2021-11-25 | 2022-02-25 | 上海物骐微电子有限公司 | 晶圆封装方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116485946A (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012107287B4 (de) | Computergestütztes Verfahren und Vorrichtung zum Identifizieren von Fehlern in einem Material | |
CN103500459B (zh) | 一种基于规则化参数的印刷电路板缺陷检测方法 | |
CN116485946B (zh) | 一种芯片选取方法、系统、装置与存储介质 | |
JP2002071575A (ja) | 欠陥検査解析方法および欠陥検査解析システム | |
CN103295930A (zh) | 一种快速高效的晶背缺陷识别方法 | |
CN113763312B (zh) | 使用弱标记检测半导体试样中的缺陷 | |
US8081814B2 (en) | Linear pattern detection method and apparatus | |
CN113096130B (zh) | 物件缺陷的检测方法、装置 | |
CN102194725B (zh) | 坐标平面上的数据点分布区域的识别方法 | |
US8817251B2 (en) | Defect inspection method | |
US20090117673A1 (en) | Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method | |
EP2212909B1 (en) | Patterned wafer defect inspection system and method | |
CN110969600A (zh) | 一种产品缺陷检测方法、装置、电子设备及存储介质 | |
CN114743102A (zh) | 一种面向家具板材的瑕疵检测方法、系统及装置 | |
CN103245667A (zh) | 自动检测机械性划痕的方法及系统 | |
CN113256608B (zh) | 工件缺陷检测方法和装置 | |
CN112085708A (zh) | 产品外轮廓中的直线边缘的缺陷检测方法及设备 | |
JP2011233675A (ja) | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム | |
CN115588626A (zh) | 晶圆的缺陷模式识别方法、设备及存储介质 | |
CN110017998A (zh) | 车辆检测方法、装置和设备 | |
CN107578168A (zh) | 一种用于缺陷库移植的方法、装置及电子设备 | |
KR102380099B1 (ko) | 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 | |
CN114911085A (zh) | 分析缺陷的方法 | |
CN101807266B (zh) | 半导体制造中的成品管理方法 | |
US8126257B2 (en) | Alignment of semiconductor wafer patterns by corresponding edge groups |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |