CN104752252A - 表征晶背缺陷的方法 - Google Patents
表征晶背缺陷的方法 Download PDFInfo
- Publication number
- CN104752252A CN104752252A CN201310745789.9A CN201310745789A CN104752252A CN 104752252 A CN104752252 A CN 104752252A CN 201310745789 A CN201310745789 A CN 201310745789A CN 104752252 A CN104752252 A CN 104752252A
- Authority
- CN
- China
- Prior art keywords
- coordinate
- wafer
- defect
- chip
- coordinate system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种表征晶背缺陷的方法,包括:提供晶圆,晶圆包括晶圆正面和晶圆背面,晶圆背面具有晶背缺陷;提供终端,在终端建立第一坐标系和第二坐标系,第一坐标系和第二坐标系为同一坐标系;将晶圆正面的芯片分布图输入终端并显示在第一坐标系中形成芯片地图;获取晶背图片,并将晶背图片显示在第二坐标系中;在晶背图片对应晶背缺陷的位置形成缺陷标记,终端记录缺陷标记在第二坐标系中的坐标;根据缺陷标记的坐标,在第一坐标系的芯片地图上标记缺陷芯片,缺陷芯片与晶背缺陷对准。在封装过程,根据缺陷芯片位置避开晶背缺陷,降低晶圆破裂的风险。并且,将切割得到的缺陷芯片舍弃掉而避免造成极大浪费,节约生产成本。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种表征晶背缺陷的方法。
背景技术
在半导体技术领域,在芯片制造阶段,经前段制程(Front End of Line,FEOL)和后段制程(Back End Of Line,BEOL),在一晶圆上形成集成电路。之后,需对形成有集成电路的晶圆进行成品最终出货检查(outgoing qualityassurance,OQA),其中的目检工作十分繁重也非常重要。
在目检过程中,当发现超出出货标准的晶背缺陷如严重刮伤、色差等,业界内通常有两种方法解决:
一、对晶圆背面(以下简称晶背)进行化学机械研磨,以达到出货标准,但是,由于现有的晶背研磨设备价格昂贵,一些芯片制造厂商往往未设置相关晶背研磨设备,例如现在最先进的适用于300mm生产线的晶背研磨设备,如果增加相关研磨设备,会大幅提升生产成本,而且晶背研磨过程往往还会带来新的晶圆缺陷。
二、将晶圆报废,但是因为晶背某处的晶背缺陷,而将整个晶圆报废,会造成极大浪费,并带来高额的成本负担。
但是,若晶背缺陷存在,会对后续的半导体倒装芯片(Flip-Chip)封装过程带来高风险,例如刮伤位置的晶圆部分相比未刮伤位置的晶圆部分较薄,在封装测试的高温过程中晶圆容易在刮伤位置破裂,这可能进一步造成集成电路漏电或芯片失效,因此只能将晶圆报废。
因此,在目检过程中,业界希望能在晶圆正面表征晶背缺陷,这样封装过程中,在切割晶圆时就可根据晶圆正面所表征的晶背缺陷,舍弃对应晶背缺陷的缺陷芯片,保留性能完好的芯片。
发明内容
本发明解决的问题是,提供一种表征晶背缺陷的方法。
为解决上述问题,本发明提供一种表征晶背缺陷的方法,该表征晶背缺陷的方法包括:
提供晶圆,所述晶圆包括晶圆正面和晶圆背面,所述晶圆背面具有晶背缺陷;
提供终端,在所述终端建立第一坐标系和第二坐标系,所述第一坐标系和第二坐标系为同一坐标系;
将所述晶圆正面的芯片分布图输入终端并显示在第一坐标系中形成芯片地图;
获取晶背图片,并将所述晶背图片显示在第二坐标系中;
在所述晶背图片对应晶背缺陷的位置形成缺陷标记,终端记录所述缺陷标记在第二坐标系中的坐标;
根据所述缺陷标记的坐标,在所述第一坐标系的芯片地图上标记缺陷芯片,所述缺陷芯片与晶背缺陷对准。
可选地,使用与终端电连接的摄像头对晶圆背面进行拍照来获取晶背图片。
可选地,所述终端为300mm晶圆自动检测和复检系统。
可选地,每一缺陷标记包括多个点,每形成一个点,终端记录一个坐标,对应多个点记录多个坐标;
每个点对应的芯片均被标记为缺陷芯片。
可选地,每一缺陷标记中的所述多个点构成的形状与对应的晶背缺陷的形状相同。
可选地,在所述芯片地图上标记缺陷芯片的方法包括:
在所述终端中,将缺陷标记映射到一虚拟晶圆上,所述虚拟晶圆为终端模拟的和所述晶圆形状形同的图形;
将所述虚拟晶圆的正面与芯片地图叠加,根据记录的缺陷标记坐标识别缺陷芯片。
可选地,将缺陷标记映射到一虚拟晶圆上的方法为:
在所述终端建立第三坐标系,所述第三坐标系和第二坐标系、第一坐标系为同一坐标系;
在所述第三坐标系中形成一虚拟晶圆;
根据记录的缺陷标记坐标,终端定位第三坐标系中相同坐标位置,并将缺陷标显示在该相同坐标位置的虚拟晶圆正面。
可选地,根据记录的缺陷标记坐标识别缺陷芯片包括:
在所述第一坐标系中定位与缺陷标记坐标相同的正面坐标;
在所述第一坐标系中识别所述正面坐标位置的芯片,并标记为缺陷芯片。
可选地,所述晶背缺陷包括:刮伤或色差。
与现有技术相比,本发明的技术方案具有以下优点:
根据所述缺陷标记的坐标,终端在第一坐标系的芯片地图上标记缺陷芯片,缺陷芯片与晶背缺陷对准。晶背缺陷表征在芯片地图上,最终对应晶圆正面的缺陷芯片,可将缺陷芯片的位置输入出货系统。在后续芯片封装过程,在切割晶圆时,可根据出货系统中记录的缺陷芯片位置,避开晶背缺陷位置,降低晶圆破裂的风险。并且,在切割后,将切割得到的缺陷芯片舍弃掉,而仅保留性能良好的芯片,可避免造成极大浪费,节约生产成本。
本技术方案操作简单,简便易行,将大幅提高生产效率。
附图说明
图1~图8是本发明具体实施例的表征晶背缺陷的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图1,提供晶圆100,晶圆100包括晶圆正面S1和晶圆背面(以下简称晶背)S2,在晶背S2具有晶背缺陷101,在晶圆正面S1形成有集成电路(图中未示出)。
需要指出的是,晶背缺陷101是指刮伤、色差等肉眼可见的宏观缺陷。
其中,色差是指因在晶背S2上残留有杂质,杂质使晶背S2局部隆起,使得晶背S2的色谱颜色不一致。晶背S2上残留的杂质在封装过程中会成为应力集中点,给封装制程带来高风险。
在本实施例中,参照图1,晶背缺陷101为三条刮伤,在此仅起到示例作用,便于描述和理解本技术方案。
另外,与宏观缺陷相对应的是微观缺陷,微观缺陷对后续的封装制程和芯片性能的消极影响是可忽略的,通常芯片封装阶段不会考虑晶背的微观缺陷。
相比于微观缺陷,宏观缺陷可能使后续芯片封装制程存在高风险。在切割晶圆形成多个独立的芯片时,可能会使晶圆在沿晶背缺陷位置破裂,而导致整个晶圆被丢弃,造成很大的浪费。在芯片封装成品的具体应用中,晶背缺陷可能会使芯片性能下降,甚至导致芯片失效而无法正常工作,进一步使芯片封装成品失效。
在具体实施例中,晶背缺陷在晶圆制造阶段、芯片制造阶段产生。
在晶圆制造阶段,在晶圆抛光过程的纯机械研磨、蚀刻清洗、化学机械研磨等步骤,不可避免的会在晶背造成晶背缺陷。
芯片制造阶段包括前段制程和后段制程。在前段制程,使用沉积、微影、刻蚀、掺杂及热处理等工艺,在晶圆100的晶圆正面S1形成体积较小的、集成度较高的器件结构,在后段制程,在晶圆正面上形成互连结构,该互连结构将相应的器件电连接,晶圆正面的集成电路包括器件结构和互连结构。在各个工艺步骤中,很难避免在晶背表面形成刮伤、杂质残留等缺陷。而且,对应各个工艺步骤,需将晶圆在各个基台、反应腔室之间进行转移,这个过程也增加了晶背缺陷产生的几率。
所以,在芯片制造的最后阶段,需对待出货的晶圆进行成品最终出货检查,以及时发现晶背缺陷。
提供终端,终端为HSEB公司生产的Axiospect301,即300mm晶圆自动检测和复检系统,主要用于晶圆正面及晶背检查功能。
晶圆自动检测和复检系统包括机械手臂、人机界面、自带摄像头和光学显微镜等装置。参照图2,在终端建立第一坐标系110,将晶圆正面的芯片分布图输入终端并显示在第一坐标系110中形成芯片地图102。
俯视晶圆正面,晶圆正面具有多个相互隔开的带(die),带呈方形,每个带代表一个芯片。参照图2,芯片地图102是晶圆正面的芯片分布图在第一坐标系110中的完整复制,此为本领域技术人员所熟知的技术,在此不再赘述。芯片地图102包括多个相互隔开的格子112,每个格子112可视为一个芯片,每个芯片可用芯片所在的多个坐标来表示,终端自动记录每个芯片所在的多个坐标。
参照图3,在终端建立第二坐标系120,第二坐标系120和第一坐标系110(参照图2)为同一坐标系;
将晶圆置于机械手臂的平台上,并使晶背朝上,使用与终端电连接的摄像头对晶背进行拍照得到晶背图片103,晶背图片103自动显示在第二坐标系120中,从晶背图片103中,可以清楚看到晶背缺陷101;
参照图3、图4,在终端中,在晶背图片103对应晶背缺陷101的位置形成缺陷标记104,终端将记录缺陷标记104在第二坐标系120中的坐标。
具体地,在形成缺陷标记104过程,使用终端自带的编程软件在晶背缺陷101位置点击形成多个点,每点击形成一个点,终端将自动记录一个坐标,对应多个点记录多个坐标,最终每个缺陷标记104将由多个点所构成。
在本实施例中,每个晶背缺陷101呈条形,每个缺陷标记104中的多个点构成的形状与对应的晶背缺陷101的形状相同,这样可使晶背缺陷对应的芯片能够用缺陷标记无遗漏表征。
在其他实施例中,若晶背缺陷分布比较密集,多个点构成的缺陷标记可全包围晶背缺陷;若仅被缺陷尺寸不大,缺陷标记可仅包括较少点,不必与晶背缺陷形状相同。
参照图5,在终端建立第三坐标系130,第三坐标系130和第二坐标系、第一坐标系为同一坐标系;
在第三坐标系130中形成一虚拟晶圆105,该虚拟晶圆105为终端模拟的和本方案的晶圆100(参照图)形状相同的图形,可视的虚拟晶圆105表面视为虚拟晶圆105正面;
参照图5、图6,根据记录的缺陷标记104的各个点的坐标,终端可定位第三坐标系130中相同坐标位置,并将缺陷标记104显示在该相同坐标位置的虚拟晶圆105正面。这样,缺陷标记104就表征在虚拟晶圆105正面。
参照图7,将虚拟晶圆105的正面与芯片地图102叠加,具体地,通过拖动虚拟晶圆105和其上的缺陷标记104向芯片地图102拖动,箭头表示拖动方向,但不限于此拖动方向,由于虚拟晶圆105是根据芯片地图102所对应的晶圆而模拟形成的,因此可拖动虚拟晶圆105至芯片地图102和虚拟晶圆105重合;
参照图8,根据记录的缺陷标记坐标,终端在第一坐标系110的芯片地图102上识别并标记缺陷芯片106,缺陷芯片106与晶背缺陷对准。
具体地,根据记录的缺陷标记104(参照图7)坐标识别缺陷芯片106的包括:
在第一坐标系110中定位与缺陷标记104坐标相同的正面坐标,在本实施例中,是定位与缺陷标记104各个点坐标相同的正面坐标;
终端将根据正面坐标,在第一坐标系中识别正面坐标位置的芯片并标记为缺陷芯片。在本实施例中,只要缺陷标记104的一个点的坐标落在一芯片上,该芯片就会自动标记为缺陷芯片106。具体地,将芯片标记为缺陷芯片106可以是在;将缺陷芯片106对应的格子设置为特定颜色,该特定颜色与周围的其他格子112颜色相区分。在图8中,标识阴影的格子代表缺陷芯片106。
在具体实施例中,可根据缺陷芯片的坐标绘制缺陷芯片地图,并输入出货系统。这样,通过表征晶背缺陷,可准确定位晶圆中对应晶背缺陷的缺陷芯片位置。
后续芯片封装阶段,在切割晶圆时,可根据出货系统中的缺陷芯片地图,将切割得到的缺陷芯片舍弃,仅保留性能较好的芯片。
使用本技术方案,实现在晶圆正面表征晶背缺陷,并标识出缺陷芯片的位置,降低了后续芯片封装风险。本技术方案借助Axiospect301系统实现,完全自动化操作,大幅提高了生产效率。而且,与现有技术相比,本方案无需舍弃整个晶圆,而只需将缺陷芯片舍弃,避免造成极大浪费,节约生产成本。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种表征晶背缺陷的方法,其特征在于,包括:
提供晶圆,所述晶圆包括晶圆正面和晶圆背面,所述晶圆背面具有晶背缺陷;
提供终端,在所述终端建立第一坐标系和第二坐标系,所述第一坐标系和第二坐标系为同一坐标系;
将所述晶圆正面的芯片分布图输入终端并显示在第一坐标系中形成芯片地图;
获取晶背图片,并将所述晶背图片显示在第二坐标系中;
在所述晶背图片对应晶背缺陷的位置形成缺陷标记,终端记录所述缺陷标记在第二坐标系中的坐标;
根据所述缺陷标记的坐标,在所述第一坐标系的芯片地图上标记缺陷芯片,所述缺陷芯片与晶背缺陷对准。
2.如权利要求1所述的表征晶背缺陷的方法,其特征在于,使用与终端电连接的摄像头对晶圆背面进行拍照来获取晶背图片。
3.如权利要求2所述的表征晶背缺陷的方法,其特征在于,所述终端为300mm晶圆自动检测和复检系统。
4.如权利要求1所述的表征晶背缺陷的方法,其特征在于,每一缺陷标记包括多个点,每形成一个点,终端记录一个坐标,对应多个点记录多个坐标;每个点对应的芯片均被标记为缺陷芯片。
5.如权利要求1所述的表征晶背缺陷的方法,其特征在于,每一缺陷标记中的所述多个点构成的形状与对应的晶背缺陷的形状相同。
6.如权利要求1所述的表征晶背缺陷的方法,其特征在于,在所述芯片地图上标记缺陷芯片的方法包括:
在所述终端中,将缺陷标记映射到一虚拟晶圆上,所述虚拟晶圆为终端模拟的和所述晶圆形状形同的图形;
将所述虚拟晶圆的正面与芯片地图叠加,根据记录的缺陷标记坐标识别缺陷芯片。
7.如权利要求6所述的表征晶背缺陷的方法,其特征在于,将缺陷标记映射到一虚拟晶圆上的方法为:
在所述终端建立第三坐标系,所述第三坐标系和第二坐标系、第一坐标系为同一坐标系;
在所述第三坐标系中形成一虚拟晶圆;
根据记录的缺陷标记坐标,终端定位第三坐标系中相同坐标位置,并将缺陷标显示在该相同坐标位置的虚拟晶圆正面。
8.如权利要求6所述的表征晶背缺陷的方法,其特征在于,根据记录的缺陷标记坐标识别缺陷芯片包括:
在所述第一坐标系中定位与缺陷标记坐标相同的正面坐标;
在所述第一坐标系中识别所述正面坐标位置的芯片,并标记为缺陷芯片。
9.如权利要求1所述的表征晶背缺陷的方法,其特征在于,所述晶背缺陷包括:刮伤或色差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310745789.9A CN104752252A (zh) | 2013-12-30 | 2013-12-30 | 表征晶背缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310745789.9A CN104752252A (zh) | 2013-12-30 | 2013-12-30 | 表征晶背缺陷的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104752252A true CN104752252A (zh) | 2015-07-01 |
Family
ID=53591752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310745789.9A Pending CN104752252A (zh) | 2013-12-30 | 2013-12-30 | 表征晶背缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104752252A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108872240A (zh) * | 2017-05-11 | 2018-11-23 | 京东方科技集团股份有限公司 | 微观缺陷检测装置及检测方法、显微镜 |
CN109256342A (zh) * | 2018-11-16 | 2019-01-22 | 上海华力微电子有限公司 | 一种晶粒缺陷监控方法 |
CN111912967A (zh) * | 2020-08-13 | 2020-11-10 | 蚌埠中光电科技有限公司 | 一种大尺寸玻璃基板的归类与标识方法 |
CN111816599B (zh) * | 2020-07-14 | 2021-05-18 | 长江存储科技有限责任公司 | 晶粒定位器及晶粒的定位方法 |
CN112927192A (zh) * | 2021-01-29 | 2021-06-08 | 中芯集成电路制造(绍兴)有限公司 | 晶圆墨点标识的方法 |
CN113327863A (zh) * | 2020-02-28 | 2021-08-31 | 芯恩(青岛)集成电路有限公司 | 半导体工艺方法 |
CN113380651A (zh) * | 2020-11-12 | 2021-09-10 | 吉林瑞能半导体有限公司 | 半导体晶圆电子坐标图与墨点的识别方法 |
CN113644000A (zh) * | 2021-08-09 | 2021-11-12 | 长鑫存储技术有限公司 | 晶圆检测方法与电子设备 |
CN116485946A (zh) * | 2023-04-26 | 2023-07-25 | 珠海妙存科技有限公司 | 一种芯片选取方法、系统、装置与存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020181756A1 (en) * | 2001-04-10 | 2002-12-05 | Hisae Shibuya | Method for analyzing defect data and inspection apparatus and review system |
JP2007158089A (ja) * | 2005-12-06 | 2007-06-21 | Eibisu:Kk | 半導体ウエハの検査装置 |
JP2007300003A (ja) * | 2006-05-01 | 2007-11-15 | Fujitsu Ltd | 半導体ウエハの検査システム及び検査方法 |
JP2009224476A (ja) * | 2008-03-14 | 2009-10-01 | Olympus Corp | 欠陥関連性表示装置、基板検査装置、および欠陥関連性表示方法 |
CN202196760U (zh) * | 2011-08-22 | 2012-04-18 | 上海华虹Nec电子有限公司 | 硅片背面缺陷正面打点的定位装置 |
CN102890089A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 晶圆缺陷扫描方法及晶圆缺陷扫描机台 |
CN103295930A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 一种快速高效的晶背缺陷识别方法 |
US20130290912A1 (en) * | 2010-04-01 | 2013-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for monitoring mask process impact on lithography performance |
-
2013
- 2013-12-30 CN CN201310745789.9A patent/CN104752252A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020181756A1 (en) * | 2001-04-10 | 2002-12-05 | Hisae Shibuya | Method for analyzing defect data and inspection apparatus and review system |
JP2007158089A (ja) * | 2005-12-06 | 2007-06-21 | Eibisu:Kk | 半導体ウエハの検査装置 |
JP2007300003A (ja) * | 2006-05-01 | 2007-11-15 | Fujitsu Ltd | 半導体ウエハの検査システム及び検査方法 |
JP2009224476A (ja) * | 2008-03-14 | 2009-10-01 | Olympus Corp | 欠陥関連性表示装置、基板検査装置、および欠陥関連性表示方法 |
US20130290912A1 (en) * | 2010-04-01 | 2013-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for monitoring mask process impact on lithography performance |
CN202196760U (zh) * | 2011-08-22 | 2012-04-18 | 上海华虹Nec电子有限公司 | 硅片背面缺陷正面打点的定位装置 |
CN102890089A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 晶圆缺陷扫描方法及晶圆缺陷扫描机台 |
CN103295930A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 一种快速高效的晶背缺陷识别方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108872240A (zh) * | 2017-05-11 | 2018-11-23 | 京东方科技集团股份有限公司 | 微观缺陷检测装置及检测方法、显微镜 |
CN109256342A (zh) * | 2018-11-16 | 2019-01-22 | 上海华力微电子有限公司 | 一种晶粒缺陷监控方法 |
CN109256342B (zh) * | 2018-11-16 | 2021-03-12 | 上海华力微电子有限公司 | 一种晶粒缺陷监控方法 |
CN113327863A (zh) * | 2020-02-28 | 2021-08-31 | 芯恩(青岛)集成电路有限公司 | 半导体工艺方法 |
CN111816599B (zh) * | 2020-07-14 | 2021-05-18 | 长江存储科技有限责任公司 | 晶粒定位器及晶粒的定位方法 |
CN111912967A (zh) * | 2020-08-13 | 2020-11-10 | 蚌埠中光电科技有限公司 | 一种大尺寸玻璃基板的归类与标识方法 |
CN113380651A (zh) * | 2020-11-12 | 2021-09-10 | 吉林瑞能半导体有限公司 | 半导体晶圆电子坐标图与墨点的识别方法 |
CN112927192A (zh) * | 2021-01-29 | 2021-06-08 | 中芯集成电路制造(绍兴)有限公司 | 晶圆墨点标识的方法 |
CN113644000A (zh) * | 2021-08-09 | 2021-11-12 | 长鑫存储技术有限公司 | 晶圆检测方法与电子设备 |
CN113644000B (zh) * | 2021-08-09 | 2023-10-24 | 长鑫存储技术有限公司 | 晶圆检测方法与电子设备 |
CN116485946A (zh) * | 2023-04-26 | 2023-07-25 | 珠海妙存科技有限公司 | 一种芯片选取方法、系统、装置与存储介质 |
CN116485946B (zh) * | 2023-04-26 | 2024-02-23 | 珠海妙存科技有限公司 | 一种芯片选取方法、系统、装置与存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104752252A (zh) | 表征晶背缺陷的方法 | |
US9934565B2 (en) | Systems and methods for automatically verifying correct die removal from film frames | |
US11450122B2 (en) | Methods and systems for defect inspection and review | |
CN108519550A (zh) | 集成电路晶圆测试优化方法 | |
TW202006848A (zh) | 半導體廠缺陷作業系統及裝置 | |
CN103941541B (zh) | 一种掩膜板污染区域的位置标识方法和装置 | |
US20130137196A1 (en) | Method for monitoring devices in semiconductor process | |
CN108693456B (zh) | 一种晶圆芯片测试方法 | |
CN110164789A (zh) | 晶圆测试方法及晶圆测试装置 | |
CN107516655B (zh) | 划片槽测试结构及测试方法 | |
CN108122801B (zh) | 晶圆标记方法及晶圆标记系统 | |
CN114399508A (zh) | 晶圆数据的处理方法、装置、电子装置和存储介质 | |
JP2009021572A (ja) | 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法 | |
CN106158689A (zh) | 基于多组测试探针的二极管光电测试方法 | |
CN105374726B (zh) | 一种封装拾取芯片的定位方法 | |
CN106949926A (zh) | 晶圆自动目检系统及自动目检方法 | |
CN108735627B (zh) | 用于半导体管芯封装的数据结构 | |
CN104966680A (zh) | Tm结构晶圆半切测试方法 | |
CN102928764A (zh) | 定位半导体芯片长距离金属线间缺陷的方法 | |
CN102222632B (zh) | 晶圆测试方法及装置 | |
US11122680B2 (en) | Passive methods of loose die identification | |
TW538251B (en) | Method for finding the root cause of the failure of a faulty chip | |
JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
CN106409714A (zh) | 裸片测试方法及晶圆 | |
CN104201131A (zh) | 评估多晶硅栅极缺失缺陷的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |
|
RJ01 | Rejection of invention patent application after publication |