CN113644000A - 晶圆检测方法与电子设备 - Google Patents
晶圆检测方法与电子设备 Download PDFInfo
- Publication number
- CN113644000A CN113644000A CN202110907621.8A CN202110907621A CN113644000A CN 113644000 A CN113644000 A CN 113644000A CN 202110907621 A CN202110907621 A CN 202110907621A CN 113644000 A CN113644000 A CN 113644000A
- Authority
- CN
- China
- Prior art keywords
- wafer
- defect
- defect distribution
- particles
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 77
- 230000007547 defect Effects 0.000 claims abstract description 185
- 238000009826 distribution Methods 0.000 claims abstract description 75
- 238000010586 diagram Methods 0.000 claims abstract description 28
- 239000002245 particle Substances 0.000 claims description 57
- 238000007689 inspection Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 41
- 238000001228 spectrum Methods 0.000 claims description 15
- 230000002950 deficient Effects 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 239000003086 colorant Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 150
- 238000003860 storage Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000008187 granular material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229940095676 wafer product Drugs 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本公开提供一种晶圆检测方法与电子设备。晶圆检测方法包括：获取目标晶圆的背面缺陷检测结果数据和正面缺陷检测结果数据；根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图；根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图；根据所述正面缺陷分布图和所述背面缺陷分布图生成晶圆缺陷分布图。本公开实施例可以自动生成信息全面的晶圆缺陷分布图。
Description
技术领域
本公开涉及集成电路制造技术领域，具体而言，涉及一种晶圆检测方法与电子设备。
背景技术
在集成电路制造领域，通常需要对晶圆进行缺陷检验。由于晶圆的电路部分位于晶圆上表面(也称为晶圆正面)，现有的检验通常对晶圆正面进行详细的检验，以确保晶圆正常。
但是，在一些场景下，已经通过多轮出厂检验的晶圆或经由该晶圆切割而成的芯片通常还会存在功能或封装等难以溯源到制造工艺的问题，时常令生产商一筹莫展，不知问题出在何处。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种晶圆检测方法与电子设备，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的晶圆经过详细检验后仍会存在故障的问题。
根据本公开实施例的第一方面，提供一种晶圆检测方法，包括：获取目标晶圆的背面缺陷检测结果数据和正面缺陷检测结果数据；根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图；根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图；根据所述正面缺陷分布图和所述背面缺陷分布图生成晶圆缺陷分布图。
在本公开的一种示例性实施例中，所述根据所述正面缺陷分布图和所述背面缺陷分布图生成晶圆缺陷分布图包括：基于预设定位点将所述背面缺陷分布图进行左右180度翻转；将翻转后的所述背面缺陷分布图与所述正面缺陷分布图叠加，以生成所述晶圆缺陷分布图。
在本公开的一种示例性实施例中，所述缺陷为晶圆表面存在的颗粒状异物。
在本公开的一种示例性实施例中，所述背面缺陷检测结果数据和正面缺陷检测结果数据分别为背面缺陷检测光谱和正面缺陷检测光谱。
在本公开的一种示例性实施例中，所述根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图包括根据所述正面缺陷检测光谱确定晶圆的正面异物相对于预设定位点的坐标以及所述正面异物的形状和大小；所述根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图包括根据所述背面缺陷检测光谱确定晶圆的背面异物相对于所述预设定位点的坐标以及所述背面异物的形状和大小。
在本公开的一种示例性实施例中，所述预设条件至少包括所述颗粒状异物的俯视面积超过第一预设值、颗粒高度超过第二预设值、颗粒的不同部分位于至少两个晶圆颗粒上。
在本公开的一种示例性实施例中，在所述晶圆缺陷分布图中，所述目标晶圆的正面的缺陷与所述目标晶圆的背面的缺陷的表示颜色不同。
在本公开的一种示例性实施例中，所述缺陷为异常的晶圆颗粒。
在本公开的一种示例性实施例中，所述所述背面缺陷检测结果数据和正面缺陷检测结果数据分别为背面晶圆颗粒检测结果和正面晶圆颗粒检测结果。
在本公开的一种示例性实施例中，所述根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图包括根据正面晶圆颗粒检测结果确定正面检测失败的晶圆颗粒相对于预设定位点的坐标；所述根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图包括根据所述背面晶圆颗粒检测结果确定背面检测失败的晶圆颗粒相对于所述预设定位点的坐标。
在本公开的一种示例性实施例中，所述预设条件至少包括晶圆颗粒表面存在异物。
在本公开的一种示例性实施例中，所述晶圆缺陷分布图中包含所述目标晶圆的全部晶圆颗粒，所述晶圆颗粒以颜色区分出正常晶圆颗粒、正面缺陷晶圆颗粒、背面缺陷晶圆颗粒、正面背面缺陷晶圆颗粒。
根据本公开的第二方面，提供一种电子设备，包括处理器和存储器，所述处理器用于执行存储在所述存储器中的代码以执行如上任一项所述的晶圆检测方法。
本公开实施例通过自动根据目标晶圆的正面缺陷检测结果数据和背面缺陷检测结果数据生成包含正面缺陷分布信息和背面缺陷分布信息的晶圆缺陷分布图，能够提高晶圆产品的出厂检测全面性，提高芯片的可靠性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开示例性实施例中晶圆检测方法的流程图。
图2A和图2B是本公开一个实施例中晶圆缺陷的示意图。
图3是本公开一个实施例中步骤S4的流程图。
图4A和图4B是晶圆缺陷包括表面异物时图3所示步骤的示意图。
图5A和图5B是本公开另一个实施例中晶圆缺陷的示意图。
图6A和图6B是晶圆缺陷包括异常晶圆颗粒时图3所示步骤的示意图。
图7是本公开一个实施例中对晶圆进行检测的流程示意图。
图8是本公开示例性实施例中一种电子设备的方框图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
本申请的发明人在工作过程中发现，经过详细出厂检验的晶圆偶尔还会出现功能或封装问题，经过多轮拆卸、实验和分析，晶圆背面存在的颗粒物或凹陷等缺陷是导致这一现象的一大原因。由于晶圆背面通常作为制造集成电路的衬底，不设置电路，本领域通常不对晶圆背面进行检验，也没有对晶圆背面进行检验的纲领和技术。因此，发明人提出了图1所示的晶圆检测方法，以得到全面的晶圆缺陷分布图，对提高晶圆出厂检测准确度、提高芯片产品的可靠性提供了有力的技术支持。
图1是本公开示例性实施例中晶圆检测方法的流程图。
参考图1，晶圆检测方法100可以包括：
步骤S1，获取目标晶圆的背面缺陷检测结果数据和正面缺陷检测结果数据；
步骤S2，根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图；
步骤S3，根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图；
步骤S4，根据所述正面缺陷分布图和所述背面缺陷分布图生成晶圆缺陷分布图。
本公开实施例通过自动根据目标晶圆的正面缺陷检测结果数据和背面缺陷检测结果数据生成包含正面缺陷分布信息和背面缺陷分布信息的晶圆缺陷分布图，能够提高晶圆产品的出厂检测全面性，提高芯片的可靠性。
在一个实施例中，目标晶圆的缺陷例如为晶圆表面存在的颗粒状异物。此时，由于异物的存在会使光谱检测输出的光谱产生不同的颜色，因此本公开实施例中可以通过光谱检测分别扫描晶圆正面和晶圆背面，以识别晶圆正面和背面存在的颗粒状异物。背面缺陷检测结果数据和正面缺陷检测结果数据例如分别为背面缺陷检测光谱和正面缺陷检测光谱。
图2A和图2B是本公开一个实施例中晶圆缺陷的示意图。
参考图2A，在晶圆1正面存在颗粒状异物21时，颗粒状异物21的所在区域可以涉及多个晶圆颗粒11。在步骤S2可以根据正面缺陷检测光谱确定晶圆的正面异物相对于预设定位点A的坐标以及正面异物的形状和大小。
参考图2B，在晶圆1背面存在颗粒状异物22时，颗粒状异物22的所在区域可以涉及多个晶圆颗粒11。在步骤S3可以根据背面缺陷检测光谱确定晶圆的背面异物相对于该预设定位点A的坐标以及背面异物的形状和大小。
在图2A和图2B中，确定目标晶圆表面的异物为晶圆缺陷的预设条件至少包括颗粒状异物的俯视面积超过第一预设值、颗粒高度超过第二预设值、颗粒的不同部分位于至少两个晶圆颗粒上。如图2A和图2B所示的颗粒状异物21和22。
除了颗粒状异物，晶圆的缺陷还可以为凹陷，其形状和分布与图2A和图2B所示相似，仅高度低于晶圆表面，可以通过缺陷检测光谱观察到。于此不再赘述。
图3是本公开一个实施例中步骤S4的流程图。
参考图3，步骤S4可以包括：
步骤S41，基于预设定位点将所述背面缺陷分布图进行左右180度翻转；
步骤S42，将翻转后的所述背面缺陷分布图与所述正面缺陷分布图叠加，以生成所述晶圆缺陷分布图。
图4A和图4B是晶圆缺陷包括表面异物时图3所示步骤的示意图。
参考图4A，将图2B所示的背面缺陷分布图基于预设定位点A翻转180°，得到图4A所示的缺陷分布图。
将图4A所示的缺陷分布图和图2A所示的正面缺陷分布图进行叠加，可以得到图4B所示的包含晶圆正面缺陷和背面缺陷的晶圆缺陷分布图。
在图4B所示的晶圆缺陷分布图中，可以将目标晶圆的正面缺陷21与目标晶圆的背面缺陷22使用不同颜色表示，以展示清晰完整的晶圆缺陷分布情况。
测试人员或用户通过图4B所示的晶圆缺陷分布图，可以对有可能导致芯片异常的位置的晶圆颗粒(die)进行重点检测和处理，以提高芯片制造的可靠性。
在另一个实施例中，目标晶圆的缺陷可以为异常的晶圆颗粒。即，可以通过检测每个晶圆颗粒的正面和背面，确定正面和/或背面存在颗粒状异物或凹陷的晶圆颗粒为晶圆缺陷位置。
可以对目标晶圆上的每个晶圆颗粒的正面进行检测(例如通过光谱检测)，并将检测异常的晶圆颗粒标记为缺陷位置。对每个晶圆颗粒的背面进行检测，并将检测异常的晶圆颗粒标记为缺陷位置。此时，背面缺陷检测结果数据和正面缺陷检测结果数据分别为背面晶圆颗粒检测结果和正面晶圆颗粒检测结果。
图5A和图5B是本公开另一个实施例中晶圆缺陷的示意图。
参考图5A，在步骤S2可以根据正面晶圆颗粒检测结果确定正面检测失败的晶圆颗粒51相对于预设定位点A的坐标。
参考图5B，在步骤S3可以根据背面晶圆颗粒检测结果确定背面检测失败的晶圆颗粒52相对于预设定位点A的坐标。
图6A和图6B是晶圆缺陷包括异常晶圆颗粒时图3所示步骤的示意图。
参考图6A，将图5B对应的背面缺陷分布图以预设定位点A为基准翻转180°以得到图6A所示的缺陷分布图。
参考图6B，图6A得到的缺陷分布图与图5A所示的正面缺陷分布图叠加，得到图6B所示的晶圆缺陷分布图。由于正面缺陷的晶圆颗粒和背面缺陷的晶圆颗粒可能为同一个，图6B所示的晶圆缺陷分布图中可以通过颜色区分出正常晶圆颗粒、正面缺陷晶圆颗粒、背面缺陷晶圆颗粒、正面背面缺陷晶圆颗粒。
测试人员或用户通过图6B所示的晶圆缺陷分布图，可以对存在功能故障的晶圆颗粒(die)进行全面的了解和筛选，以提高芯片制造的可靠性。
图7是本公开一个实施例中对晶圆进行检测的流程示意图。
参考图7，在步骤S71，晶圆上料(load)，获取到目标晶圆。
在步骤S72，确认目标晶圆的晶圆识别符(晶圆ID)以便于生成对应的缺陷分布图。
在步骤S73，进行晶圆对准。
在步骤S74，进行晶圆正面检测以获取正面缺陷分布图。本步骤中正面检测既可以为检测符合预设条件的颗粒状异物或凹陷在晶圆表面的分布坐标，也可以为检测每个晶圆颗粒以确定正面存在颗粒状异物或凹陷的晶圆颗粒为缺陷。
在步骤S75，进行晶圆背面检测以获取背面缺陷分布图。本步骤中背面检测既可以为检测符合预设条件的颗粒状异物或凹陷在晶圆表面的分布坐标，也可以为检测每个晶圆颗粒以确定背面存在颗粒状异物或凹陷的晶圆颗粒为缺陷。
在步骤S76，将步骤S75得到的背面缺陷分布图基于预设定位点翻转180°后与步骤S74得到的正面缺陷分布图叠加，以得到晶圆缺陷分布图。
在步骤S77，将正面缺陷检测结果、背面缺陷检测结果、晶圆缺陷分布图、晶圆识别符一同发送给工艺审核人员，以供工艺审核人员处理。
在步骤S78，将通过审核的晶圆发送到下料模块进行晶圆下料(unload)，以基于合格的晶圆制造集成电路。
本公开实施例提供的方法通过分析产品故障原因，根据晶圆正面检测和背面检测相叠加以获得全面的晶圆检测数据，可以有效避免相关技术中基于存在的检测通过的晶圆制造的芯片尚存在无法溯源的问题的现象，提高芯片产品的可靠性。
在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
下面参照图8来描述根据本发明的这种实施方式的电子设备800。图8显示的电子设备800仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图8所示，电子设备800以通用计算设备的形式表现。电子设备800的组件可以包括但不限于：上述至少一个处理单元810、上述至少一个存储单元820、连接不同系统组件(包括存储单元820和处理单元810)的总线830。
其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元810执行，使得所述处理单元810执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元810可以执行如本公开实施例所示的方法。
存储单元820可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)8201和/或高速缓存存储单元8202，还可以进一步包括只读存储单元(ROM)8203。
存储单元820还可以包括具有一组(至少一个)程序模块8205的程序/实用工具8204，这样的程序模块8205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线830可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备800也可以与一个或多个外部设备900(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备800交互的设备通信，和/或与使得该电子设备800能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口850进行。并且，电子设备800还可以通过网络适配器860与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器860通过总线830与电子设备800的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备800使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
根据本发明的实施方式的用于实现上述方法的程序产品可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。
Claims (13)
1.一种晶圆检测方法，其特征在于，包括：
获取目标晶圆的背面缺陷检测结果数据和正面缺陷检测结果数据；
根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图；
根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图；
根据所述正面缺陷分布图和所述背面缺陷分布图生成晶圆缺陷分布图。
2.如权利要求1所述的晶圆检测方法，其特征在于，所述根据所述正面缺陷分布图和所述背面缺陷分布图生成晶圆缺陷分布图包括：
基于预设定位点将所述背面缺陷分布图进行左右180度翻转；
将翻转后的所述背面缺陷分布图与所述正面缺陷分布图叠加，以生成所述晶圆缺陷分布图。
3.如权利要求1或2所述的晶圆检测方法，其特征在于，所述缺陷为晶圆表面存在的颗粒状异物。
4.如权利要求3所述的晶圆检测方法，其特征在于，所述背面缺陷检测结果数据和正面缺陷检测结果数据分别为背面缺陷检测光谱和正面缺陷检测光谱。
5.如权利要求4所述的晶圆检测方法，其特征在于，所述根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图包括根据所述正面缺陷检测光谱确定晶圆的正面异物相对于预设定位点的坐标以及所述正面异物的形状和大小；所述根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图包括根据所述背面缺陷检测光谱确定晶圆的背面异物相对于所述预设定位点的坐标以及所述背面异物的形状和大小。
6.如权利要求3所述的晶圆检测方法，其特征在于，所述预设条件至少包括所述颗粒状异物的俯视面积超过第一预设值、颗粒高度超过第二预设值、颗粒的不同部分位于至少两个晶圆颗粒上。
7.如权利要求3所述的晶圆检测方法，其特征在于，在所述晶圆缺陷分布图中，所述目标晶圆的正面的缺陷与所述目标晶圆的背面的缺陷的表示颜色不同。
8.如权利要求1或2所述的晶圆检测方法，所述缺陷为异常的晶圆颗粒。
9.如权利要求8所述的晶圆检测方法，其特征在于，所述所述背面缺陷检测结果数据和正面缺陷检测结果数据分别为背面晶圆颗粒检测结果和正面晶圆颗粒检测结果。
10.如权利要求9所述的晶圆检测方法，其特征在于，所述根据所述正面缺陷检测数据确定所述目标晶圆的正面符合预设条件的缺陷的正面缺陷分布图包括根据正面晶圆颗粒检测结果确定正面检测失败的晶圆颗粒相对于预设定位点的坐标；所述根据所述背面缺陷检测数据确定所述目标晶圆的背面符合所述预设条件的缺陷的背面缺陷分布图包括根据所述背面晶圆颗粒检测结果确定背面检测失败的晶圆颗粒相对于所述预设定位点的坐标。
11.如权利要求8所述的晶圆检测方法，其特征在于，所述预设条件至少包括晶圆颗粒表面存在异物。
12.如权利要求8所述的晶圆检测方法，其特征在于，所述晶圆缺陷分布图中包含所述目标晶圆的全部晶圆颗粒，所述晶圆颗粒以颜色区分出正常晶圆颗粒、正面缺陷晶圆颗粒、背面缺陷晶圆颗粒、正面背面缺陷晶圆颗粒。
13.一种电子设备，其特征在于，包括处理器和存储器，所述处理器用于执行存储在所述存储器中的代码以执行如权利要求1～12任一项所述的晶圆检测方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110907621.8A CN113644000B (zh) | 2021-08-09 | 2021-08-09 | 晶圆检测方法与电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110907621.8A CN113644000B (zh) | 2021-08-09 | 2021-08-09 | 晶圆检测方法与电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113644000A true CN113644000A (zh) | 2021-11-12 |
| CN113644000B CN113644000B (zh) | 2023-10-24 |
Family
ID=78420225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110907621.8A Active CN113644000B (zh) | 2021-08-09 | 2021-08-09 | 晶圆检测方法与电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113644000B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114549527A (zh) * | 2022-04-25 | 2022-05-27 | 苏州高视半导体技术有限公司 | 晶圆检测方法及产品 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110764A (ja) * | 1999-10-08 | 2001-04-20 | Hitachi Cable Ltd | 両面一次ポリッシュウェハ保護用治具 |
| KR20060100116A (ko) * | 2005-03-16 | 2006-09-20 | 삼성전자주식회사 | 반도체 제조장비에서의 웨이퍼 전면 및 후면 검사용 웨이퍼척 구조 |
| JP2010203892A (ja) * | 2009-03-03 | 2010-09-16 | Nikon Corp | 基板検査方法 |
| US20110025838A1 (en) * | 2009-07-31 | 2011-02-03 | Sumco Corporation | Method and apparatus for inspecting defects in wafer |
| US7968354B1 (en) * | 2002-10-04 | 2011-06-28 | Kla-Tencor Technologies Corp. | Methods for correlating backside and frontside defects detected on a specimen and classification of backside defects |
| KR101362548B1 (ko) * | 2012-11-30 | 2014-02-13 | 세메스 주식회사 | 다이 본딩 공정에서 다이를 검사하는 방법 |
| CN104282587A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆边缘缺陷的检测方法 |
| CN104752252A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 表征晶背缺陷的方法 |
| CN105575760A (zh) * | 2014-10-10 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
| CN110418958A (zh) * | 2017-03-08 | 2019-11-05 | 胜高股份有限公司 | 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法 |
| WO2020032005A1 (ja) * | 2018-08-09 | 2020-02-13 | 株式会社Sumco | ウェーハの検査方法および検査装置 |
| CN111816582A (zh) * | 2020-07-23 | 2020-10-23 | 上海华力微电子有限公司 | 晶圆键合缺陷位置定位方法及半导体器件样品的制作方法 |
| JP2020197530A (ja) * | 2019-05-31 | 2020-12-10 | 株式会社昭和電気研究所 | 外観検査装置 |
| CN112201596A (zh) * | 2020-10-09 | 2021-01-08 | 上海果纳半导体技术有限公司 | 晶圆缺陷检测设备 |
| US20210063320A1 (en) * | 2019-08-29 | 2021-03-04 | Shanghai Huali Integrated Circuit Corporation | Method for Detecting Wafer Backside Defect |
| CN112858325A (zh) * | 2019-11-26 | 2021-05-28 | 芯恩（青岛）集成电路有限公司 | 晶圆检测系统及检测方法 |
| CN112951733A (zh) * | 2019-12-11 | 2021-06-11 | 长鑫存储技术有限公司 | 晶边检测系统及检测方法 |
-
2021
- 2021-08-09 CN CN202110907621.8A patent/CN113644000B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110764A (ja) * | 1999-10-08 | 2001-04-20 | Hitachi Cable Ltd | 両面一次ポリッシュウェハ保護用治具 |
| US7968354B1 (en) * | 2002-10-04 | 2011-06-28 | Kla-Tencor Technologies Corp. | Methods for correlating backside and frontside defects detected on a specimen and classification of backside defects |
| KR20060100116A (ko) * | 2005-03-16 | 2006-09-20 | 삼성전자주식회사 | 반도체 제조장비에서의 웨이퍼 전면 및 후면 검사용 웨이퍼척 구조 |
| JP2010203892A (ja) * | 2009-03-03 | 2010-09-16 | Nikon Corp | 基板検査方法 |
| US20110025838A1 (en) * | 2009-07-31 | 2011-02-03 | Sumco Corporation | Method and apparatus for inspecting defects in wafer |
| KR101362548B1 (ko) * | 2012-11-30 | 2014-02-13 | 세메스 주식회사 | 다이 본딩 공정에서 다이를 검사하는 방법 |
| CN104282587A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆边缘缺陷的检测方法 |
| CN104752252A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 表征晶背缺陷的方法 |
| CN105575760A (zh) * | 2014-10-10 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
| CN110418958A (zh) * | 2017-03-08 | 2019-11-05 | 胜高股份有限公司 | 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法 |
| WO2020032005A1 (ja) * | 2018-08-09 | 2020-02-13 | 株式会社Sumco | ウェーハの検査方法および検査装置 |
| JP2020197530A (ja) * | 2019-05-31 | 2020-12-10 | 株式会社昭和電気研究所 | 外観検査装置 |
| US20210063320A1 (en) * | 2019-08-29 | 2021-03-04 | Shanghai Huali Integrated Circuit Corporation | Method for Detecting Wafer Backside Defect |
| CN112858325A (zh) * | 2019-11-26 | 2021-05-28 | 芯恩（青岛）集成电路有限公司 | 晶圆检测系统及检测方法 |
| CN112951733A (zh) * | 2019-12-11 | 2021-06-11 | 长鑫存储技术有限公司 | 晶边检测系统及检测方法 |
| CN111816582A (zh) * | 2020-07-23 | 2020-10-23 | 上海华力微电子有限公司 | 晶圆键合缺陷位置定位方法及半导体器件样品的制作方法 |
| CN112201596A (zh) * | 2020-10-09 | 2021-01-08 | 上海果纳半导体技术有限公司 | 晶圆缺陷检测设备 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114549527A (zh) * | 2022-04-25 | 2022-05-27 | 苏州高视半导体技术有限公司 | 晶圆检测方法及产品 |
| CN114549527B (zh) * | 2022-04-25 | 2022-08-16 | 苏州高视半导体技术有限公司 | 晶圆检测方法及产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113644000B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108062558B (zh) | 使用位故障和虚拟检查产生一种晶片检查过程 | |
| US8711348B2 (en) | Method of inspecting wafer | |
| US6952653B2 (en) | Single tool defect classification solution | |
| US9262821B2 (en) | Inspection recipe setup from reference image variation | |
| US8826200B2 (en) | Alteration for wafer inspection | |
| US10146036B2 (en) | Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects | |
| US8260034B2 (en) | Multi-modal data analysis for defect identification | |
| JP2002530659A (ja) | 論理集積回路の論理機能試験データを物理的表現にマッピングするためのｉｃ試験ソフトウェア・システム | |
| US11688052B2 (en) | Computer assisted weak pattern detection and quantification system | |
| US7415378B2 (en) | Methods for analyzing critical defects in analog integrated circuits | |
| CN113644000B (zh) | 晶圆检测方法与电子设备 | |
| JP2007335785A (ja) | 半導体ウェハの検査装置、検査方法、及び検査プログラム | |
| CN111858377B (zh) | 测试脚本的质量评价方法、装置、电子设备及存储介质 | |
| US10191112B2 (en) | Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| CN114846341A (zh) | 用于良率损失检测的基于故障密度的聚类 | |
| US7356787B2 (en) | Alternative methodology for defect simulation and system | |
| CN113837983A (zh) | 一种晶圆缺陷分析方法、系统、设备和介质 | |
| US11675275B2 (en) | Positioning method and apparatus for particles on reticle, storage medium, and electronic device | |
| JP2008261692A (ja) | 基板検査システム及び基板検査方法 | |
| JP2017044480A (ja) | 検査装置、及び検査方法 | |
| US9470740B2 (en) | Screening methodology to eliminate wire sweep in bond and assembly module packaging | |
| US10976264B2 (en) | Analysis system | |
| US11899065B2 (en) | System and method to weight defects with co-located modeled faults | |
| TW201426375A (zh) | 用以隔離及／或排除積體電路設計之瑕疵之方法及裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |