CN104966680A - Tm结构晶圆半切测试方法 - Google Patents

Tm结构晶圆半切测试方法 Download PDF

Info

Publication number
CN104966680A
CN104966680A CN201510294242.0A CN201510294242A CN104966680A CN 104966680 A CN104966680 A CN 104966680A CN 201510294242 A CN201510294242 A CN 201510294242A CN 104966680 A CN104966680 A CN 104966680A
Authority
CN
China
Prior art keywords
wafer
structure wafer
hemisection
film
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510294242.0A
Other languages
English (en)
Inventor
王建镖
张健
仲伟宏
王超
黄飞飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510294242.0A priority Critical patent/CN104966680A/zh
Publication of CN104966680A publication Critical patent/CN104966680A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种TM结构晶圆半切测试方法，包括以下步骤：S30：将TM结构晶圆贴到膜上，划片机按照预设参数对已贴膜的TM结构晶圆表面进行半切；S50：将所述TM结构晶圆从所述膜上取下并放置在探针台上进行设置对位及探针测试；S70：当所述探针测试通过时，将所述TM结构晶圆贴膜封装、全切划片、捡片包装；当所述探针测试失败时，返回步骤S30。本发明避免了贴膜偏位导致整片无法测试的风险，从而降低了产品报废率；避免了全切方式下的贴膜收缩扩张导致焊垫之间的位置偏移下的扎针偏位的情况，从而提高了产品良率；不会导致捡片工序的难捡片问题。综上所述，本发明具有操作简便、提高产品合格率等优点。

Description

TM结构晶圆半切测试方法
技术领域
本发明涉及半导体封装测试技术领域，尤其涉及一种TM结构晶圆半切测试方法。
背景技术
近年来，半导体集成电路在成本降低和前道晶圆制造工艺的提升的共同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标，便产生出一种新的Package封装形式WLCSP(Wafer Level ChipScale Packaging)，即晶圆级芯片规模封装，该封装方式不同于传统的芯片封装方式：先切割再封测，而封装后至少增加原芯片20％的体积；此种技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP封装方式的特性优点，一方面是有效地缩减封装体积，不仅明显地缩小内存模块尺寸，而且符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，由于电路布线的线路短且厚，故可有效增加数据传输的频宽、减少电流耗损，且对散热问题助益极大，更提升了数据传输的速度与稳定性。
目前已有多种工艺的WLCSP产品，主要工艺种类包括：Marking面裸晶、Marking面带背胶、球面刷胶等，球面刷胶工艺通常又称为TM结构或Casio工艺，其特征就是整个晶圆表面除了Bump外全是黑色的。由于晶圆表面刷了一层厚度120UM以上的黑胶，将晶圆表面的电路层图案全遮盖住了，所以对于这种工艺的产品无法实现传统的测试方法，因为当今半导体行业中比较知名且常用的探针台均由TEL和TSK两家公司制造，这些常用的探针台在进行芯片对位和角度调整时，必须要求每颗芯片上有唯一的黑白分明、有横有竖的图案，这样探针台的Vision系统方可准确抓取图像并识别定位，才能实现准确扎针测试的目的。
所以目前半导体行业里只有两种方式对TM结构工艺品种进行测试：第一种测试方式是将晶圆贴膜全切割开，并选用带Frame测试功能的探针台进行测试；第二种测试方式是将晶圆贴膜全切割开后，不选取探针台方式进行测试，而是选用转塔式机械手吸取单颗芯片通过Socket方式进行测试。
但上述两种方式各自存在一些问题。
第一种测试方式最大的问题在于：当贴膜位置或角度超出探针台的对位允许范围时，对芯片进行全切割后，将无法重新贴膜并测试，此时该片产品就将面临报废。其次，第一种测试方式对测试精度也会有影响，尤其是规格较小的芯片，因为蓝膜或UV膜的收缩伸展会导致焊垫之间的位置偏移，从而影响扎针的准确性。再次，在某些异常情况下，测试后产品需要保留的，时间久了之后就会影响到捡片包装工序的捡取难度，会造成很大损失甚至报废。
图1为现有技术中一种TM结构晶圆测试方法的流程示意图。
如图1所示，将TM结构晶圆贴到膜上后，划片机对TM结构晶圆进行全切，当探针台因贴膜位置或角度超出探针台的对位允许范围而导致对位错误时，晶圆面临报废问题；当探针测试在某些异常情况下，测试后产品需要保留较长时间的情况下，晶圆同样面临报废问题。
第二种方式的问题在于：首先，机械手的Jam率、故障率会比较高；其次，芯片比较脆弱，通过Socket测试时的定位调整难度比较大，且容易造成芯片缺损，降低合格率，增加纷失率及混批率等风险，而且维护成本也会大大增加，降低设备的利用率。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种解决TM结构WLCSP晶圆因表面没有黑白分明的横竖图案而导致探针台无法识别焊垫之间位置的问题的TM结构晶圆半切测试方法。
本发明提供一种TM结构晶圆半切测试方法，包括以下步骤：
S30：将TM结构晶圆贴到膜上，划片机按照预设参数对已贴膜的TM结构晶圆表面进行半切；
S50：将所述TM结构晶圆从所述膜上取下并放置在探针台上进行设置对位及探针测试；
S70：当所述探针测试通过时，将所述TM结构晶圆贴膜封装、全切划片、捡片包装；当所述探针测试失败时，返回步骤S30。
本发明提供的TM结构晶圆半切测试方法通过划片机在晶圆表面按照焊垫的尺寸陈列式切割出浅浅的方格线，从而使得探针台的Vision系统能抓取黑白分明、有横有竖、每颗芯片上唯一的图像进行对位识别，从而实现对TM结构晶圆进行探针测试。本发明一方面避免了发生由于贴膜偏位使得探针台无法对位，导致整片无法测试的风险，从而降低了产品报废率；另一方面避免了全切方式下的贴膜收缩扩张导致焊垫之间的位置偏移下的扎针偏位的情况，从而提高了产品良率。在遇到产品测试异常需长期保留的情况下，本发明提供的测试方法不会导致捡片工序的难捡片问题，减少了Taping&Reel工序内的纷失率。综上所述，本发明具有操作简便、提高产品合格率等优点。
附图说明
参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1为现有技术中一种TM结构晶圆测试方法的流程示意图。
图2为本发明TM结构晶圆半切测试方法一种实施方式的流程示意图。
图3为本发明TM结构晶圆半切测试方法一种优选实施方式的流程示意图。
图4为本发明TM结构晶圆半切测试方法另一种优选实施方式的流程示意图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
图2为本发明TM结构晶圆半切测试方法一种实施方式的流程示意图。
如图2所示，在本实施方式中，本发明TM结构晶圆测试方法包括：
S30：将TM结构晶圆贴到膜上，划片机按照预设参数对已贴膜的TM结构晶圆表面进行半切；
S50：将所述TM结构晶圆从所述膜上取下并放置在探针台上进行设置对位及探针测试；
S70：当所述探针测试通过时，将所述TM结构晶圆贴膜封装、全切划片、捡片包装；当所述探针测试失败时，返回步骤S30。
具体地，本发明提供的TM结构晶圆半切测试方法通过划片机在TM结构晶圆表面按照预设焊垫尺寸以陈列式的方式切割出浅浅的方格线，从而使得探针台的Vision系统能抓取黑白分明、有横有竖、每颗芯片上唯一的图像进行对位识别，从而实现对TM结构晶圆进行探针测试。
图3为本发明TM结构晶圆半切测试方法一种优选实施方式的流程示意图。
如图3所示，在一种优选实施方式中，本发明在步骤S30之前还包括：
S10：对接收的TM结构晶圆进行来料质量控制检验；当检验不合格时退换本批接收的TM结构晶圆，重复步骤S10。
图4为本发明TM结构晶圆半切测试方法另一种优选实施方式的流程示意图。
如图4所示，在一种优选实施方式中，本发明在步骤S30之后还包括：
S40：对半切后的TM结构晶圆进行半切质量控制检验，当检验不合格时，将所述TM结构晶圆从所述膜上取下，返回步骤S30。
优选地，当所述设置对位出错时，重新将TM结构晶圆贴到膜上，返回步骤S50。
优选地，对所述TM结构晶圆进行全切划片后进行全切质量控制检验，当检验不合格时，重复进行全切划片。
优选地，所述半切的切割深度为所述TM结构晶圆的胶体层厚度±10μm。
优选地，所述胶体层厚度不小于120μm。
综上所述，本发明一方面避免了发生由于贴膜偏位使得探针台无法对位，导致整片无法测试的风险，从而降低了产品报废率；另一方面避免了全切方式下的贴膜收缩扩张导致焊垫之间的位置偏移下的扎针偏位的情况，从而提高了产品良率；在遇到产品测试异常需长期保留的情况下，本发明提供的测试方法不会导致捡片工序的难捡片问题，减少了Taping&Reel工序内的纷失率。本发明具有操作简便、提高产品合格率等优点。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种TM结构晶圆半切测试方法，其特征在于，包括以下步骤：
S30：将TM结构晶圆贴到膜上，划片机按照预设参数对已贴膜的TM结构晶圆表面进行半切；
S50：将所述TM结构晶圆从所述膜上取下并放置在探针台上进行设置对位及探针测试；
S70：当所述探针测试通过时，将所述TM结构晶圆贴膜封装、全切划片、捡片包装；当所述探针测试失败时，返回步骤S30。
2.根据权利要求1所述的TM结构晶圆半切测试方法，其特征在于，在步骤S30之前还包括：
S10：对接收的TM结构晶圆进行来料质量控制检验；当检验不合格时退换本批接收的TM结构晶圆，重复步骤S10。
3.根据权利要求1所述的TM结构晶圆半切测试方法，其特征在于，所述步骤S30之后还包括：
S40：对半切后的TM结构晶圆进行半切质量控制检验，当检验不合格时，将所述TM结构晶圆从所述膜上取下，返回步骤S30。
4.根据权利要求1所述的TM结构晶圆半切测试方法，其特征在于，当所述设置对位出错时，重新将TM结构晶圆贴到膜上，返回步骤S50。
5.根据权利要求1所述的TM结构晶圆半切测试方法，其特征在于，对所述TM结构晶圆进行全切划片后进行全切质量控制检验，当检验不合格时，重复进行全切划片。
6.根据权利要求1所述的TM结构晶圆半切测试方法，其特征在于，所述半切的切割深度为所述TM结构晶圆的胶体层厚度±10μm。
7.根据权利要求6所述的TM结构晶圆半切测试方法，其特征在于，所述胶体层厚度不小于120μm。
CN201510294242.0A 2015-06-01 2015-06-01 Tm结构晶圆半切测试方法 Pending CN104966680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510294242.0A CN104966680A (zh) 2015-06-01 2015-06-01 Tm结构晶圆半切测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510294242.0A CN104966680A (zh) 2015-06-01 2015-06-01 Tm结构晶圆半切测试方法

Publications (1)

Publication Number Publication Date
CN104966680A true CN104966680A (zh) 2015-10-07

Family

ID=54220701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510294242.0A Pending CN104966680A (zh) 2015-06-01 2015-06-01 Tm结构晶圆半切测试方法

Country Status (1)

Country Link
CN (1) CN104966680A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409714A (zh) * 2016-10-10 2017-02-15 江苏纳沛斯半导体有限公司 裸片测试方法及晶圆
CN111458619A (zh) * 2020-04-15 2020-07-28 长春长光辰芯光电技术有限公司 背照式cmos图像传感器的低温测试方法
CN112259644A (zh) * 2019-07-22 2021-01-22 山东浪潮华光光电子股份有限公司 测试led芯片参数的方法
CN112820659A (zh) * 2019-11-15 2021-05-18 山东浪潮华光光电子股份有限公司 一种砷化镓基led芯片的半切测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201966213U (zh) * 2011-01-17 2011-09-07 泉州市金太阳电子科技有限公司 发光二极管晶片、测试探针组结构及其掩模
CN102468382A (zh) * 2010-11-15 2012-05-23 大连美明外延片科技有限公司 一种GaAs衬底AlGaInP发光二极管的制备方法
CN104476684A (zh) * 2014-12-16 2015-04-01 马鞍山太时芯光科技有限公司 一种新型结构的led芯片切割刀具及led芯片切割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468382A (zh) * 2010-11-15 2012-05-23 大连美明外延片科技有限公司 一种GaAs衬底AlGaInP发光二极管的制备方法
CN201966213U (zh) * 2011-01-17 2011-09-07 泉州市金太阳电子科技有限公司 发光二极管晶片、测试探针组结构及其掩模
CN104476684A (zh) * 2014-12-16 2015-04-01 马鞍山太时芯光科技有限公司 一种新型结构的led芯片切割刀具及led芯片切割方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409714A (zh) * 2016-10-10 2017-02-15 江苏纳沛斯半导体有限公司 裸片测试方法及晶圆
CN112259644A (zh) * 2019-07-22 2021-01-22 山东浪潮华光光电子股份有限公司 测试led芯片参数的方法
CN112259644B (zh) * 2019-07-22 2022-02-08 山东浪潮华光光电子股份有限公司 测试led芯片参数的方法
CN112820659A (zh) * 2019-11-15 2021-05-18 山东浪潮华光光电子股份有限公司 一种砷化镓基led芯片的半切测试方法
CN111458619A (zh) * 2020-04-15 2020-07-28 长春长光辰芯光电技术有限公司 背照式cmos图像传感器的低温测试方法

Similar Documents

Publication Publication Date Title
CN104966680A (zh) Tm结构晶圆半切测试方法
CN104465315B (zh) 3d叠层芯片封装器件的芯片分离方法
CN101488492B (zh) 具有基板辨识码的半导体封装构造及其制造方法
CN103163442B (zh) 一种晶圆测试方法
CN103969569A (zh) 集成电路的背面光学失效定位样品制备方法及分析方法
JP6387256B2 (ja) 半導体装置の製造方法
CN106531653A (zh) 使用单一探针测试芯片的多个连接垫的测试装置及方法
JP2006222119A (ja) 半導体装置の製造方法
CN105706215A (zh) 半导体元件的制造方法和半导体元件
CN103579171A (zh) 半导体封装件及其制造方法
CN105374726B (zh) 一种封装拾取芯片的定位方法
CN208240624U (zh) 半导体封装测试装置
TW201926500A (zh) 半導體晶粒分選和測試處理器系統及其方法
CN104867809B (zh) 封装器件的定点研磨方法
CN102163544B (zh) 封装载板条及其防止混料方法
CN106409714A (zh) 裸片测试方法及晶圆
CN108648999A (zh) 半导体的封装方法
US8173552B2 (en) Method of fabricating an identification mark utilizing a liquid film assisted by a laser
CN107392492B (zh) 一种半导体智能化管理系统
CN108069386B (zh) 一种陶瓷基板结构及切割方法
CN113921500A (zh) 一种硅片级划片槽的封装方法
CN203707118U (zh) 一种改善半导体芯片封装可靠性的结构
JP2007194530A (ja) 耐性評価可能装置
CN107863321A (zh) 一种硅片晶圆划片工艺
CN104319244B (zh) 一种芯片失效中心点的定位方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151007