CN105374726B - 一种封装拾取芯片的定位方法 - Google Patents
一种封装拾取芯片的定位方法 Download PDFInfo
- Publication number
- CN105374726B CN105374726B CN201510689175.2A CN201510689175A CN105374726B CN 105374726 B CN105374726 B CN 105374726B CN 201510689175 A CN201510689175 A CN 201510689175A CN 105374726 B CN105374726 B CN 105374726B
- Authority
- CN
- China
- Prior art keywords
- chip
- positioning
- disk
- map file
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开了一种封装拾取芯片的定位方法。该定位方法，在集成电路生产设计过程中，选取圆片边缘的三角形未曝光区域作为定位区域；在集成电路的芯片制造过程中，选择该三角形未曝光区域中的一个或者两个区域不曝光，不刻蚀，并选择定位点进行拾片定位；在集成电路测试流程中，避过三角形未曝光区域，并在芯片图文件中标志好或坏芯片，而没有被测试过的芯片标志为无效芯片；在集成电路芯片封装拾片过程中，使用芯片图进行拾取芯片，通过芯片图中的定位标记和实物圆片上的特殊定位图形进行对应，从而实现芯片图文件和实物圆片的一一对应，从而避免封装过程中拾错芯片的问题。
Description
技术领域
本发明涉及集成电路制造工艺和流程，以及集成电路芯片封装领域，特别是采用定位方式拾取芯片的集成电路封装领域。
背景技术
随着集成电路技术日新月异，芯片尺寸越来越小，单片晶圆所产出的芯片越来越多，芯片裸片的成本在整个集成电路设计到应用端的流程中所占的比例越来越小，同时由于芯片功能的增加和封装管脚的增多，集成电路芯片的封装越来越具有挑战性，封装成本占据的成本越来越大，所以如何减少封装过程中的失误率就变得越来越重要，作为芯片封装第一个步骤的拾取芯片裸片的步骤就变得尤为重要。
现有集成电路芯片制造和封装流程中，集成电路晶圆生产、测试流程之后，晶圆生产商或者测试供应商会根据测试生成好坏的芯片图（Wafer Map），封装供应商会根据该芯片图来识别实物圆片上的好坏芯片，从而拾取好芯片进行封装，而将坏芯片留在废膜上。但是使用芯片图识别拾取芯片存在较大的隐患就是拾错问题，如何实现芯片图文件和实物圆片一一对应而不出错，就成为芯片图文件拾取芯片进行封装首要解决的问题。
发明内容
针对上述存在的芯片图和实物圆片对应问题以及封装拾错芯片问题，本发明的目的是提供一种操作简单、方便实用的封装拾取芯片定位方法。
为了达到上述发明目的，本发明的技术方案以如下具体步骤实现：
1）在集成电路生产设计过程中，选取圆片边缘的未曝光区域作为定位区域，该定位区域成平面三角形；
2）在集成电路的芯片制造过程中，选择该三角形未曝光区域中的一个或者两个区域不曝光，不刻蚀，并选取尖角处定位芯片中的一个或者两个作为定位点进行拾片定位，并将不适用圆片的缺角作为定位缺口；
3）在集成电路测试流程中，避过该三角形未曝光区域，测试过的芯片在最终结果记录的芯片图文件中标志为好芯片或者坏芯片，而没有被测试过的芯片标志为无效芯片，并在该芯片图文件中三角形未曝光区域标志为无效芯片区域，成为该芯片图文件中的定位芯片；
4）在集成电路芯片封装拾片过程中，把最终结果记录的芯片图文件导入芯片拾取设备，识别该芯片图文件中的定位芯片，同时，设备光学显微镜识别实际圆片中三角形未曝光区域定位点，实现该芯片图和实物圆片的点对点定位，实现芯片封装定位。
本发明的封装拾取芯片定位方法，操作简单，方便易用，通过此拾取芯片定位方法，封装过程中使用芯片图进行拾取芯片，通过芯片图中的定位标记和实物圆片上的特殊定位图形进行对应，一方面，解决了芯片图文件和实物圆片存在的无法有效一一对应问题，另一方面，还避免封装过程中拾错芯片的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步说明。
图1为本发明集成电路制造过程中形成的单个或多个定位区域的芯片图。
图2为本发明芯片测试过程中形成的定位点区域的芯片图。
具体实施方式
参看图1和图2，本发明封装拾取芯片的定位方法包括两个部分的修改，图1为圆片实物及其集成电路中的曝光区域排布，其中10为圆片的定位缺口（Notch），区域20、30、40为边缘的有效芯片最少的曝光区域；图2为圆片测试的芯片图（Wafer Map）一部分，定位点50为与实物定位区域对应的芯片图芯片位置。
参看图1和图2，基于本发明定位方法的T2174等系列产品均已实现量产，圆片生产制造、圆片测试和封装拾片阶段均未出现错误。
采用本发明各实施例的集成电路生产、测试和封装拾取芯片的定位方法，具体步骤如下：
1）在T2174等产品生产制造过程中，选取圆片边缘的区域不曝光、不刻蚀（约50颗芯片左右的区域），形成三角形未曝光区域30；
2）在三角形未曝光区域的顶点处芯片，芯片与其相邻的3颗圆片内芯片表面图像完全不同，从而在圆片上形成特殊的定位芯片31；
3）在集成电路测试过程中，三角形未曝光区域芯片由于无功能，所以测试会跳过此区域内芯片，从而在最终测试结果记录的芯片图中形成特殊的记录区域，在特殊记录区域顶点在结果记录芯片图中记录为R，标志为定位芯片50，其余实物圆片上的定位芯片31相对应；
4）在集成电路封装过程中，芯片拾取步骤中，设备会把最终测试结果记录的芯片图导入设备中并识别好芯片（标志为A）、坏芯片（标志为F）、定位芯片50（标志为R）等分布；同时实物圆片也会传送进入拾片设备，拾片设备上的光学显微镜识别芯片表面图形和分布，包括圆片上的定位芯片31；
5）拾片设备根据最终测试结果记录芯片图的定位芯片50和实物圆片上的定位芯片31一一对应，从而实现记录图和实物的对应，从而实现拾片设备根据测试结果记录图中的好芯片的分布来拾取圆片实物上的芯片，从而实现最终的封装定位。
上述仅为本发明的具体实施例，本领域普通技术人员在不脱离本发明技术思路的基础上能有许多变形和变化，这些显而易见形成的技术方案也包含在本发明保护的技术范围内。
Claims (1)
1.一种封装拾取芯片的定位方法，其特征在于， 具体步骤如下：
1）在集成电路生产设计过程中，选取圆片边缘的未曝光区域(20、30、40)作为定位区域，该定位区域成平面三角形；
2）在集成电路的芯片制造过程中，选择该三角形未曝光区域中的一个或者两个区域不曝光，不刻蚀，并选取尖角处定位芯片 (21、31、41)中的一个或者两个作为定位点进行拾片定位，并将不适用圆片的缺角作为定位缺口（10）；
3）在集成电路测试流程中，避过该三角形未曝光区域，测试过的芯片在最终结果记录的芯片图文件中标志为好芯片或者坏芯片，没有被测试过的芯片标志为无效芯片，并在该芯片图文件中三角形未曝光区域标志为无效芯片区域，成为该芯片图文件中的定位芯片(50)；
4）在集成电路芯片封装拾片过程中，把最终结果记录的芯片图文件导入芯片拾取设备，识别该芯片图文件中的定位芯片(50)，同时，设备光学显微镜识别实际圆片中三角形未曝光区域定位点，实现该芯片图和实物圆片的点对点定位，实现芯片封装定位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510689175.2A CN105374726B (zh) | 2015-10-22 | 2015-10-22 | 一种封装拾取芯片的定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510689175.2A CN105374726B (zh) | 2015-10-22 | 2015-10-22 | 一种封装拾取芯片的定位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374726A CN105374726A (zh) | 2016-03-02 |
| CN105374726B true CN105374726B (zh) | 2018-02-27 |
Family
ID=55376793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510689175.2A Active CN105374726B (zh) | 2015-10-22 | 2015-10-22 | 一种封装拾取芯片的定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105374726B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449096B (zh) * | 2018-11-08 | 2021-12-03 | 科为升视觉技术（苏州）有限公司 | 识别检测晶元芯片的方法 |
| GB2590048B (en) | 2019-03-29 | 2023-08-30 | Sino Ic Tech Co Ltd | Halo test method for an optical chip in an integrated circuit |
| CN111816599B (zh) * | 2020-07-14 | 2021-05-18 | 长江存储科技有限责任公司 | 晶粒定位器及晶粒的定位方法 |
| CN113451274B (zh) * | 2020-10-28 | 2022-08-05 | 重庆康佳光电技术研究院有限公司 | Led芯片组件、显示面板及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1217654A2 (de) * | 2000-12-22 | 2002-06-26 | Infineon Technologies AG | Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von einem Wafer zu Waferlayoutversatz, zugehörige Anlagen und zugehöriges Programm |
| CN101097905A (zh) * | 2006-06-30 | 2008-01-02 | 富士通株式会社 | 半导体器件及其制造方法 |
| CN101964316A (zh) * | 2009-07-24 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 晶圆测试方法 |
| CN104795317A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 晶圆定位方法 |
-
2015
- 2015-10-22 CN CN201510689175.2A patent/CN105374726B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1217654A2 (de) * | 2000-12-22 | 2002-06-26 | Infineon Technologies AG | Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von einem Wafer zu Waferlayoutversatz, zugehörige Anlagen und zugehöriges Programm |
| CN101097905A (zh) * | 2006-06-30 | 2008-01-02 | 富士通株式会社 | 半导体器件及其制造方法 |
| CN101964316A (zh) * | 2009-07-24 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 晶圆测试方法 |
| CN104795317A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 晶圆定位方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105374726A (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374726B (zh) | 一种封装拾取芯片的定位方法 | |
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| JP3055104B2 (ja) | 半導体パッケ―ジの製造方法 | |
| KR100721356B1 (ko) | 반도체 장치의 생산 관리 방법 | |
| CN108519550A (zh) | 集成电路晶圆测试优化方法 | |
| US20090236739A1 (en) | Semiconductor package having substrate id code and its fabricating method | |
| CN101488492B (zh) | 具有基板辨识码的半导体封装构造及其制造方法 | |
| CN104752252A (zh) | 表征晶背缺陷的方法 | |
| CN108695284A (zh) | 包括纵向集成半导体封装体组的半导体设备 | |
| CN107204333B (zh) | 一种柔性基板封装结构的封装方法 | |
| CN103035549B (zh) | 生产流程和可复用测试方法 | |
| CN106328517A (zh) | 一种二极管封装的制备工艺 | |
| JP2006010676A (ja) | 半導体デバイスの再テスト方法 | |
| CN105329850A (zh) | 圆片级芯片尺寸封装的测试方法 | |
| CN104966680A (zh) | Tm结构晶圆半切测试方法 | |
| TW201840260A (zh) | 檢查治具之製造方法 | |
| CN111837244B (zh) | 用于电子元件的衬底及其制造方法 | |
| US8445906B2 (en) | Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device | |
| CN106876290A (zh) | 晶圆级扇出型封装件及其制造方法 | |
| US9041229B1 (en) | Merged fiducial for semiconductor chip packages | |
| CN102623369A (zh) | 一种晶圆检验方法 | |
| US11340287B2 (en) | Capacitor with visual indicator | |
| CN104425330A (zh) | 搬运集成电路的方法和结构 | |
| JP2008028426A (ja) | 半導体装置の製造方法 | |
| KR100370844B1 (ko) | 반도체패키지제조를위한마킹방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 0611-06, 6 / F, block D, Tsinghua Tongfang science and technology building, No. 1 courtyard, Wangzhuang Road, Haidian District, Beijing 100083 Patentee after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Address before: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing. Patentee before: BEIJING TONGFANG MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220927 Address after: In Xinxing Electronic Industrial Park, Yutian County, Tangshan City, Hebei Province, 063000 (west of Yuzun West Road) Patentee after: Tangshan jiezhun core measurement information technology Co.,Ltd. Address before: No. 0611-06, 6 / F, block D, Tsinghua Tongfang science and technology building, No. 1 courtyard, Wangzhuang Road, Haidian District, Beijing 100083 Patentee before: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. |