CN101488492B - 具有基板辨识码的半导体封装构造及其制造方法 - Google Patents

具有基板辨识码的半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN101488492B
CN101488492B CN2008100004990A CN200810000499A CN101488492B CN 101488492 B CN101488492 B CN 101488492B CN 2008100004990 A CN2008100004990 A CN 2008100004990A CN 200810000499 A CN200810000499 A CN 200810000499A CN 101488492 B CN101488492 B CN 101488492B
Authority
CN
China
Prior art keywords
substrate
identification code
semiconductor packaging
packaging structure
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100004990A
Other languages
English (en)
Other versions
CN101488492A (zh
Inventor
陈锦弟
洪菁蔚
余秉勋
王进发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN2008100004990A priority Critical patent/CN101488492B/zh
Publication of CN101488492A publication Critical patent/CN101488492A/zh
Application granted granted Critical
Publication of CN101488492B publication Critical patent/CN101488492B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是有关于一种具有基板辨识码的半导体封装构造及其制造方法。一基板的下表面形成有一线路层与一焊罩层，该焊罩层大致覆盖该线路层与一非线路区。一晶片设置于该基板的该上表面。该基板辨识码避开该线路层并以激光刻印方式烧制于该基板的该焊罩层或封胶体，用以标示基板的生产批号。故可由封装构造追踪基板批号，做为品质管理与异常追溯且不变更使用外观。此外，该基板辨识码的形成可以使用既有的半导体封装使用的激光刻印机台，并同时实施在激光刻印步骤，具有制作的方便性，并且不会损伤基板的线路层。

Description

具有基板辨识码的半导体封装构造及其制造方法
技术领域
本发明涉及一种半导体装置，特别是涉及一种具有基板辨识码的半导体封装构造及其制造方法。
背景技术
在半导体封装工艺中会使用基板条(或称为阵列封装基板或母板)做为构装元件，其是由多个矩阵排列的基板单元所构成，其数量可约数十至数百个之多。在完成半导体封装后，该些阵列基板会经过切割以形成独立分开的晶片封装构造。为了做后续的生产管理、品质控管及产品追踪，会在基板上做一基板识别标记，以供管理。然而习知的基板识别标记形成在基板工艺中，会增加制作成本并在半导体封装工艺中被覆盖或切除。
中国台湾专利公开公报200737484号揭示了一种基板辨识码的制作方法，其是在基板线路层上的金属薄膜或其他层数的金属层上，以激光光束形成一辨识码。该辨识码形成在基板工艺，并且利用习知基板在制成半导体封装构造之后，该辨识码将被切除或是被其它元件如晶片或封装体所覆盖，无法由半导体封装构造的外观目视获得基板辨识码的资讯，故无法经由半导体封装产品追踪到基板的生产批号，也就无法在封装产品出货前的测试以及最终使用阶段进行基板的品质管理与异常追溯。
由此可见，上述现有的半导体封装构造的基板辨识码在产品结构、制造方法上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的具有基板辨识码的半导体封装构造及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的主要目的在于，克服现有的半导体封装构造的基板辨识码存在的缺陷，而提供一种新型的具有基板辨识码的半导体封装构造及其制造方法，所要解决的技术问题是利用激光刻印方式在基板的焊罩层与封胶体等绝缘材料烧制基板辨识码与商品标记，用以标示基板的生产批号及注明商品的规格及制造者，以便在半导体封装工艺之后进行追踪基板批号，做为品质管理与异常追溯，并且不会变更半导体封装构造的使用外观，非常适于实用。
本发明的另一目的在于，克服现有的半导体封装构造的基板辨识码存在的缺陷，而提供一种新的具有基板辨识码的半导体封装构造及其制造方法，所要解决的技术问题是在激光刻印时不需要调整激光光或变更激光刻印机台，能以一次翻转双面激光标印达成该基板辨识码的形成方式，故可以使用既有的半导体封装使用的激光刻印机台并同时实施在激光刻印步骤，具有制作的方便性，并且不会损伤基板的线路层，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装构造，包括：一基板，具有一上表面及一下表面，其中该下表面形成有一线路层与一焊罩层并包括有一非线路区，该焊罩层大致覆盖该线路层与该非线路区；一晶片，设置于该基板的该上表面；以及一基板辨识码，以激光刻印方式烧制于该基板的该下表面并避开该线路层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装构造，其中所述的基板辨识码形成于该焊罩层位于该非线路区的区域内。
前述的半导体封装构造，其中还包括一封胶体，形成于该基板的该上表面，以密封该晶片。
前述的半导体封装构造，其中还包括一商品标记，以激光刻印方式烧制于该封胶体。
前述的半导体封装构造，其中所述的封胶体更局部形成于该基板的该下表面。
前述的半导体封装构造，其中所述的基板辨识码形成于该封胶体外露于该基板的该下表面的部位。
前述的半导体封装构造，其中还包括有多个外接端子，其设置于该基板的该下表面。    
前所述的半导体封装构造，其中所述的基板辨识码位于该基板的该下表面的一边缘。
前述的半导体封装构造，其中所述的基板辨识码贯穿该焊罩层。
前所述的半导体封装构造，其中所述的基板的该下表面另形成有一虚置金属垫，其位于该非线路区内。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体封装构造的制造方法，包括以下工艺步骤：提供一基板，具有一上表面以及一下表面，其中该下表面形成有一线路层与一焊罩层并包括有一非线路区，该焊罩层大致覆盖该线路层与该非线路区；设置一晶片于该基板的该上表面；以及以激光刻印方式烧制一基板辨识码于该基板的该下表面并避开该线路层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装构造的制造方法，其中所述的基板辨识码形成于该焊罩层位于该非线路区的区域内。
前述的半导体封装构造的制造方法，其中还包括的步骤为：形成一封胶体于该基板的该上表面，以密封该晶片。
前述的半导体封装构造的制造方法，其中还包括的步骤为：以激光刻印方式烧制一商品标记于该封胶体。
前述的半导体封装构造的制造方法，其中所述的商品标记与该基板辨识码以一次翻转双面激光标印方式达成。
前述的半导体封装构造的制造方法，其中所述的封胶体更局部形成于该基板的该下表面。
前述的半导体封装构造的制造方法，其中所述的基板辨识码形成于该封胶体外露于该基板的该下表面的部位。
前述的半导体封装构造的制造方法，其中还包括的步骤为：设置多个外接端子于该基板的该下表面。
前述的半导体封装构造的制造方法，其中所述的基板辨识码位于该基板的该下表面的一边缘。
前述的半导体封装构造的制造方法，其中所述的基板辨识码贯穿该焊罩层。
前述的半导体封装构造的制造方法，其中所述的基板的该下表面另形成有一虚置金属垫，其位于该非线路区内。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明一种具有基板辨识码的半导体封装构造及其制造方法，具有下列优点及有益效果：
(1)利用激光刻印方式，在基板的焊罩层与封胶体等绝缘材料烧制基板辨识码与商品标记，用来标示基板的生产批号及注明商品的规格和制造者，以便于在半导体封装工艺之后进行追踪基板批号，做为品质管理与异常追溯并且不会变更半导体封装构造的使用外观。
(2)在激光刻印时，不需要调整激光光或变更激光刻印机台，能以一次翻转双面激光标印达成该基板辨识码的形成方式，故可以使用既有的半导体封装使用的激光刻印机台并同时实施在激光刻印步骤，具有制作的方便性，并且不会损伤基板的线路层。
本发明具有上述优点及实用价值，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体封装构造的基板辨识码具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明第一具体实施例的一种具有基板辨识码的半导体封装构造的截面示意图。
图2是本发明第一具体实施例的一种具有基板辨识码的半导体封装构造的基板下表面的示意图。
图3是本发明第一具体实施例的一种具有基板辨识码的半导体封装构造的基板辨识码的局部放大截面图。
图4是本发明第一具体实施例的一种具有基板辨识码的半导体封装构造的基板辨识码的另一变化例的局部放大截面图。
图5是本发明第一具体实施例的一种具有基板辨识码的半导体封装构造的制造方法的流程图。
图6是本发明第一具体实施例的一种具有基板辨识码的半导体封装构造的制造方法中基板辨识码的形成方法的流程图。
图7是本发明第二具体实施例的一种具有基板辨识码的半导体封装构造的截面示意图。
图8是本发明第二具体实施例的一种具有基板辨识码的半导体封装构造的基板下表面的示意图。
11：提供基板
12：设置晶片于基板
13：电性连接
14：形成封胶体于基板
15：设置外接端子
16：激光刻印
16A：激光刻印烧制商品标记
16B：翻转已封装基板
16C：激光刻印烧制基板辨识码
17：切割基板
100：半导体封装构造
110：基板             111：上表面          112：下表面
113：线路层           114：焊罩层          115：非线路区
116：虚置金属垫       117：外接垫          118：核心层
120：晶片             121：焊垫
130：基板辨识码       130’：基板辨识码    140：封胶体
150：商品标记         160：外接端子        170：电性连接元件
200：半导体封装构造
210：基板             211：上表面          212：下表面
213：线路层           214：焊罩层          215：非线路区
217：外接垫           218：中央槽孔        219：周边槽孔
220：晶片             221：焊垫
230：基板辨识码       240：封胶体          250：商品标记
260：外接端子         270：电性连接元件
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段，以下结合附图及较佳实施例，对依据本发明提出的具有基板辨识码的半导体封装构造及其制造方法的具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。为了方便说明，在以下的实施例中，相同的元件以相同的编号表示。
依据本发明的第一具体实施例的一种具有基板辨识码的半导体封装构造及其制造方法，配合参阅图1至图6说明如下。请参阅图1所示，一种半导体封装构造100，主要包括一基板110、一晶片120以及一基板辨识码130。其中，该基板110具有一上表面111以及一下表面112。该基板110作为晶片载体并具有单层或多层线路结构。在本实施例中，该基板110的该上表面111及下表面112各形成有一线路层113与一焊罩层114，并可利用多个电性导通贯孔(图中未绘出)电性连接上、下表面的线路层113。其中，位于该上表面111的线路层113包括多个内接垫，位在该下表面112的线路层113包括多个外接垫117，用以设置多个外接端子160。
该基板110的该下表面112并包括有一非线路区115，该焊罩层114大致覆盖该线路层113与该非线路区115。而该非线路区115为相对于该线路层113的无线路分布的区域，通常位于该下表面112的侧边或角隅。
该晶片120设置于该基板110的该上表面111。在本实施例中，可利用一如B阶(B-stage)印刷粘胶层或是PI(polyimide，聚亚酰胺)胶带或其它黏晶材料，可将该晶片120的背面贴附于该基板110的该上表面111。此外，该晶片120具有多个位于其主动面的焊垫121，可利用多个电性连接元件170，例如焊线，电性连接该晶片120的该些焊垫121至该基板110的多个内接垫，以达成该晶片120与该基板110的电性互连。
此外，如图1所示，该半导体封装构造100可另包括一封胶体140，其形成于该基板110的该上表面111，以密封该晶片120与该些电性连接元件170，提供适当的封装保护以防止电性短路与尘埃污染。另外，该半导体封装构造100，可另包括一商品标记150，其以激光刻印方式烧制于该封胶体140的上表面，可用以注明商品的规格或制造者等资讯。该商品标记150通常由文字、图形、字母、数字、三维标志或上述的组合构成。
请参阅图1、图2及图3所示，该基板辨识码130以激光刻印方式烧制于该基板110的该下表面112并避开该线路层113。具体而言，该基板辨识码130可形成于该焊罩层114位于该非线路区115的区域内。此外，如图2所示，该基板辨识码130可位于该基板110的该下表面112的一角隅或一边缘，以使该基板辨识码130远离至该基板110，并且对应于晶片覆盖区之外，故在激光刻印时不会损伤该晶片120的内部积体电路。
详细而言，如图2及图3所示，该基板辨识码130以非连续性蚀刻方式，将激光光束打在该非线路区115上的焊罩层114，进而将辨视用的数字(number)、文字(text)、符号(special symbol)、图形(graphical)或上述的组合，刻印烧制成为一基板辨识码130，可用来标示该基板110的生产批号、检查号、位置编号、母板的序号或其他相关工艺的编号等等，可以迅速而准确地知道该基板110的生产日期、批号时间、在哪条生产线上制造的、所用的生产设备或供应商等等资料。
因此，本发明的主要功效为该基板辨识码130是被创造在半导体封装工艺之后，并续存于该半导体封装构造100的隐藏表面(即该基板110的下表面112)，可由该半导体封装构造100以对该基板110进行品质管理与异常追溯。此外，当该半导体封装构造100利用该些外接端子160表面接合至一外部印刷电路板(图中未绘出)，在该基板110上的该封胶体140为外露，可观视到该商品标记150，而该基板辨识码130则能被隐藏在该半导体封装构造100的底部，不会变更产品使用外观。当使用上发生故障不良或是在产品出货之前最终测试发现有不良的半导体封装构造100，可由该半导体封装构造100的隐藏表面(即该基板110的下表面112)得知该基板辨识码130，以进行基板的品质管理与异常追溯。
此外，该基板辨识码130的形成方式可以使用既有的半导体封装使用的激光刻印机台并同时实施在激光刻印步骤，具有制作的方便性，并且不会损伤该基板110的该线路层113。在本实施例中，可以控制激光光的能量与聚焦，令该基板辨识码130可不贯穿该焊罩层114(如图3所示)，以避免损伤到该基板110的核心层118或内部线路结构。
在一较佳的变化例中，如图4所示，该基板110的该下表面112可另形成有一虚置金属垫116，其为位于该非线路区115内，可为独立岛块而电性绝缘于该线路层113，另一种基板辨识码130’可贯穿该焊罩层114，而打在该虚置金属垫116上，该虚置金属垫116可避免激光烧印该基板辨识码130时损伤到该基板110的核心层118。
该基板辨识码130与该商品标记150皆烧制在该焊罩层114或该封胶体140等绝缘材料，在激光刻印时无需调整激光光或变更激光刻印机台的设定参数，能以一次翻转双面激光标印达成。请参阅图5及图6所示，本发明进一步说明该半导体封装构造100的制造方法，以说明本发明的上述功效。
请参阅图5所示，该半导体封装构造100的制造方法主要包括以下的步骤：提供基板(步骤11)、设置晶片于基板(步骤12)、电性连接(步骤13)、形成封胶体于基板(步骤14)、设置外接端子(步骤15)、激光刻印(步骤16)以及切割基板(步骤17)。其中，如图6所示，激光刻印(步骤16)的详细步骤又分为激光刻印烧制商品标记(步骤16A)、翻转已封装基板(步骤16B)以及激光刻印烧制基板辨识码(步骤16C)，依步骤顺序配合图1的元件详述如下。
首先，在提供基板的步骤11中，配合参阅图1，提供该基板110。该基板110作为半导体封装构造100的晶片载体，在半导体封装工艺中，多个基板110一体形成于一基板条(或可称为阵列基板或母板)，或可预先裁切成所需尺寸。
接着，进行设置晶片于基板的步骤12，设置该晶片120于该基板110的该上表面111。但不受限地，可在往上堆叠更多个晶片120，如三个、四个或更多，而形成一堆叠的半导体封装构造。
之后，进行电性连接的步骤13，可以利用例如打线技术来形成多个焊线，作为该些电性连接元件170，电性连接该晶片120的该些焊垫121至该基板110的内接垫。
之后，进行形成封胶体于基板的步骤14，可利用压模(transfermolding)技术形成一封胶体140在该基板110的该上表面111，以密封该晶片120与该些电性连接元件170。
之后，进行设置外接端子的步骤15，利用植球或/与回焊技术将该些外接端子160设置于该些外接垫117，故该些外接端子160位于该基板110的该下表面112。该些外接端子160可为金属球、锡膏、接触垫或接触针等等。在本实施例中，该些外接端子160为焊球，藉以组成多晶片球格阵列封装。
之后，进行激光刻印的步骤16。如图6所示，步骤16更包括有激光刻印烧制商品标记的步骤16A、翻转已封装基板的步骤16B以及激光刻印烧制基板辨识码的步骤16C。首先，配合参阅图1，以激光刻印方式烧制该商品标记150在该封胶体140的上表面。之后，翻转该已封装的基板110，再以激光刻印方式烧制该基板辨识码130在该基板110的该下表面112，并避开该线路层113。故该商品标记150与该基板辨识码130以一次翻转双面激光标印方式达成，在该商品标记150与该基板辨识码130的激光刻印过程之间会包括有一基板翻面的步骤，但可不需要调整激光光或变更激光刻印机台的设定参数。
最后，进行切割基板的步骤17。由于在本实施例的工艺中，该基板110仍以多个型态一体连接于一基板条。一切割刀可将该基板条裁切成所需基板尺寸，以构成如图1所示个别的半导体封装构造100。而每一半导体封装构造100仍具有该可被观视的基板辨识码130，  一基板条的所有的基板辨识码130皆为相同，当该基板条被切割成多个基板110后，能根据每一半导体封装构造100的该基板辨识码130得知基板条的生产批号。当发生该半导体封装构造100发生异常不良时，可追踪到所使用的基板110，进一步可根据该基板辨识码130迅速追溯到基板条(母板)，找出故障来源，避免后续的错误，进而提升产品的良率。
本发明的第二具体实施例，请参阅图7所示，揭示另一种具有基板辨识码的半导体封装构造。该半导体封装构造200主要包括一基板210、一晶片220以及一基板辨识码230。该基板210具有一上表面211以及一下表面212。该晶片220设置于该基板210的该上表面211。其中该下表面212形成有一线路层213与一焊罩层214并包括有一非线路区215，该焊罩层214大致覆盖该线路层213与该非线路区215。此外，该基板210具有一中央槽孔218与多个周边槽孔219，其中该中央槽孔218可供多个电性连接元件270通过，将该晶片220主动面的多个焊垫221电性连接至该基板210。较佳地，该基板210的该上表面211可缺乏线路层与焊罩层，以构成一种成本更低的基板结构。
一封胶体240形成于该基板210的该上表面211以及局部的该下表面212，以密封该晶片210、该些电性连接元件270、该中央槽孔218与该些周边槽孔219。即该封胶体240可更突出地局部形成于该基板210的该下表面212，其中如图7及图8所示，该封胶体240覆盖于该中央槽孔218的部分可为一中央封胶条，覆盖于该些周边槽孔219的部分可包括多个位于角隅的虚置凸块或是周边封胶条。
该基板辨识码230以激光刻印方式烧制于该基板210的该下表面212并避开该线路层213。此外，如图7所示，该半导体封装构造200可另包括一商品标记250，其以激光刻印方式烧制于该封胶体240的上表面，用以注明商品的规格及制造者。可利用半导体封装设备的同一激光标印机台，以激光刻印方式烧制该商品标记250，之后翻转该基板210，再进行该基板辨识码230的烧制。在本实施例中，如图7及图8所示，该基板辨识码230可形成于该封胶体240外露于该基板210的该下表面212的部位。如，该基板辨识码230可形成于该封胶体240密封该中央槽孔218的一中央封胶条，较佳地，位于该中央封胶条的一侧边；或者，该基板辨识码230形成于该封胶体240密封该些周边槽孔219的虚置凸块，其中该虚置凸块无电性连接元件通过，在烧制时不会损伤到该电性连接元件270、该基板210的该线路层213或该晶片220的内部积体电路。
据上所述，本发明的基板辨识码130与230续存于半导体封装构造100与200，位于较为不明显部位但仍可由目视观察得知，且不会损伤基板110与210的线路结构与晶片120与220内的积体电路。此外，可在同一激光刻印步骤16中以两面激光光束照射方式，在封胶体或基板的焊罩层等绝缘材料烧制基板辨识码与商品标记，用以标示基板的生产批号及注明商品的规格及制造者，可以在半导体封装工艺后，进行基板的品质管理与异常追溯。故可以使用既有的半导体封装使用的激光刻印机台及同时实施在激光刻印步骤，具有制作的方便性，并且不会损伤基板的线路层。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本发明技术方案范围当依所附申请专利范围为准。任何熟悉本专业的技术人员可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (5)

1.一种半导体封装构造，其特征在于包括：
一基板，具有一上表面以及一下表面，其中该下表面形成有一线路层与一焊罩层并包括有一非线路区，该焊罩层大致覆盖该线路层与该非线路区；
一晶片，设置于该基板的该上表面；
一基板辨识码，以激光刻印方式烧制于该基板的该下表面并避开该线路层；
一封胶体，形成于该基板的该上表面，以密封该晶片；以及
一商品标记，以激光刻印方式烧制于该封胶体；
其中，该封胶体更局部形成于该基板的该下表面，而该基板辨识码形成于该封胶体外露于该基板的该下表面的部位。
2.根据权利要求1所述的半导体封装构造，其特征在于另包括有多个外接端子，其设置于该基板的该下表面。
3.一种半导体封装构造的制造方法，其特征在于该方法包括的步骤有：
提供一基板，具有一上表面以及一下表面，其中该下表面形成有一线路层与一焊罩层并包括有一非线路区，该焊罩层大致覆盖该线路层与该非线路区；
设置一晶片于该基板的该上表面；
形成一封胶体于该基板的该上表面，以密封该晶片；
以激光刻印方式烧制一商品标记于该封胶体；以及
以激光刻印方式烧制一基板辨识码于该基板的该下表面并避开该线路层；
其中，该商品标记与该基板辨识码以一次翻转双面激光标印方式达成，该封胶体更局部形成于该基板的该下表面，而该基板辨识码形成于该封胶体外露于该基板的该下表面的部位。
4.根据权利要求3所述的半导体封装构造的制造方法，其特征在于还包括的步骤为：设置多个外接端子于该基板的该下表面。
5.一种半导体封装构造，其特征在于包括：
一基板，具有一上表面以及一下表面，其中该下表面形成有一线路层与一焊罩层并包括有一非线路区，该焊罩层大致覆盖该线路层与该非线路区；
一晶片，设置于该基板的该上表面；以及
一基板辨识码，以激光刻印方式烧制于该基板的该下表面并避开该线路层，该基板辨识码形成于该焊罩层位于该非线路区的区域内，并且该基板辨识码是不贯穿焊罩层或是贯穿下方设有虚置金属垫的焊罩层。
CN2008100004990A 2008-01-14 2008-01-14 具有基板辨识码的半导体封装构造及其制造方法 Expired - Fee Related CN101488492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100004990A CN101488492B (zh) 2008-01-14 2008-01-14 具有基板辨识码的半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100004990A CN101488492B (zh) 2008-01-14 2008-01-14 具有基板辨识码的半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101488492A CN101488492A (zh) 2009-07-22
CN101488492B true CN101488492B (zh) 2011-03-16

Family

ID=40891292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100004990A Expired - Fee Related CN101488492B (zh) 2008-01-14 2008-01-14 具有基板辨识码的半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101488492B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108940744A (zh) * 2018-09-18 2018-12-07 惠科股份有限公司 一种涂布设备和涂膜异常检测方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163544B (zh) * 2011-01-25 2013-05-08 日月光半导体（昆山）有限公司 封装载板条及其防止混料方法
US20140346686A1 (en) * 2011-09-02 2014-11-27 Fu Peng Methods for forming color images on memory devices and memory devices formed thereby
TWI563617B (en) * 2014-08-20 2016-12-21 Phoenix Pioneer Technology Co Ltd Substrate structure and method of manufacture
DE102016103749A1 (de) * 2016-03-02 2017-09-07 Snaptrack, Inc. Werkstückrohling und Verfahren zur Markierung des Rohlings
CN107202563B (zh) * 2017-05-28 2019-11-12 浙江商业职业技术学院 基于薄膜厚度测量辅助定位的膜厚监测系统
CN107238363B (zh) * 2017-05-28 2019-11-05 浙江商业职业技术学院 基于薄膜厚度测量辅助定位的膜厚监测方法
CN108345173A (zh) * 2017-12-31 2018-07-31 广州美维电子有限公司 基于阻焊开窗的品质追溯码标识方法及系统
US11562928B2 (en) * 2019-01-25 2023-01-24 Omnivision Technologies, Inc. Laser marked code pattern for representing tracing number of chip
TWI714415B (zh) * 2020-01-02 2020-12-21 福懋科技股份有限公司 半導體封裝防磁結構
CN111490131B (zh) * 2020-04-26 2022-05-13 上饶捷泰新能源科技有限公司 一种se电池制备处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108940744A (zh) * 2018-09-18 2018-12-07 惠科股份有限公司 一种涂布设备和涂膜异常检测方法

Also Published As

Publication number Publication date
CN101488492A (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
CN101488492B (zh) 具有基板辨识码的半导体封装构造及其制造方法
US7884472B2 (en) Semiconductor package having substrate ID code and its fabricating method
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
CN104900627B (zh) 半导体装置、半导体装置的制造方法、定位治具
CN106328517A (zh) 一种二极管封装的制备工艺
CN103579171B (zh) 半导体封装件及其制造方法
CN101471328B (zh) 基板面板
JP2002134660A (ja) 半導体装置およびその製造方法
CN107665876A (zh) 封装体用基板、其制造方法以及封装体
CN104900624A (zh) 一种系统级mems双载体芯片封装件及其生产方法
CN101477956A (zh) 小片重新配置的封装结构及封装方法
CN101777542B (zh) 芯片封装构造以及封装方法
CN103247580A (zh) 电子器件模块以及制造方法
CN101017785A (zh) 半导体堆栈结构及其制法
CN104966680A (zh) Tm结构晶圆半切测试方法
CN103730375B (zh) Osp表面处理封装基板成型铣切方法
US7091590B2 (en) Multiple stacked-chip packaging structure
CN204696104U (zh) 一种系统级mems双载体芯片封装件
CN201247771Y (zh) 芯片封装载板及其凸块焊盘结构
CN104600047B (zh) 功率模块及其封装方法
CN202374566U (zh) 一种多模块pcb封装及通讯终端
US7612441B1 (en) Image-sensing chip package module adapted to dual-side soldering
KR20010010860A (ko) 몰딩후 불량 반도체 패키지 검출 방법
CN104064530A (zh) 半导体封装件及其制法
CN100530629C (zh) 多晶片堆叠的基板及使用该基板的多晶片堆叠封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20180114