TWI714415B - 半導體封裝防磁結構 - Google Patents

半導體封裝防磁結構 Download PDF

Info

Publication number
TWI714415B
TWI714415B TW109100094A TW109100094A TWI714415B TW I714415 B TWI714415 B TW I714415B TW 109100094 A TW109100094 A TW 109100094A TW 109100094 A TW109100094 A TW 109100094A TW I714415 B TWI714415 B TW I714415B
Authority
TW
Taiwan
Prior art keywords
chip
substrate
wire
metal film
disposed
Prior art date
Application number
TW109100094A
Other languages
English (en)
Other versions
TW202127624A (zh
Inventor
姜穎宏
林煜能
陳政宏
Original Assignee
福懋科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 福懋科技股份有限公司 filed Critical 福懋科技股份有限公司
Priority to TW109100094A priority Critical patent/TWI714415B/zh
Application granted granted Critical
Publication of TWI714415B publication Critical patent/TWI714415B/zh
Publication of TW202127624A publication Critical patent/TW202127624A/zh

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體封裝防磁結構，包含基板、第一晶片、第一導線、膠層、 第二晶片、金屬薄膜與第二導線，其中基板具有上表面和下表面以及多個貫穿上表面及下表面的電連接結構，同時在上表面及下表面之間具有一個窗口。第一晶片設有主動面及背面，主動面朝下設置在基板的上表面上，同時第一晶片的部份主動面曝露於窗口中，曝露於窗口的部份主動面與基板的電連接結構電性連接，同時第一導線通過曝露於窗口的部份將主動面與基板的下表面電性連接。接著，膠層設置於第一晶片的背面上，然後第二晶片設置在膠層上，藉由膠層使第二晶片固定在第一晶片的背面上。金屬薄膜設置於第二晶片上，以及第二導線同時電性連接金屬薄膜的上表面及基板的上表面上。

Description

半導體封裝防磁結構
本發明提供一種半導體封裝結構，特別的是一種半導體封裝防磁結構。
小尺寸的積體電路封裝單元一般是以成批方式建構於單一個矩陣式基底上；此矩陣式基底是預先定義出多個封裝區域，其中每一個封裝區域即用以建構一個封裝單元。於完成封裝膠體製程之後，接著即可進行一分割程序(singulation process)，用以將矩陣式基底上所建構的封裝單元總合結構體分割成個別的封裝單元。以此種方式製造的封裝單元例如包括薄型球柵陣列式(Thin & Fine Ball Grid Array,TFBGA)封裝單元、四邊形平面無導腳式(Quad Flat No-lead,QFN)封裝單元等等。
電磁干擾是一種電磁現象，一些電器、電子設備工作時所產生的電磁波，容易對周圍的其他電氣、電子設備形成電磁干擾，引發故障或者影響信號的傳輸。而且，過度的電磁干擾會形成電磁污染，危害周遭人們的身體健康。隨著設備與結構的演進，要達到能夠正常工作而不會相互發生電磁干擾造成性能改變和設備損壞的這種相互相容的狀態越來越難。為了使整體達到電磁相容，必須以整體的電磁環境為依據，要求每個用電設備不產生超過一定限度的電磁發射，同時又要求用電設備本身要具備一定的抗干擾能力。 只有對每一個用電設備都作出這兩個方面的約束和改進，才能保證整體達到完全相容。
因此，如何提出一種半導體封裝結構，能夠有效改善習知技術的缺點已成為一個重要的課題。
為了解決上述需求，本發明的目的是提供了一種半導體封裝防磁結構，藉由在晶片上增加一顆表面具有金屬薄膜的半導體裸晶與下方的基板電路電性連接之後，可以防止電磁波以及增加整體封裝結構的電性。
根據上述目的，本發明主要提出一種半導體封裝防磁結構，包含：基板、第一晶片、第一導線、膠層、第二晶片、金屬薄膜與第二導線，其中基板還具有上表面和下表面以及多個貫穿上表面及下表面的電連接結構，同時在上表面及下表面之間具有一個窗口。另外，第一晶片設有主動面及背面，第一晶片的主動面朝下設置在基板的上表面上，而且第一晶片的部份主動面還曝露於窗口中，曝露於窗口的部份主動面與基板的電連接結構電性連接，同時第一導線通過曝露於窗口的部份將第一晶片的主動面與基板的下表面電性連接。接著，膠層設置於第一晶片的背面上，然後第二晶片設置在膠層上，藉由膠層使第二晶片固定在第一晶片的背面上。金屬薄膜設置於第二晶片上，以及第二導線同時電性連接金屬薄膜的上表面及基板的上表面上。
根據上述目的，本發明另外又提出一種半導體封裝防磁結構，包含：基板、第一晶片、第一導線、膠層、第二晶片、金屬薄膜、第二導線與封裝結構，其中基板還具有上表面和下表面以及多個貫穿上表面及下表面的電連 接結構。另外，第一晶片設有主動面及背面，第一晶片的背面朝下設置在基板的上表面上，而且第一晶片的主動面上還具有多個焊墊，同時第一導線分別電性連接第一晶片的主動面上的多個焊墊及基板的上表面。接著，膠層設置於第一晶片的主動面上且包覆第一導線，然後第二晶片設置在膠層上，接下來金屬薄膜設置於第二晶片上，再來是第二導線同時電性連接金屬薄膜的上表面及基板的上表面上。而封裝結構設置在基板的上表面並且包覆了基板的部份上表面、金屬薄膜與第二導線。
1、2:半導體封裝防磁結構
10、12:基板
20、22:第一晶片
30、32:第一導線
40、42:膠層
50、52:第二晶片
60、62:金屬薄膜
70、72:第二導線
80、82:電連接結構
90:封裝結構
101、121:上表面
102、122:下表面
103:窗口
201、221:主動面
202、222:背面
圖1為根據本發明所揭露的技術，表示半導體封裝防磁結構的第一實施例示意圖。
圖2為根據本發明所揭露的技術，表示半導體封裝防磁結構的第二實施例示意圖。
圖3為根據本發明所揭露的技術，表示半導體封裝防磁結構的第三實施例示意圖。
圖4為根據本發明所揭露的技術，表示半導體封裝防磁結構的第四實施例示意圖。
圖5為根據本發明所揭露的技術，表示半導體封裝防磁結構的第五實施例示意圖。
本發明的優點及特徵以及達到其方法將參照例示性實施例及附圖進行更詳細的描述而更容易理解。然而，本發明可以不同形式來實現且不應被理解僅限於此處所陳述的實施例。相反地，對所屬技術領域具有通常知識者而言，所提供的此些實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇。
請參考圖1，圖1為半導體封裝防磁結構的第一實施例示意圖。如圖1所示，本發明的半導體封裝防磁結構1包含基板10、第一晶片20、第一導線30、膠層40、第二晶片50、金屬薄膜60與第二導線70，其中基板10還具有上表面101和下表面102以及多個貫穿上表面101及下表面102的電連接結構80，同時在上表面101及下表面102之間具有一個窗口103。要說明的是，在基板10內的多個電連接結構80是利用內連線製程(interconnection process)來形成，其形成方式和電連接結構的功能與現有技術相同，也並非本發明的主要技術特徵，故不多加陳述。另外，第一晶片20具有主動面201及背面202，且於主動面201上設有多個焊墊(未在圖中表示)第一晶片20的主動面201朝下以覆晶(flip-chip)方式設置在基板10的上表面101上，而且第一晶片20的部份主動面201還曝露於窗口103中，曝露於窗口103的部份主動面201與基板10的電連接結構80彼此電性連接，同時第一導線30通過曝露於窗口103的部份將第一晶片20的主動面201與基板10的下表面102電性連接，具體來說是將第一導線30的一端連接於第一晶片20的主動面201上的焊墊(未在圖中表示)，而第一導線30的另一端則是經過窗口103連接於基板10的下表面102。接著，膠層40設置於第一晶片20的背面202上，然後第二晶片50設置在膠層40上，藉由膠層40使第二晶片50固定在第一晶片20的背面202上。金屬薄膜60設置於第二晶片50上，以及第二導線70同時電性連接金屬薄膜60的上表面及基板10的上表面101上。
接下來請繼續參考圖1，在另一實施例中，本發明的半導體封裝防磁結構1包含基板10、第一晶片20、第一導線30、膠層40、第二晶片50、金屬薄膜60、第二導線70與封裝結構90，其中基板10還具有上表面101和下表面102以及多個貫穿上表面101及下表面102的電連接結構80，同時在上表面101及下表面102之間具有一個窗口103。另外，第一晶片20是一種功能晶片，其具有主動面201及背面202，第一晶片20的主動面201以覆晶方式朝下設置在基板10的上表面101上，而且第一晶片20的部份主動面201還曝露於窗口103中，曝露於窗口103的部份主動面201與基板10的電連接結構80電性連接，同時第一導線30通過曝露於窗口103的部份將第一晶片20的主動面201與基板10的下表面102電性連接，另外基板10的下表面102上還具有多個電性連接結構，其中基板10的下表面102上的電性連接結構為錫球(solder ball)或是晶圓凸塊(solder bump)。接著，膠層40設置於第一晶片20的背面202上，然後第二晶片50設置在膠層40上，藉由膠層40使第二晶片50固定在第一晶片20的背面202上，其中第二晶片50的尺寸可以大於、小於或是等於第一晶片20的尺寸，以及第二晶片50可以是半導體裸片及矽晶片。金屬薄膜60設置於第二晶片50上，以及第二導線70分別電性連接於金屬薄膜60的上表面及基板10的上表面101上。而封裝結構90包覆了基板10的部份上表面101、第二導線70、金屬薄膜60、在窗口103內的第一導線30及暴露於窗口103的基板10的下表面102，在本發明中利用第二晶片50及其上方的金屬薄膜60增加整體半導體封裝防磁結構1的電性並且可以防止電磁波的干擾以提高半導體封裝防磁結構1的工作效率。
再來請參考圖2，圖2為本發明的半導體封裝防磁結構的第二實施例示意圖。如圖2所示，本發明的半導體封裝防磁結構2包含基板12、第一晶片22、第一導線32、膠層42、第二晶片52、金屬薄膜62、第二導線72與封裝 結構90，其中基板12還具有上表面121和下表面122以及多個貫穿上表面121及下表面122的電連接結構82。另外，第一晶片22具有主動面221及背面222，第一晶片22以主動面221朝上以背面222朝下的方式設置在基板12的上表面121上，而且第一晶片22的主動面221上還具有多個焊墊(未在圖中表示)，同時第一導線32分別電性連接第一晶片22的主動面221上的多個焊墊(未在圖中表示)及基板12的上表面121。接著，膠層42設置於第一晶片22的主動面221上且包覆第一導線32，然後第二晶片52設置在膠層42上，接下來金屬薄膜62設置於第二晶片52上，再來是第二導線72同時電性連接金屬薄膜62的上表面及基板12的上表面121上。而封裝結構90設置在基板12的上表面121並且包覆了基板12的部份上表面121、金屬薄膜62與第二導線72。
接下來請繼續參考圖2，在另一實施例中，本發明的半導體封裝防磁結構2包含基板12、第一晶片22、第一導線32、膠層42、第二晶片52、金屬薄膜62、第二導線72與封裝結構90，其中基板12還具有上表面121和下表面122以及多個貫穿上表面121及下表面122的電連接結構82。另外，第一晶片22是一種功能晶片，其具有主動面221及背面222，第一晶片22的背面222朝下設置在基板12的上表面121上，而且第一晶片22的主動面221上還具有多個焊墊(未在圖中表示)，同時第一導線32分別電性連接第一晶片22的主動面221上的多個焊墊(未在圖中表示)及基板12的上表面121，另外基板12的下表面122上還具有多個電性連接結構(未在圖中表示)，其中基板12的下表面122上的電性連接結構為錫球(solder ball)或是晶圓凸塊(solder bump)。接著，膠層42設置於第一晶片22的主動面221上且包覆第一導線32，然後第二晶片52設置在膠層42上，接下來金屬薄膜62設置於第二晶片52上，其中第二晶片52的尺寸可以大於、小於或是等於第一晶片22的尺寸，以及第二晶片52可以是半導體裸片及矽晶片。然後，第二導線72同時電性連接金屬薄膜62 的上表面及基板12的上表面121上。而封裝結構90設置在基板12的上表面121並且包覆了基板12的部份上表面121、金屬薄膜62與第二導線72，增加整體半導體封裝防磁結構2的電性。
再來請同時參考圖2與圖3，圖3為本發明的半導體封裝防磁結構的第三實施例示意圖。如圖3所示，本發明的半導體封裝防磁結構2包含基板12、第一晶片22、第一導線32、膠層42、第二晶片52、金屬薄膜62、第二導線72與封裝結構90，其中圖3的第三實施例與圖2的第二實施例差別在於圖3的第三實施例中，膠層42設置於第一晶片22的主動面221上，然後第二晶片52設置在膠層42上，接下來金屬薄膜62設置於第二晶片52上，其中第二晶片52的尺寸小於第一晶片22的尺寸，然後第一導線32的一端電性連接第一晶片22的主動面221上的多個焊墊(未在圖中表示)及第一導線32的另一端電性連接於基板12的上表面121，第二導線72的一端電性連接於金屬薄膜62的上表面及另一端電性連接於基板12的上表面121上。
再來請同時參考圖2與圖4，圖4為本發明的半導體封裝防磁結構的第四實施例示意圖。如圖4所示，本發明的半導體封裝防磁結構2包含基板12、第一晶片22、第一導線32、膠層42、第二晶片52、金屬薄膜62、第二導線72與封裝結構90，其中圖4的第四實施例與圖2的第二實施例差別在於圖4的第四實施例中，膠層42設置於第一晶片22的主動面221上，然後第二晶片52設置在膠層42上，接下來金屬薄膜62設置於第二晶片52上，其中第二晶片52的尺寸小於第一晶片22的尺寸，然後第一導線32的一端電性連接於金屬薄膜62及另一端電性連接於第一晶片22的主動面221沒有被膠層42覆蓋的多個焊墊(未在圖中表示)上及第二導線72的一端電性連接第一晶片22的多個焊墊上及另一端電性連接於基板12的上表面121。
再來請同時參考圖2與圖5，圖5為本發明的半導體封裝防磁結構的第五實施例示意圖。如圖5所示，本發明的半導體封裝防磁結構2包含基板12、第一晶片22、第一導線32、膠層42、第二晶片52、金屬薄膜62、第二導線72與封裝結構90，其中圖5的第五實施例與圖2的第二實施例差別在於圖5的第五實施例中，膠層42設置於第一晶片22的主動面221上，然後第二晶片52設置在膠層42上，接下來金屬薄膜62設置於第二晶片52上，其中第二晶片52的尺寸小於第一晶片22的尺寸，然後在第一晶片22及第二晶片52的一側(如圖5的右側)，第一導線32的一端電性連接於第一晶片22的主動面221且沒有被膠層42覆蓋的多個焊墊(未在圖中表示)上及另一端電性連接於基板12的上表面121。而在圖5的左側，第二導線72分別電性連接於金屬薄膜62的上表面及基板12的上表面121上，而第一導線32則是分別電性連接第一晶片22的主動面221上未被膠層42所覆蓋的多個焊墊及基板12的上表面121上。在圖5的結構中，第一導線32及第二導線72與基板12、第一晶片22及金屬薄膜62的打線方式為前述圖3及圖4的整合結構。
上述所述者僅為本發明的較佳實施例，舉凡依本發明精神所作的等效修飾或變化，依照相同概念所提出的半導體封裝防磁結構的系統架構，皆應仍屬本發明涵蓋的範圍內。
1:半導體封裝防磁結構
10:基板
20:第一晶片
30:第一導線
40:膠層
50:第二晶片
60:金屬薄膜
70:第二導線
80:電連接結構
90:封裝結構
101:上表面
102:下表面
103:窗口
201:主動面
202:背面

Claims (9)

  1. 一種半導體封裝防磁結構，包含：一基板，具有一上表面和一下表面，該基板具有多個貫穿該上表面及該下表面的電連接結構以及在該上表面及該下表面之間具有一窗口；一第一晶片，具有一主動面及一背面，該第一晶片的該主動面朝下設置在該基板的該上表面上，且該第一晶片的部份該主動面曝露於該窗口且部份該主動面與該些電連接結構電性連接，且該第一晶片為一功能晶片；一第一導線，通過曝露於該窗口的部份將該第一晶片的該主動面與該基板的該下表面電性連接；一膠層，設置於該第一晶片的該背面上；一第二晶片，設置在該膠層上，藉由該膠層使該第二晶片固定在該第一晶片的該背面上，且該第二晶片為一半導體裸片；一金屬薄膜，設置於該第二晶片上；一第二導線，分別電性連接該金屬薄膜的一上表面及該基板的該上表面上；以及一封裝結構，用以包覆該基板的部份該上表面、該第二導線、該金屬薄膜、在該窗口內的該第一導線及暴露於該窗口的該基板的該下表面。
  2. 一種半導體封裝防磁結構，包括：一基板，具有一上表面和一下表面，該基板具有多個貫穿該上表面及該下表面的電連接結構； 一第一晶片，具有一主動面和一背面，且於該主動面上具有多個焊墊及該第一晶片的該背面朝向該基板的該上表面設置，且該第一晶片為一功能晶片；一第一導線，分別電性連接該第一晶片的該主動面的該些焊墊及該基板的該上表面；一膠層，設置在該第一晶片的該主動面上且包覆該第一導線；一第二晶片，設置在該膠層上，且該第二晶片為一半導體裸片；一金屬薄膜，設置在該第二晶片上；一第二導線，電性連接該金屬薄膜的一上表面及該基板的該上表面；以及一封裝結構，設置在該基板的該上表面以包覆該基板的部份該上表面、該金屬薄膜及該第二導線。
  3. 一種半導體封裝防磁結構，包括：一基板，具有一上表面和一下表面，該基板具有多個貫穿該上表面及該下表面的電連接結構；一第一晶片，具有一主動面和一背面，且於該主動面上具有多個焊墊及該第一晶片的該背面朝向該基板的該上表面設置，且該第一晶片為一功能晶片；一膠層，設置在該第一晶片的該主動面上；一第二晶片，設置在該膠層上，且該第二晶片為一半導體裸片；一金屬薄膜，設置在該第二晶片上；一第一導線，分別電性連接該第一晶片的一上表面及該基板的該上表面； 一第二導線，分別電性連接該金屬薄膜的一上表面及該基板的該上表面；以及一封裝結構，設置在該基板的該上表面以包覆該基板的部份該上表面、該金屬薄膜、該第一晶片、該第一導線及該第二導線。
  4. 一種半導體封裝防磁結構，包括：一基板，具有一上表面和一下表面，該基板具有多個貫穿該上表面及該下表面的電連接結構；一第一晶片，具有一主動面和一背面，且於該主動面上具有多個焊墊及該第一晶片的該背面朝向該基板的該上表面設置，且該第一晶片為一功能晶片；一膠層，設置在該第一晶片的該主動面上；一第二晶片，設置在該膠層上，且該第二晶片為一半導體裸片；一金屬薄膜，設置在該第二晶片上；一第一導線，分別電性連接該第一晶片的一上表面及該基板的該上表面；一第二導線，分別電性連接該金屬薄膜的一上表面及該第一晶片的該上表面；以及一封裝結構，設置在該基板的該上表面以包覆該基板的部份該上表面、該金屬薄膜、部分該第一晶片的該上表面、該第一導線及該第二導線。
  5. 一種半導體封裝防磁結構，包括：一基板，具有一上表面和一下表面，該基板具有多個貫穿該上表面及該下表面的電連接結構； 一第一晶片，具有一主動面和一背面，且於該主動面上具有多個焊墊及該第一晶片的該背面朝向該基板的該上表面設置，且該第一晶片為一功能晶片；一膠層，設置在該第一晶片的該主動面上；一第二晶片，設置在該膠層上，且該第二晶片為一半導體裸片；一金屬薄膜，設置在該第二晶片上；一第一導線，設置在該第一晶片、該第二晶片及該金屬薄膜的兩側，用以電性連接該第一晶片的一上表面；一第二導線，設置在該第一晶片、該第二晶片及該金屬薄膜的其中一側，分別電性連接該金屬薄膜的一上表面及該基板的該上表面以及設置在該第一晶片、該第二晶片及該金屬薄膜的另一側，分別電性連接該金屬薄膜的該上表面及該第一晶片上未被該膠層覆蓋的該些焊墊上；以及一封裝結構，設置在該基板的該上表面以包覆該基板的部份該上表面、該金屬薄膜、部分該第一晶片的該上表面、該第一導線及該第二導線。
  6. 如請求項1或2所述的半導體封裝防磁結構，其中該第二晶片的尺寸可以大於、小於或是等於該第一晶片的尺寸。
  7. 如請求項1-5其中任一所述的半導體封裝防磁結構，其中該第二晶片為一矽晶片。
  8. 如請求項1-5其中任所述的半導體封裝防磁結構，其中在該基板的該下表面上還具有多個電性連接結構。
  9. 如請求項8所述的半導體封裝防磁結構，其中該電性連接結構為錫球(solder ball)或是晶圓凸塊(solder bump)。
TW109100094A 2020-01-02 2020-01-02 半導體封裝防磁結構 TWI714415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109100094A TWI714415B (zh) 2020-01-02 2020-01-02 半導體封裝防磁結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109100094A TWI714415B (zh) 2020-01-02 2020-01-02 半導體封裝防磁結構

Publications (2)

Publication Number Publication Date
TWI714415B true TWI714415B (zh) 2020-12-21
TW202127624A TW202127624A (zh) 2021-07-16

Family

ID=74669727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100094A TWI714415B (zh) 2020-01-02 2020-01-02 半導體封裝防磁結構

Country Status (1)

Country Link
TW (1) TWI714415B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488492A (zh) * 2008-01-14 2009-07-22 力成科技股份有限公司 具有基板辨识码的半导体封装构造及其制造方法
TW201118996A (en) * 2009-11-19 2011-06-01 Powertech Technology Inc Semiconductor package of chip using copper process
TW201943042A (zh) * 2018-04-03 2019-11-01 美商英特爾公司 於封裝基材中之積體電路結構
TW201946238A (zh) * 2018-04-27 2019-12-01 南韓商三星電子股份有限公司 扇出型半導體封裝

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488492A (zh) * 2008-01-14 2009-07-22 力成科技股份有限公司 具有基板辨识码的半导体封装构造及其制造方法
TW201118996A (en) * 2009-11-19 2011-06-01 Powertech Technology Inc Semiconductor package of chip using copper process
TW201943042A (zh) * 2018-04-03 2019-11-01 美商英特爾公司 於封裝基材中之積體電路結構
TW201946238A (zh) * 2018-04-27 2019-12-01 南韓商三星電子股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
TW202127624A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
TWI429050B (zh) 堆疊式晶片封裝
US7119427B2 (en) Stacked BGA packages
US20080164605A1 (en) Multi-chip package
TWI496258B (zh) 封裝基板之製法
CN101232004A (zh) 芯片堆叠封装结构
TWI618206B (zh) 半導體封裝結構及其製作方法
TW200410380A (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
US20070052082A1 (en) Multi-chip package structure
US7868439B2 (en) Chip package and substrate thereof
TWI714415B (zh) 半導體封裝防磁結構
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
TWM600935U (zh) 半導體封裝防磁結構
TWI409933B (zh) 晶片堆疊封裝結構及其製法
US7851899B2 (en) Multi-chip ball grid array package and method of manufacture
TW202213163A (zh) 半導體結構
CN212277193U (zh) 半导体封装防磁结构
TWM537303U (zh) ３ｄ多晶片模組封裝結構（二）
JP4414117B2 (ja) 半導体チップ及びこれを用いた半導体装置
US20080116585A1 (en) Multi-chip structure
TW201208035A (en) Multi-chip stacked assembly with ground connection of EMI shielding
TWI242270B (en) Chip package
CN113066783A (zh) 半导体封装防磁结构
TWM537310U (zh) ３ｄ多晶片模組封裝結構（一）
US20210257222A1 (en) Method for packaging integrated circuit chip
JP2004327652A (ja) 半導体装置およびその製造方法