CN102928764A - 定位半导体芯片长距离金属线间缺陷的方法 - Google Patents
定位半导体芯片长距离金属线间缺陷的方法 Download PDFInfo
- Publication number
- CN102928764A CN102928764A CN2011102307947A CN201110230794A CN102928764A CN 102928764 A CN102928764 A CN 102928764A CN 2011102307947 A CN2011102307947 A CN 2011102307947A CN 201110230794 A CN201110230794 A CN 201110230794A CN 102928764 A CN102928764 A CN 102928764A
- Authority
- CN
- China
- Prior art keywords
- metal
- metal wire
- analyzed
- pad
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种定位半导体芯片长距离金属线间缺陷的方法，包括步骤：1)对芯片进行研磨剥层处理，暴露待分析金属线的至少端头部分；2)在待分析金属线的端头附近，且与金属线没有交接的区域，垫积出与各条待分析金属线对应的金属垫；3)在待分析金属线的端头和对应的金属垫之间，垫积出用于连接端头和金属垫的金属条；4)在金属垫上扎针，进行光致阻抗变化测试，定出缺陷在金属线上的具体位置。该方法通过结合使用一系列的失效分析技术，实现了对特定长距离金属线间缺陷的更快速、准确和有效的定位。
Description
技术领域
本发明涉及半导体芯片失效分析领域，特别是涉及一种定位半导体芯片长距离金属线间缺陷的方法。
背景技术
在半导体芯片，尤其是大容量的存储类芯片的结构内部，通常会在某一层次中存在若干条长距离的并行的金属线，当其中一些金属线失效时，可以通过地址定位，确定缺陷存在于某几条相邻的金属线。当缺陷的尺寸在微米甚至纳米量级时，可以借助扫描电子显微镜(Scanning Electron Microscope)对指定的存在缺陷的金属线进行放大观察，根据所获得的金属线的表面信息进一步定位出缺陷的具体位置。但是，这种方法存在以下缺点：
1、耗时长，尤其是对特别长的金属线，往往需要花费数小时的时间定位缺陷；
2、要求观察人员全程注意力高度集中，一旦遗漏，就必须从头开始重新查找缺陷；
3、整个观察过程对扫描电镜的载物台移动精度的要求非常高。
发明内容
本发明要解决的技术问题是提供一种定位半导体芯片长距离金属线间缺陷的方法，它可以更快速、准确地定位缺陷。
为解决上述技术问题，本发明的定位半导体芯片长距离金属线间缺陷的方法，包括以下步骤：
1)研磨芯片，除去待分析金属线所在金属层以上的层次，将待分析金属线的至少端头部分暴露出来；
2)在待分析金属线的端头附近，且与金属线没有交接的区域，垫积出与各条待分析金属线相对应的金属垫；
3)在待分析金属线的端头和对应的金属垫之间，垫积出用于连接该端头和金属垫的金属条；金属条相互分离，并不与待分析金属线的非端头区域相交；
4)在金属垫上扎针，进行光致阻抗变化测试，定出缺陷在待分析金属线上的具体位置。
本发明的定位半导体芯片长距离金属线间缺陷的方法，通过结合使用一系列的失效分析技术(包括利用聚焦离子束制作简易电路，利用光致阻抗变化技术定位)，实现了对特定长距离金属线间缺陷的快速、准确查找和定位，并可以在很大程度上规避工艺结构中的上下层层次对指定层金属的影响，从而可以更有效地定位缺陷。
附图说明
图1是本发明实施例的芯片原始形貌示意图；
图2是图1芯片的存储器模块的断面图；
图3是图1的芯片在经过研磨剥层处理后的形貌示意图；
图4是图3芯片的存储器模块的断面图；
图5是在图3的芯片上垫积铂金属垫后的形貌示意图；
图6是图5的虚线框部分的局部放大图；
图7是在图5的芯片上垫积铂金属条后的形貌示意图；
图8是图7的虚线框部分的局部放大图；
图9是对图7的芯片进行OBIRCH测试定位出缺陷的示意图；
图10是用本发明的方法定位两条金属线间的刻蚀残留缺陷的实际效果图，其中，图10(b)、10(c)为图10(a)的缺陷所在位置的局部放大图。
图中附图标记说明如下：
M1、M2：金属层
V1：层间膜
C：接触孔
W1、W2：金属线
P1、P2：铂金属垫
S1、S2：铂金属条
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
大容量闪存(flash)芯片内部的存储器模块通常由多层金属叠加而成，其中，最接近硅衬底的金属层通常会很长，以用作存储器工作所需的比特线。假设在本实施例中，flash芯片的存储器模块为两层金属(铝)结构，如图1、2所示，并且通过前期分析测试，已确定最接近硅衬底的金属层M1中的两条长距离的金属线W1、W2失效，则找到这两条金属线W1、W2上所存在的缺陷(如工艺中的金属刻蚀残留等)的具体位置的方法如下：
步骤一，对芯片表面进行研磨处理，去除金属层M1以上的层次(包括金属层M2，金属层M1、M2之间的层间膜等)，使待分析的金属线W1、W2所在的金属层M1暴露于芯片表面，如图3、4所示，且待分析金属线W1、W2的至少端头部分露出芯片。该步骤要确保不在待分析金属线区域带入损伤、沾污等。
步骤二，在金属线W1、W2的端头附近，且与金属线W1、W2都没有交接的区域，用FIB(Focused Ion Beam，聚焦粒子束电子显微镜)垫积出两个长30微米、宽30微米、厚0.3微米的铂金属垫P1、P2，分别对应于金属线W1、W2，如图5、6所示。FIB垫积铂金属垫时，宜选用1000pA的束流，以保证镀膜不仅速度快，而且质量好。
步骤三，如图7、8所示，在金属线W1的端头和与该金属线W1对应的铂金属垫P1之间，用FIB垫积出一条铂金属条S1，使金属线W1的端头和铂金属垫P1相连；同样的，在金属线W2的端头和与其对应的铂金属垫P2之间也垫积出一条铂金属条S2，使金属线W2的端头和铂金属垫P2相连。两铂金属条S1、S2的宽度小于1微米，厚度在0.5微米左右，且两铂金属条S1、S2之间相互分离，并不与待分析的金属线W1、W2的非端头区域相交。本步骤中，用FIB垫积铂金属条时，宜选用100～300pA的束流，以保证垫积的质量与速度。
上述步骤二和三的垫积操作不需要考虑周边回路的影响。
步骤四，在铂金属垫P1、P2上扎针，加不超过0.1V的电压进行OBIRCH(Optical BeamInduced Resistance Change，光致阻抗变化技术)测试，通过镜头逐步放大，定出缺陷在金属线W1、W2上的具体位置，如图9、10所示。
采用上述方法后，不仅可以快速找到缺陷在长距离金属线上的具体位置，而且可以精确到微米级，后续只需再针对该位置用扫描电镜进行局部的观察，就可以确定缺陷的性质，判断出工艺上存在的问题，如此加快了缺陷的分析进程，使受到影响的生产线能够更快地被找到并展开改进措施，从而保障了工厂的产能和产品的质量。
Claims (8)
1.一种定位半导体芯片长距离金属线间缺陷的方法，其特征在于，包括以下步骤：
1)研磨芯片，除去待分析金属线所在金属层以上的层次，将待分析金属线的至少端头部分暴露出来；
2)在待分析金属线的端头附近，且与金属线没有交接的区域，垫积出与各条待分析金属线相对应的金属垫；
3)在待分析金属线的端头和对应的金属垫之间，垫积出用于连接该端头和金属垫的金属条；金属条相互分离，并不与待分析金属线的非端头区域相交；
4)在金属垫上扎针，进行光致阻抗变化测试，定出缺陷在待分析金属线上的具体位置。
2.根据权利要求1所述的方法，其特征在于，步骤2)、3)中，采用聚焦粒子束电子显微镜进行垫积。
3.根据权利要求2所述的方法，其特征在于，步骤2)中，垫积选用1000pA的束流。
4.根据权利要求2所述的方法，其特征在于，步骤3)中，垫积选用100～300pA的束流。
5.根据权利要求1所述的方法，其特征在于，所述金属垫和金属条为铂金属。
6.根据权利要求1所述的方法，其特征在于，所述金属垫的长、宽为30微米，厚0.3微米。
7.根据权利要求1所述的方法，其特征在于，所述金属条的宽度小于1微米，厚度为0.5微米。
8.根据权利要求1所述的方法，其特征在于，步骤4)中，光致阻抗变化测试时所加的电压不超过0.1V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102307947A CN102928764A (zh) | 2011-08-12 | 2011-08-12 | 定位半导体芯片长距离金属线间缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102307947A CN102928764A (zh) | 2011-08-12 | 2011-08-12 | 定位半导体芯片长距离金属线间缺陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102928764A true CN102928764A (zh) | 2013-02-13 |
Family
ID=47643608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102307947A Pending CN102928764A (zh) | 2011-08-12 | 2011-08-12 | 定位半导体芯片长距离金属线间缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102928764A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104319243A (zh) * | 2014-08-11 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 量测芯片内单管曲线的方法 |
| CN108037431A (zh) * | 2017-11-16 | 2018-05-15 | 长江存储科技有限责任公司 | 一种用于标定3d nand产品位线短接缺陷的方法 |
| CN109216220A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件的缺陷结构定位方法 |
| CN109946589A (zh) * | 2019-04-08 | 2019-06-28 | 京东方科技集团股份有限公司 | 一种检测显示面板电学不良的方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274193A (ja) * | 1998-03-24 | 1999-10-08 | Oki Electric Ind Co Ltd | 樹脂封止成形金型，樹脂封止成形装置，樹脂封止半導体装置の製造方法，および樹脂封止半導体装置 |
| CN1905150A (zh) * | 2005-07-25 | 2007-01-31 | 台湾积体电路制造股份有限公司 | 集成电路的连线缺陷的检测方法与制程监控电路结构 |
| CN1992196A (zh) * | 2005-12-30 | 2007-07-04 | 宜特科技股份有限公司 | 修改制作电路的方法 |
| CN102053098A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 用于定位梳状金属线结构中低阻抗微小缺陷的方法 |
| CN102074496A (zh) * | 2009-11-19 | 2011-05-25 | 上海华虹Nec电子有限公司 | 用于线路修复的连线方法 |
-
2011
- 2011-08-12 CN CN2011102307947A patent/CN102928764A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274193A (ja) * | 1998-03-24 | 1999-10-08 | Oki Electric Ind Co Ltd | 樹脂封止成形金型，樹脂封止成形装置，樹脂封止半導体装置の製造方法，および樹脂封止半導体装置 |
| CN1905150A (zh) * | 2005-07-25 | 2007-01-31 | 台湾积体电路制造股份有限公司 | 集成电路的连线缺陷的检测方法与制程监控电路结构 |
| CN1992196A (zh) * | 2005-12-30 | 2007-07-04 | 宜特科技股份有限公司 | 修改制作电路的方法 |
| CN102053098A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 用于定位梳状金属线结构中低阻抗微小缺陷的方法 |
| CN102074496A (zh) * | 2009-11-19 | 2011-05-25 | 上海华虹Nec电子有限公司 | 用于线路修复的连线方法 |
Non-Patent Citations (2)
| Title |
|---|
| 谢进等: "聚焦离子束刻蚀性能的研究", 《半导体学报》 * |
| 辛娟娟等: "FIB与PEM联用在半导体器件失效分析中的应用", 《半导体技术》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104319243A (zh) * | 2014-08-11 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 量测芯片内单管曲线的方法 |
| CN109216220A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件的缺陷结构定位方法 |
| CN109216220B (zh) * | 2017-07-03 | 2021-01-05 | 无锡华润上华科技有限公司 | 半导体器件的缺陷结构定位方法 |
| CN108037431A (zh) * | 2017-11-16 | 2018-05-15 | 长江存储科技有限责任公司 | 一种用于标定3d nand产品位线短接缺陷的方法 |
| CN109946589A (zh) * | 2019-04-08 | 2019-06-28 | 京东方科技集团股份有限公司 | 一种检测显示面板电学不良的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140226893A1 (en) | Method and System for Image-Based Defect Alignment | |
| CN103311146B (zh) | 缺陷检查方法 | |
| CN104752252A (zh) | 表征晶背缺陷的方法 | |
| CN102928764A (zh) | 定位半导体芯片长距离金属线间缺陷的方法 | |
| JP4509901B2 (ja) | 半導体部品製造システム、制御装置、およびコンピュータプログラム | |
| JP2006066561A (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
| US8872348B2 (en) | Stack type semiconductor device | |
| CN105895601B (zh) | 半导体晶片、半导体芯片以及半导体装置及其制造方法 | |
| US20230024259A1 (en) | Wafer backside defect detection method and wafer backside defect detection apparatus | |
| JP2006261671A (ja) | 半導体不良分析のための分析構造体 | |
| CN104037107B (zh) | 通孔链结构的失效分析方法 | |
| US9735119B1 (en) | Conductive pads forming method | |
| TW538251B (en) | Method for finding the root cause of the failure of a faulty chip | |
| US10510677B2 (en) | Die | |
| TW202107657A (zh) | 晶片拾取方法 | |
| CN101765910B (zh) | 半导体元件的选取方法、半导体器件及其制造方法 | |
| WO2014045993A1 (ja) | 半導体装置、半導体ウェハ、および半導体ウェハの試験方法 | |
| JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
| JP2020531874A (ja) | アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板 | |
| KR100716552B1 (ko) | 다이 어태치 방법 | |
| CN111477262B (zh) | 半导体器件的失效分析方法 | |
| US11257723B2 (en) | Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package | |
| TWI820734B (zh) | 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 | |
| CN111179995A (zh) | 3d存储器件的失效定位方法 | |
| JP2017220602A (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140103 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140103 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130213 |