CN102074496A - 用于线路修复的连线方法 - Google Patents

用于线路修复的连线方法 Download PDF

Info

Publication number
CN102074496A
CN102074496A CN2009102018441A CN200910201844A CN102074496A CN 102074496 A CN102074496 A CN 102074496A CN 2009102018441 A CN2009102018441 A CN 2009102018441A CN 200910201844 A CN200910201844 A CN 200910201844A CN 102074496 A CN102074496 A CN 102074496A
Authority
CN
China
Prior art keywords
etching
micron
window
metal wire
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102018441A
Other languages
English (en)
Other versions
CN102074496B (zh
Inventor
赖华平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910201844 priority Critical patent/CN102074496B/zh
Publication of CN102074496A publication Critical patent/CN102074496A/zh
Application granted granted Critical
Publication of CN102074496B publication Critical patent/CN102074496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种用于线路修复的连线方法；包括以下步骤：步骤一、在需要修复的指定金属线位置的绝缘膜上方开小窗口；步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，进行深度0.1-0.5微米的刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度继续拉长后再进行深度0.1-0.5微米的刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀上一条长度等于连线距离的铂金，实现连线。本发明提高了线路修复的速度和成功率，也省去了一些价格昂贵的耗材的使用，极大加快了芯片问题调试的进度。

Description

用于线路修复的连线方法
技术领域
本发明涉及一种半导体线路修复方法，具体涉及一种半导体芯片调试及失效分析中用到的线路修复技术。
背景技术
目前，半导体线路修复领域常用的聚焦粒子束电子显微镜FIB(Focused Ion Beam)的直接刻蚀单一窗口连线法，存在以下的问题：
1.当需修复的金属线距硅片表面有2层以上金属层和绝缘层(或1微米以上的高度时)，由于落差较大，当镀铂时，会出现接触不好，造成大阻抗或完全没连上的情况，表现为(1)当窗口较小时，铂的垫积过程类似半导体工艺的金属溅射填空，高宽比越大孔中间缝隙很大，导致电阻很大，甚至中间的缝隙直接截断了铂的上下连接，(2)窗口较大时，可以通过加长时间垫积完成互联，但是大窗口容易导致非目标金属线的外露，很容易形成意外的短接；图1是问题1的侧面观察图。
2.窗口会控制大一些时，而同层金属线比较密集时，窗口大就会暴露其他非目标金属线，做互联时就容易产生意外短路。FIB可以配备专门的绝缘膜垫积配件，该配件价格在3000美金左右，使用寿命60小时。图2所示的是问题2的侧面观察图，其高宽比越大，缝隙越大，以至于填充的铂不连续，造成高阻抗或断路。
即使选用小图形的标准来镀金属，镀出的铂金属条还是容易把临近的金属线也连接起来，这是由FIB镀金属的方式和特点决定。
发明内容
本发明所要解决的技术问题是提供一种用于线路修复的连线方法，其它可以提高线路修复的成功率，降低线路修复的成本。
为了解决以上技术问题，本发明提供了一种用于线路修复的连线方法；包括以下步骤：步骤一、在需要修复的指定金属线位置的绝缘膜上方开小窗口；步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，进行深度0.1-0.5微米的刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度继续拉长后再进行深度0.1-0.5微米的刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀上一条长度等于连线距离的铂金，实现连线。
本发明的有益效果在于：提高了线路修复的成功率，极大加快了芯片问题调试的进度，表现在：解决芯片线路修复中的深层次金属线以及同层高密度金属线间的互联，实现低阻抗互联以及避免不同电路间的意外短路，最终提高芯片初期设计时的电流功能调试以及芯片后期失效分析的速度。在聚焦粒子束电子显微镜工艺FIB中避免了使用昂贵的绝缘膜垫积部件，节约成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是背景技术所述问题1的侧面示意图；
图2是背景技术所述问题2的侧面示意图；
图3是本发明实施例所述步骤二完成后的结构剖面侧视图；
图4是本发明实施例所述步骤三完成后的结构剖面侧视图；
图5是本发明实施例所述步骤二中开出第一个窗口的俯视图；
图6是本发明实施例所述步骤二中开出后续窗口的俯视图；
图7是本发明实施例所述步骤三完成后的结构俯视图；
图8是本发明实施例所述确定开窗口位置的俯视图；
图9是本发明实施例所述确定开窗口位置的剖面侧视图；
图10是本发明实施例所述步骤二中开出第一个窗口的俯视图；
图11是本发明实施例所述步骤二中开出第一个窗口的剖面侧视图；
图12是本发明实施例所述步骤二中开出第二个窗口的俯视图；
图13是本发明实施例所述步骤二中开出第二个窗口的剖面侧视图；
图14是本发明实施例所述步骤二中开出后续窗口的俯视图；
图15是本发明实施例所述步骤二中开出后续窗口的剖面侧视图；
图16是本发明实施例所述步骤三中金属连线的俯视图；
图17是本发明实施例所述步骤三中金属连线的剖面侧视图；
图18是本发明实施例所述方法的流程图。
具体实施方式
聚焦粒子束电子显微镜FIB(Focused Ion Beam)：其使用聚焦后的镓正离子束作为入射粒子(或叫一次离子)撞击样品表面，通过收集二次电子成像，又由于镓离子的原子量大，加速后动能大，所以有很好的溅射刻蚀功能，再配合上合适的气体系统就能实现包括选择性刻蚀、垫积特定材料等辅助功能。它常配备的气体系统是Pt-Dep(铂金属垫积系统)，IEE(选择性增强刻蚀)，I-dep(绝缘膜垫积)等；工作时，气体喷在样品表面，离子束轰击FIB设定图形时，既对样品表面直接刻蚀，也将部分气体原子撞击到样品表面；通过调整合适的参数，可以用Pt-dep垫积上一层铂金属膜，用I-dep垫积上绝缘膜，用IEE加强刻蚀速率。FIB常见用途有断面精细切割、成像(包括电压衬度像)、透射电镜制样、线路修复等，本专利用到FIB的线路修复功能。
修复功能包括开窗口和金属连线：开窗口是在FIB设置好的的图形内，镓离子轰击样品表面，表面原子被溅射掉，或被真空抽走，或垫积在图形周围，这样样品表面就会形成复制了图形大小的凹坑，随着开窗选择深度加深，凹坑也变深，深度甚至可从芯片表面直到硅基板，适当的图形就会实现指定区域的绝缘膜的去除和指定金属线的截断；金属连线的过程是，用pt-dep气体，可在预设的图形内垫积上一层铂金属膜，若这段金属膜连接了不同位置的芯片内某些层金属线，那就实现了金属互连功能。
如图18所示，本发明所述的方法包括以下步骤：步骤一、在有指定金属线位置的绝缘膜上方开小窗口；步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，继续刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度继续拉长后开始刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀上一条长度等于连线距离的铂金，实现连线。
进一步本发明包括如下详细步骤：
步骤1.在需要修复的指定金属线位置的绝缘膜上方开小窗口，窗口大小：长度方向沿金属线走向，长度值根据线长判断，一般在1-3微米，宽度方向取(线宽+一侧线间距的一半+另一侧线间距的一半)，刻蚀深度可以取0.1-0.5微米，优选的取0.3微米。如图8、图9所示，步骤1确定需连接的金属线的上几层及同层金属线间的物理位置关系，明确距离参数，包括线宽D/线间距D’、D”和D”’，这个将决定初始窗口的大小：不同层金属线间L1及到样品表面L2的垂直距离，这将决定窗口的个数。
步骤2.步骤1中的刻蚀完成后，取刻蚀窗的一侧宽边固定，将长边拉长2微米，宽边大小不变，继续刻蚀，深度取0.3微米，同时观察1中刻蚀窗确定位置有无金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度继续拉长2微米后开始刻蚀；如此循环，直到金属线外露。如图5、图10、图11所示，先开出第一个小窗口，位于连线端上方，宽度为该条线线宽与上下两侧的线间距二分之一的和，深度为0.3um。如图12、13所示，开出第二个小窗口；依此继续如图6、图14、图15所示，后续窗口宽度不变，长度较前一窗口加长2um，刻蚀深度仍为0.3um，直到露出被绝缘膜覆盖的金属线。
步骤3.出现如下形状窗口：指定金属线位置(即1中的窗口)的绝缘膜已经去除干净，从金属线表面到芯片表面，形成台阶差基本在0.3微米的阶梯。非指定金属线位置，由于刻蚀深度不够，都没有外露。如图7、图16、图17所示，从外露金属线位置沿阶梯镀上一条厚度0.5微米，长度等于连线距离，宽度小于1微米的铂金，实现连线。
提高了线路修复的成功率，极大加快了芯片问题调试的进度，表现在：解决芯片线路修复中的深层次金属线以及同层高密度金属线间的互联，实现低阻抗互联以及避免不同电路间的意外短路，最终提高芯片初期设计时的电流功能调试以及芯片后期失效分析的速度。在聚焦粒子束电子显微镜工艺FIB中避免了使用昂贵的绝缘膜垫积部件(Insulator Dep)，节约成本。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (7)

1.一种用于线路修复的连线方法；其特征在于，包括以下步骤：
步骤一、在需要修复的指定金属线位置的绝缘膜上方开小窗口；
步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，进行深度0.1-0.5微米的刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀；无则再次固定之前的宽边，长度继续拉长后再进行深度0.1-0.5微米的刻蚀；如此循环，直到金属线外露；
步骤三、从外露金属线位置沿阶梯镀上一条长度等于连线距离的铂金，实现连线。
2.如权利要求1所述的用于线路修复的连线方法，其特征在于，步骤一中所述窗口长度方向沿金属线走向，长度值为1-3微米。
3.如权利要求1所述的用于线路修复的连线方法，其特征在于，步骤一中所述窗口宽度等于线宽+一侧线间距的一半+另一侧线间距的一半。
4.如权利要求1所述的用于线路修复的连线方法，其特征在于，步骤一中所述窗口刻蚀深度为0.3微米。
5.如权利要求1所述的用于线路修复的连线方法，其特征在于，步骤二中将长边拉长2微米。
6.如权利要求1所述的用于线路修复的连线方法，其特征在于，步骤二中，刻蚀深度为0.3微米。
7.如权利要求1所述的用于线路修复的连线方法，其特征在于，步骤三中所述铂金连线的厚度为0.5微米。
CN 200910201844 2009-11-19 2009-11-19 用于线路修复的连线方法 Active CN102074496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910201844 CN102074496B (zh) 2009-11-19 2009-11-19 用于线路修复的连线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910201844 CN102074496B (zh) 2009-11-19 2009-11-19 用于线路修复的连线方法

Publications (2)

Publication Number Publication Date
CN102074496A true CN102074496A (zh) 2011-05-25
CN102074496B CN102074496B (zh) 2013-10-23

Family

ID=44032986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910201844 Active CN102074496B (zh) 2009-11-19 2009-11-19 用于线路修复的连线方法

Country Status (1)

Country Link
CN (1) CN102074496B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102928764A (zh) * 2011-08-12 2013-02-13 上海华虹Nec电子有限公司 定位半导体芯片长距离金属线间缺陷的方法
CN104122282A (zh) * 2013-04-24 2014-10-29 克里斯·帕夫洛维奇 采用聚焦离子束的电路跟踪
CN105845625A (zh) * 2016-05-18 2016-08-10 上海华虹宏力半导体制造有限公司 芯片的扰码验证电路修补方法
CN110729208A (zh) * 2019-10-12 2020-01-24 闳康技术检测(上海)有限公司 一种高密度打线复位方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429994A (en) * 1993-07-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Wiring forming method, wiring restoring method and wiring pattern changing method
CN1166055A (zh) * 1996-05-23 1997-11-26 世界先进积体电路股份有限公司 导电体连线的制造方法
US20020068442A1 (en) * 2000-12-04 2002-06-06 Fujitsu Limited Method for manufacturing a semiconductor device
US20040152296A1 (en) * 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films
CN101241876A (zh) * 2007-02-06 2008-08-13 中芯国际集成电路制造(上海)有限公司 线路修补方法
CN101308809A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 铝导线的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429994A (en) * 1993-07-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Wiring forming method, wiring restoring method and wiring pattern changing method
CN1166055A (zh) * 1996-05-23 1997-11-26 世界先进积体电路股份有限公司 导电体连线的制造方法
US20020068442A1 (en) * 2000-12-04 2002-06-06 Fujitsu Limited Method for manufacturing a semiconductor device
US20040152296A1 (en) * 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films
CN101241876A (zh) * 2007-02-06 2008-08-13 中芯国际集成电路制造(上海)有限公司 线路修补方法
CN101308809A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 铝导线的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102928764A (zh) * 2011-08-12 2013-02-13 上海华虹Nec电子有限公司 定位半导体芯片长距离金属线间缺陷的方法
CN104122282A (zh) * 2013-04-24 2014-10-29 克里斯·帕夫洛维奇 采用聚焦离子束的电路跟踪
CN104122282B (zh) * 2013-04-24 2017-01-18 泰科英赛科技有限公司 采用聚焦离子束的电路跟踪
CN105845625A (zh) * 2016-05-18 2016-08-10 上海华虹宏力半导体制造有限公司 芯片的扰码验证电路修补方法
CN110729208A (zh) * 2019-10-12 2020-01-24 闳康技术检测(上海)有限公司 一种高密度打线复位方法

Also Published As

Publication number Publication date
CN102074496B (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN102074496B (zh) 用于线路修复的连线方法
JP6629596B2 (ja) エッチング速度を変化させるためのイオン注入
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
CN102346109A (zh) 一种tem的半导体样品制备方法
CN111366428B (zh) Fib倒切制备tem样品的方法
CN102384867A (zh) 制备失效分析样品的方法
JPH10261566A (ja) ビーム電流測定用貫通孔の製造方法
CN102412196A (zh) 金属铜大马士革互联结构的制造方法
CN1244149C (zh) 具有铜熔丝的半导体结构及其形成方法
EP3848988A1 (en) Method of fabricating a semiconductor structure with improved dicing properties
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
Shinada et al. Current status of single ion implantation
CN1162844A (zh) 半导体存储器及其制造方法
WO2017186488A1 (de) Verfahren zur herstellung rueckseitenkontaktierter solarzellen aus kristallinem silizium
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
CN102339766A (zh) 线路修复中的超长距离连线方法
CN103681230B (zh) 下层金属布线的切割方法
CN108376676A (zh) 一种具有多孔介质层的金属互连结构
Levine et al. Electromigration induced damage and structure change in Cr-Al/Cu and Al/Cu interconnection lines
US4326936A (en) Repeatable method for sloping walls of thin film material
DE10032792A1 (de) Verfahren zur Herstellung einer Verdrahtung für Kontaktlöcher
WO2012072062A2 (de) Verfahren zur herstellung eines solarmoduls und ein solarmodul
CN115763283A (zh) 一种半导体引出结构的制备方法和半导体
RU2219621C1 (ru) Способ изготовления фотопреобразователя
DE19927284A1 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.