CN113096113A - 芯片标记方法、系统、电子设备及计算机可读存储介质 - Google Patents

芯片标记方法、系统、电子设备及计算机可读存储介质 Download PDF

Info

Publication number
CN113096113A
CN113096113A CN202110461453.4A CN202110461453A CN113096113A CN 113096113 A CN113096113 A CN 113096113A CN 202110461453 A CN202110461453 A CN 202110461453A CN 113096113 A CN113096113 A CN 113096113A
Authority
CN
China
Prior art keywords
chip
yield
chips
chip area
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110461453.4A
Other languages
English (en)
Inventor
索鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110461453.4A priority Critical patent/CN113096113A/zh
Publication of CN113096113A publication Critical patent/CN113096113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

本发明提供了一种芯片标记方法、系统、电子设备及计算机可读存储介质中，提供一晶圆；逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以所述合格芯片为中心芯片选取一第一芯片区域，所述第一芯片区域是以对应的所述中心芯片为中心的N行N列矩阵；获取所述第一芯片区域的芯片良率并判断所述第一芯片区域的芯片良率与第一良率设定值的大小关系，将所述第一芯片区域等比例缩小以构成第二芯片区域；所述第二芯片区域内的芯片良率并判断所述第二芯片区域的芯片良率与第二良率设定值的大小关系，对所述中心芯片进行标记；本发明实现了标记临近聚集型缺陷芯片的合格芯片。

Description

芯片标记方法、系统、电子设备及计算机可读存储介质
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片标记方法、系统、电子设备及计算机可读存储介质。
背景技术
在半导体的生产中，随着晶圆尺寸的增大和元器件尺寸的缩小，一片晶圆可划分成数千个相同或不同的芯片。由于生产设计或材料本身的特性，生产的晶圆中除了包括有合格芯片外，还可能存在有缺陷芯片。目前通常是通过测试设备对晶圆上的每一个芯片的电气特性进行测试，若发现缺陷芯片时将在该缺陷芯片打上墨点进行标记。通常在晶圆边缘区域存在聚集型的缺陷芯片，然而临近聚集型缺陷芯片旁边的合格芯片可能存在潜在的工艺问题风险，为了规避风险，需要找到临近聚集型缺陷芯片旁边的合格芯片，将此合格芯片进行标记，在后续工艺时则避开被标记的合格芯片，因此需要一种芯片标记方式。
发明内容
本发明的目的在于提供芯片标记方法、系统、电子设备及计算机可读存储介质，以实现标记临近聚集型缺陷芯片的合格芯片。
为了达到上述目的，本发明提供了一种芯片标记方法，包括：
提供一晶圆；
逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以所述合格芯片为中心芯片选取一第一芯片区域，所述第一芯片区域是以对应的所述中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；
获取所述第一芯片区域的芯片良率并判断所述第一芯片区域的芯片良率与第一良率设定值的大小关系，当所述第一芯片区域的芯片良率小于所述第一良率设定值时，将所述第一芯片区域等比例缩小以构成第二芯片区域，所述第二芯片区域是以对应的所述中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；
获取所述第二芯片区域内的芯片良率并判断所述第二芯片区域的芯片良率与第二良率设定值的大小关系，当所述第二芯片区域内的芯片良率小于第二良率设定值，则对所述中心芯片进行标记。
可选的，逐行/列扫描所述晶圆上的芯片时，当扫描到前后第
Figure BDA0003042539920000021
行和前后第
Figure BDA0003042539920000022
列有合格芯片时，将所述合格芯片默认为不合格芯片。
可选的，逐行/列扫描所述晶圆上的芯片时，从第
Figure BDA0003042539920000023
行、第
Figure BDA0003042539920000024
列扫描到第
Figure BDA0003042539920000025
行、第
Figure BDA0003042539920000026
列，K为行/列数。
可选的，逐行/列扫描所述晶圆上的芯片之前，对所述晶圆上的芯片进行测试，以获取所述合格芯片，逐行/列扫描所述晶圆上的芯片时，通过识别所述晶圆上的芯片的标识判定是否为合格芯片。
可选的，所述标记为墨点标记。
可选的，将标记的所述中心芯片作为隐患芯片。
可选的，所述第一良率设定值及所述第二良率设定值均为65％～75％。
一种芯片标记系统，包括：
晶圆供应模块，用于提供一晶圆；
第一芯片区域构建模块，用于逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以所述合格芯片为中心芯片选取一第一芯片区域，所述第一芯片区域是以对应的所述中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；
判断及第二芯片区域构建模块，用于获取所述第一芯片区域的芯片良率并判断所述第一芯片区域的芯片良率与第一良率设定值的大小关系，当所述第一芯片区域的芯片良率小于所述第一良率设定值时，将所述第一芯片区域等比例缩小以构成第二芯片区域，所述第二芯片区域是以对应的所述中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；
标记模块，用于获取所述第二芯片区域内的芯片良率并判断所述第二芯片区域的芯片良率与第二良率设定值的大小关系，当所述第二芯片区域内的芯片良率小于第二良率设定值，则对所述中心芯片进行标记。
一种电子设备，所述电子设备包括：
一个或多个执行器；以及，
存储器，用于存储一个或多个程序；以及，
当所述一个或多个程序被所述一个或多个执行器执行，使得所述一个或多个执行器实现上述的芯片标记方法。
一种计算机可读存储介质，其上存储有计算机程序，该程序被执行器执行时实现上述的芯片标记方法。
在本发明提供的一种芯片标记方法、系统、电子设备及计算机可读存储介质中，提供一晶圆，逐行/列扫描晶圆上的芯片，每扫描得到一个合格芯片，均以合格芯片为中心芯片选取一第一芯片区域，第一芯片区域是以对应的中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；然后获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，当第一芯片区域的芯片良率小于第一良率设定值时，将第一芯片区域等比例缩小以构成第二芯片区域，第二芯片区域是以对应的中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；进而，获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，当第二芯片区域内的芯片良率小于第二良率设定值，则对中心芯片进行标记。本发明以每个合格芯片为中心芯片得到两个芯片区域，将两个芯片区域的芯片良率分别与两个芯片区域的良率设定值比较，能够较准确判断此中心芯片是否位于聚集型缺陷芯片的周围，以实现标记临近聚集型缺陷芯片的合格芯片。
附图说明
图1为本发明一实施例提供的芯片标记方法的流程图；
图2为本发明一实施例提供的芯片标记方法的区域示意图；
图3为本发明一实施例提供的芯片标记系统的框图；
其中，附图标记为：
10-晶圆供应模块；20-第一芯片区域构建模块；30-判断及第二芯片区域构建模块；40-标记模块。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的芯片标记方法的流程图，本实施例提供芯片标记方法，以实现标记临近聚集型缺陷芯片的合格芯片。请参考图1，所述芯片标记方法包括：
步骤S1：提供一晶圆；
步骤S2：逐行/列扫描晶圆上的芯片，每扫描得到一个合格芯片，均以合格芯片为中心芯片选取一第一芯片区域，第一芯片区域是以对应的中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；
步骤S3：获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，当第一芯片区域的芯片良率小于第一良率设定值时，将第一芯片区域等比例缩小以构成第二芯片区域，第二芯片区域是以对应的中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；
步骤S4：获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，当第二芯片区域内的芯片良率小于第二良率设定值，则对中心芯片进行标记。
下面结合对本实施例提供的芯片标记方法，进行详细的阐述。
执行步骤S1：提供一晶圆。
具体的，提供一晶圆，晶圆上包括若干芯片。通过对晶圆上的所有芯片进行测试以获得晶圆的MAP图，从MAP图上能够得知所有芯片的测试结果，在测试结果中，合格芯片与缺陷芯片的标识不同，一般在晶圆的边缘区域包括聚集型的缺陷芯片，缺陷芯片为测试未通过的芯片，聚集型缺陷芯片旁边的合格芯片会具有隐患存在潜在的工艺风险。
执行步骤S2：逐行/列扫描晶圆上的芯片，每扫描得到一个合格芯片，均以合格芯片为中心芯片选取一第一芯片区域，第一芯片区域是以对应的中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数。
具体的，逐行/列扫描晶圆上的芯片，扫描时通过识别芯片的标识判断芯片是否为合格芯片，每扫描得到一个合格芯片后，均以合格芯片为中心芯片选取一第一芯片区域，第一芯片区域是以对应的中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数，可为5个、7个等。
在本实施例中，逐行/列扫描所述晶圆上的芯片时，可以从第1行开始扫描，直至最后一行，当扫描到前后第
Figure BDA0003042539920000051
行和前后第
Figure BDA0003042539920000052
列有合格芯片时，可以将合格芯片默认为不合格芯片。还可以逐行/列扫描所述晶圆上的芯片时，直接是从第
Figure BDA0003042539920000053
行、第
Figure BDA0003042539920000054
列开始扫描，直至扫描到第
Figure BDA0003042539920000055
行、第
Figure BDA0003042539920000056
列，K为行/列数。
执行步骤S3：获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，当第一芯片区域的芯片良率小于第一良率设定值时，将第一芯片区域等比例缩小以构成第二芯片区域，第二芯片区域是以对应的中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M。
具体的，找到第一芯片区域内的合格芯片，第一芯片区域内的合格芯片的个数与第一芯片区域内的所有芯片的个数的比值即为第一芯片区域内的芯片良率。获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，若第一芯片区域内的芯片良率小于第一良率设定值，将第一芯片区域等比例缩小以构成第二芯片区域，第二芯片区域是以对应的中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M。
执行步骤S4：获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，当第二芯片区域内的芯片良率小于第二良率设定值，则对中心芯片进行标记。
具体的，找到第二芯片区域内的合格芯片，第二芯片区域内的合格芯片的个数与第二芯片区域内的所有芯片的个数的比值即为第二芯片区域内的芯片良率。获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，若第二芯片区域内的芯片良率小于第二良率设定值，则对此中心芯片进行标记，若第二芯片区域内的芯片良率大于等于第二良率设定值，则不进行标记。在本实施例中，标记为墨点标记，但不限于此，也可为其它标记方式。在本实施例中，第一良率设定值及第二良率设定值均为65％～75％，但不限于此设定值范围，具体示实际情况而定。
图2为本实施例提供的芯片标记方法的区域示意图，请参考图2，为了更加清楚得知本实施例提供的芯片标记方法，本实施例以第一芯片区域A1为5×5阵列排列、第二芯片区域A2为3×3阵列排列举例说明。
首先扫描得到晶圆上任一合格芯片C，以合格芯片C为中心芯片扩大芯片范围构成5×5的第一芯片区域A1，第一芯片区域A1中包括了25个芯片，获取第一芯片区域A1的芯片良率，若第一芯片区域A1的芯片良率小于第一良率设定值，如第一良率设定值为72％，若第一芯片区域A1中的合格芯片少于有18个即第一芯片区域A1的芯片良率小于第一良率设定值。
若第一芯片区域A1的芯片良率小于第一良率设定值，则以合格芯片C为中心芯片将5×5的第一芯片区域A1缩小至3×3的第二芯片区域A2，第二芯片区域A2中包括了9个芯片，获取第二芯片区域A2的芯片良率，若第二芯片区域A2的芯片良率小于第二良率设定值，如第二良率设定值为67％，若第二芯片区域A2中的合格芯片少于有6个即第二芯片区域A2的芯片良率小于第二良率设定值，则对合格芯片C进行标记。
图3为本实施例提供的芯片标记系统的框图，请参考图3，一种芯片标记系统，其中包括：
晶圆供应模块10，用于提供一晶圆；
第一芯片区域构建模块20，用于逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以合格芯片为中心芯片选取一第一芯片区域，第一芯片区域是以对应的中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；
判断及第二芯片区域构建模块30，用于获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，当第一芯片区域的芯片良率小于第一良率设定值时，将第一芯片区域等比例缩小以构成第二芯片区域，第二芯片区域是以对应的中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；
标记模块40，用于获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，当第二芯片区域内的芯片良率小于第二良率设定值，则对中心芯片进行标记。
通过晶圆供应模块10提供一晶圆，然后通过第一芯片区域构建模块20逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以合格芯片为中心芯片选取一第一芯片区域，再通过判断及第二芯片区域构建模块30获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，当第一芯片区域的芯片良率小于第一良率设定值时，将第一芯片区域等比例缩小以构成第二芯片区域，最后通过标记模块40获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，当第二芯片区域内的芯片良率小于第二良率设定值，则对中心芯片进行标记。
进一步地，本实施例还提供一种电子设备，用于实现标记临近聚集型缺陷芯片的合格芯片，电子设备包括：
一个或多个执行器；以及，
存储器，用于存储一个或多个程序；以及，
当一个或多个程序被一个或多个执行器执行，使得一个或多个执行器实现如上述实施例提出的芯片标记方法。
本实施例中，执行器及存储器均为一个，执行器和存储器可以通过总线或其他方式连接。
存储器作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的芯片标记方法对应的程序指令/模块。执行器通过运行存储在所述存储器中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述的芯片标记方法。
存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据电子设备的使用所创建的数据等。此外，芯片标记方法的存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器可进一步包括相对于执行器远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本实施例提出的电子设备与上述实施例提出的芯片标记方法属于同一发明构思，未在本实施例中详尽描述的技术细节可参见上述实施例，并且本实施例与上述实施例具有相同的有益效果。
本实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被执行器执行时实现如上述实施例提出的芯片标记方法。
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
综上，在本发明提供的一种芯片标记方法、系统、电子设备及计算机可读存储介质中，提供一晶圆，逐行/列扫描晶圆上的芯片，每扫描得到一个合格芯片，均以合格芯片为中心芯片选取一第一芯片区域，第一芯片区域是以对应的中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；然后获取第一芯片区域的芯片良率并判断第一芯片区域的芯片良率与第一良率设定值的大小关系，当第一芯片区域的芯片良率小于第一良率设定值时，将第一芯片区域等比例缩小以构成第二芯片区域，第二芯片区域是以对应的中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；进而，获取第二芯片区域内的芯片良率并判断第二芯片区域的芯片良率与第二良率设定值的大小关系，当第二芯片区域内的芯片良率小于第二良率设定值，则对中心芯片进行标记。本发明以每个合格芯片为中心芯片得到两个芯片区域，将两个芯片区域的芯片良率分别与两个芯片区域的良率设定值比较，能够较准确判断此中心芯片是否位于聚集型缺陷芯片的周围，以实现标记临近聚集型缺陷芯片的合格芯片。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种芯片标记方法，其特征在于，包括：
提供一晶圆；
逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以所述合格芯片为中心芯片选取一第一芯片区域，所述第一芯片区域是以对应的所述中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；
获取所述第一芯片区域的芯片良率并判断所述第一芯片区域的芯片良率与第一良率设定值的大小关系，当所述第一芯片区域的芯片良率小于所述第一良率设定值时，将所述第一芯片区域等比例缩小以构成第二芯片区域，所述第二芯片区域是以对应的所述中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；
获取所述第二芯片区域内的芯片良率并判断所述第二芯片区域的芯片良率与第二良率设定值的大小关系，当所述第二芯片区域内的芯片良率小于第二良率设定值，则对所述中心芯片进行标记。
2.如权利要求1所述的芯片标记方法，其特征在于，逐行/列扫描所述晶圆上的芯片时，当扫描到前后第
Figure FDA0003042539910000011
行和前后第
Figure FDA0003042539910000012
列有合格芯片时，将所述合格芯片默认为不合格芯片。
3.如权利要求1所述的芯片标记方法，其特征在于，逐行/列扫描所述晶圆上的芯片时，从第
Figure FDA0003042539910000013
行、第
Figure FDA0003042539910000014
列扫描到第
Figure FDA0003042539910000015
行、第
Figure FDA0003042539910000016
列，K为行/列数。
4.如权利要求1所述的芯片标记方法，其特征在于，逐行/列扫描所述晶圆上的芯片之前，对所述晶圆上的芯片进行测试，以获取所述合格芯片，逐行/列扫描所述晶圆上的芯片时，通过识别所述芯片的标识判定是否为合格芯片。
5.如权利要求1所述的芯片标记方法，其特征在于，所述标记为墨点标记。
6.如权利要求1所述的芯片标记方法，其特征在于，将标记的所述中心芯片作为隐患芯片。
7.如权利要求1所述的芯片标记方法，其特征在于，所述第一良率设定值及所述第二良率设定值均为65％～75％。
8.一种芯片标记系统，其特征在于，包括：
晶圆供应模块，用于提供一晶圆；
第一芯片区域构建模块，用于逐行/列扫描所述晶圆上的芯片，每扫描得到一个合格芯片，均以所述合格芯片为中心芯片选取一第一芯片区域，所述第一芯片区域是以对应的所述中心芯片为中心的N行N列矩阵，其中，N为大于或等于5的奇数；
判断及第二芯片区域构建模块，用于获取所述第一芯片区域的芯片良率并判断所述第一芯片区域的芯片良率与第一良率设定值的大小关系，当所述第一芯片区域的芯片良率小于所述第一良率设定值时，将所述第一芯片区域等比例缩小以构成第二芯片区域，所述第二芯片区域是以对应的所述中心芯片为中心的M行M列矩阵，其中，M为大于或等于3的奇数，N>M；
标记模块，用于获取所述第二芯片区域内的芯片良率并判断所述第二芯片区域的芯片良率与第二良率设定值的大小关系，当所述第二芯片区域内的芯片良率小于第二良率设定值，则对所述中心芯片进行标记。
9.一种电子设备，其特征在于，所述电子设备包括：
一个或多个执行器；以及，
存储器，用于存储一个或多个程序；以及，
当所述一个或多个程序被所述一个或多个执行器执行，使得所述一个或多个执行器实现如权利要求1-7中任一所述的芯片标记方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被执行器执行时实现如权利要求1-7中任一所述的芯片标记方法。
CN202110461453.4A 2021-04-27 2021-04-27 芯片标记方法、系统、电子设备及计算机可读存储介质 Pending CN113096113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110461453.4A CN113096113A (zh) 2021-04-27 2021-04-27 芯片标记方法、系统、电子设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110461453.4A CN113096113A (zh) 2021-04-27 2021-04-27 芯片标记方法、系统、电子设备及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN113096113A true CN113096113A (zh) 2021-07-09

Family

ID=76680332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110461453.4A Pending CN113096113A (zh) 2021-04-27 2021-04-27 芯片标记方法、系统、电子设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN113096113A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684164B1 (en) * 2002-08-28 2004-01-27 Macronix International Co., Ltd. True defect monitoring through repeating defect deletion
JP2004047542A (ja) * 2002-07-09 2004-02-12 Ricoh Co Ltd チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法
CN101369516A (zh) * 2007-08-17 2009-02-18 京元电子股份有限公司 标记晶圆的方法、标记劣品晶粒的方法、晶圆对位的方法、以及晶圆测试机
CN103346104A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种芯片缺陷检测方法
US20170262975A1 (en) * 2016-03-08 2017-09-14 Kabushiki Kaisha Toshiba Wafer inspection method for manufacturing semiconductor device
CN108122801A (zh) * 2017-12-12 2018-06-05 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统
CN110969175A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
CN111048435A (zh) * 2019-12-25 2020-04-21 上海华力微电子有限公司 缺陷监控方法
CN111862076A (zh) * 2020-07-30 2020-10-30 上海华力集成电路制造有限公司 改善亮场缺陷检测精度及其过程中因色差导致杂讯的方法
CN112582292A (zh) * 2020-12-04 2021-03-30 全芯智造技术有限公司 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端
CN112635346A (zh) * 2020-12-08 2021-04-09 深圳中科飞测科技股份有限公司 晶圆检测方法、半导体检测设备及存储介质

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047542A (ja) * 2002-07-09 2004-02-12 Ricoh Co Ltd チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法
US6684164B1 (en) * 2002-08-28 2004-01-27 Macronix International Co., Ltd. True defect monitoring through repeating defect deletion
CN101369516A (zh) * 2007-08-17 2009-02-18 京元电子股份有限公司 标记晶圆的方法、标记劣品晶粒的方法、晶圆对位的方法、以及晶圆测试机
CN103346104A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种芯片缺陷检测方法
US20170262975A1 (en) * 2016-03-08 2017-09-14 Kabushiki Kaisha Toshiba Wafer inspection method for manufacturing semiconductor device
CN108122801A (zh) * 2017-12-12 2018-06-05 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统
CN110969175A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
CN111048435A (zh) * 2019-12-25 2020-04-21 上海华力微电子有限公司 缺陷监控方法
CN111862076A (zh) * 2020-07-30 2020-10-30 上海华力集成电路制造有限公司 改善亮场缺陷检测精度及其过程中因色差导致杂讯的方法
CN112582292A (zh) * 2020-12-04 2021-03-30 全芯智造技术有限公司 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端
CN112635346A (zh) * 2020-12-08 2021-04-09 深圳中科飞测科技股份有限公司 晶圆检测方法、半导体检测设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN116485946B (zh) * 2023-04-26 2024-02-23 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质

Similar Documents

Publication Publication Date Title
CN111209152B (zh) Dram芯片老化测试设备、方法、计算机设备及存储介质
CN107039084B (zh) 带冗余单元的存储器芯片的晶圆测试方法
US6622102B2 (en) Method and system for tracking manufacturing data for integrated circuit parts
CN109613420B (zh) 芯片的测试方法
US9891267B2 (en) Kernel based cluster fault analysis
CN113096113A (zh) 芯片标记方法、系统、电子设备及计算机可读存储介质
US5991215A (en) Method for testing a memory chip in multiple passes
US20130016895A1 (en) Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects
US10776227B2 (en) Memory management system and method thereof
US10658211B2 (en) Data structures for semiconductor die packaging
US6499118B1 (en) Redundancy analysis method and apparatus for ATE
KR20160146402A (ko) 메모리 시스템
KR20020079901A (ko) 반도체 결함의 효율적 분석 방법
US20220011678A1 (en) Processing method and processing system for measurement data of semiconductor device, computer device and computer readable storage medium
US20130100752A1 (en) Method of restoring reconstructed memory spaces
WO2022021745A1 (zh) 失效图形的获取方法和获取装置
CN110970085A (zh) Dram良率分析系统
US20200125692A1 (en) Electronic apparatus and layout method for integrated circuit
CN109635470B (zh) 模块快速摆放与调整方法
US20220026484A1 (en) Failure pattern obtaining method and apparatus
US11984179B2 (en) Redundant circuit assigning method and device, and medium
CN115063432B (zh) 对准标记图形的识别方法及装置、计算机设备和存储介质
CN103279409A (zh) 比特失效模式统计方法及装置
KR100893157B1 (ko) 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템
US20050039089A1 (en) System and method for analysis of cache array test data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination