CN113764293A - 晶圆上芯方法、装置、存储介质和电子设备 - Google Patents

晶圆上芯方法、装置、存储介质和电子设备 Download PDF

Info

Publication number
CN113764293A
CN113764293A CN202110989720.5A CN202110989720A CN113764293A CN 113764293 A CN113764293 A CN 113764293A CN 202110989720 A CN202110989720 A CN 202110989720A CN 113764293 A CN113764293 A CN 113764293A
Authority
CN
China
Prior art keywords
wafer
chip
target
map
target wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110989720.5A
Other languages
English (en)
Inventor
梁赛嫦
吴佳蒙
郭依腾
曾丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202110989720.5A priority Critical patent/CN113764293A/zh
Publication of CN113764293A publication Critical patent/CN113764293A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种晶圆上芯方法、装置、存储介质和电子设备。该方法包括：获取到待上芯的目标晶圆和目标晶圆的晶圆图，其中，晶圆图包括有目标晶圆中的芯片的标志；根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐；在对齐目标晶圆和晶圆图后，根据晶圆图中的良品芯片标志封装目标晶圆中的良品芯片。本发明解决了晶圆上芯准确度低的技术问题。

Description

晶圆上芯方法、装置、存储介质和电子设备
技术领域
本发明涉及晶圆上芯领域，具体而言，涉及一种晶圆上芯方法、装置、存储介质和电子设备。
背景技术
现有技术中，在对晶圆上芯的过程中，在获取到晶圆与晶圆图后，由于晶圆图中仅仅包括了良品芯片标志和非良品芯片标志，造成根据晶圆图对晶圆进行上芯的过程中，极易出现上芯错误的情况，如将良品芯片作为非良品芯片，将非良品芯片作为良品芯片进行上芯。
发明内容
本发明实施例提供了一种晶圆上芯方法、装置、存储介质和电子设备，以至少解决晶圆上芯准确度低的技术问题。
根据本发明实施例的一个方面，提供了一种晶圆上芯方法，包括：获取到待上芯的目标晶圆和上述目标晶圆的晶圆图，其中，上述晶圆图包括有上述目标晶圆中的芯片的标志；根据上述晶圆图中的特殊芯片标志和/或边缘芯片标志将上述目标晶圆和上述晶圆图对齐；在对齐上述目标晶圆和上述晶圆图后，根据上述晶圆图中的良品芯片标志封装上述目标晶圆中的良品芯片。
根据本发明实施例的另一方面，提供了一种晶圆上芯装置，包括：获取单元，用于获取到待上芯的目标晶圆和上述目标晶圆的晶圆图，其中，上述晶圆图包括有上述目标晶圆中的芯片的标志；对齐单元，用于根据上述晶圆图中的特殊芯片标志和/或边缘芯片标志将上述目标晶圆和上述晶圆图对齐；封装单元，用于在对齐上述目标晶圆和上述晶圆图后，根据上述晶圆图中的良品芯片标志封装上述目标晶圆中的良品芯片。
作为一种可选的示例，上述装置还包括：选择单元，用于在获取到待上芯的目标晶圆和上述目标晶圆的晶圆图之前，在上述目标晶圆上选择多个目标位置；设置单元，用于在上述目标位置上设置特殊芯片，并在上述目标晶圆的边缘位置设置边缘芯片。
作为一种可选的示例，上述装置还包括：上述多个目标位置在上述目标晶圆上呈规律化分布。
作为一种可选的示例，上述装置还包括：调整单元，用于在根据上述晶圆图中的特殊芯片标志和/或边缘芯片标志将上述目标晶圆和上述晶圆图对齐之前，按照上述目标晶圆的光板的方向与上述晶圆图中上述光板的方向，将上述目标晶圆与上述晶圆图的方向调整为一致。
作为一种可选的示例，上述封装单元包括：处理模块，用于将上述目标晶圆中，对应的晶圆图中标志为良品芯片的芯片从蓝膜上取下；将上述目标晶圆中，对应的上述晶圆图中标志为特殊芯片、边缘芯片或非良品芯片的芯片保留在上述蓝膜上。
根据本发明实施例的又一方面，还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述晶圆上芯方法。
根据本发明实施例的又一方面，还提供了一种电子设备，包括存储器和处理器，上述存储器中存储有计算机程序，上述处理器被设置为通过上述晶圆上芯方法。
在本发明实施例中，采用了获取到待上芯的目标晶圆和上述目标晶圆的晶圆图，其中，上述晶圆图包括有上述目标晶圆中的芯片的标志；根据上述晶圆图中的特殊芯片标志和/或边缘芯片标志将上述目标晶圆和上述晶圆图对齐；在对齐上述目标晶圆和上述晶圆图后，根据上述晶圆图中的良品芯片标志封装上述目标晶圆中的良品芯片的方法，由于在上述方法中，目标晶圆和晶圆图可以通过特殊芯片标志和/或边缘芯片标志进行对齐，从而可以保证目标晶圆和晶圆图是一致的，根据晶圆图封装良品芯片，提高了晶圆上芯的准确度，进而解决了晶圆上芯准确度低的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的一种可选的晶圆上芯方法的流程图；
图2是根据本发明实施例的一种可选的晶圆上芯方法的特殊芯片示意图；
图3是根据本发明实施例的另一种可选的晶圆上芯方法的特殊芯片示意图；
图4是根据本发明实施例的一种可选的晶圆上芯方法的普通芯片示意图；
图5是根据本发明实施例的一种可选的晶圆上芯方法的晶圆示意图；
图6是根据本发明实施例的一种可选的晶圆上芯方法的晶圆图；
图7是根据本发明实施例的另一种可选的晶圆上芯方法的晶圆示意图；
图8是根据本发明实施例的一种可选的晶圆上芯方法的光板示意图；
图9是根据本发明实施例的另一种可选的晶圆上芯方法的光板示意图；
图10是根据本发明实施例的一种可选的晶圆上芯装置的结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例的第一方面，提供了一种晶圆上芯方法，可选地，如图1所示，上述方法包括：
S102，获取到待上芯的目标晶圆和目标晶圆的晶圆图，其中，晶圆图包括有目标晶圆中的芯片的标志；
S104，根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐；
S106，在对齐目标晶圆和晶圆图后，根据晶圆图中的良品芯片标志封装目标晶圆中的良品芯片。
可选地，本实施例中，在对目标晶圆进行上芯的过程中，可以在获取到晶圆后，将目标晶圆与晶圆图进行对齐，然后，对齐后的目标晶圆与晶圆图中，如果晶圆图上标记有良品芯片，则说明对应的目标晶圆上的芯片为良品芯片，对良品芯片进行封装上芯。
在本实施例中，可以在目标晶圆上安装特殊芯片与边缘芯片。特殊芯片可以在目标晶圆上随机分布或者规律化分布。边缘芯片位于目标晶圆的边缘位置。在获取到对应的晶圆图后，晶圆图中，对于目标晶圆上的芯片，标记有良品芯片、非良品芯片、特殊芯片标志和边缘芯片标志，对应目标晶圆上的各类芯片。通过良品芯片的标志，从目标晶圆上可以提取出良品芯片。
由于在本实施例中，可以通过目标晶圆上的特殊芯片与边缘芯片，和晶圆图中的特殊芯片标志和边缘芯片标志来将目标晶圆和晶圆图进行对齐，从而可以根据对齐后的目标晶圆与晶圆图，按照晶圆图上的良品芯片的标志，从目标晶圆中获取良品芯片，提高了晶圆上芯的准确度。
作为一种可选的示例，根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐包括：
在特殊芯片标志所对应的目标晶圆上的芯片为特殊芯片的情况下，确定目标晶圆和晶圆图对齐；或者
在边缘芯片标志所对应的目标晶圆上的芯片为边缘芯片的情况下，确定目标晶圆和晶圆图对齐；或者
在特殊芯片标志所对应的目标晶圆上的芯片为特殊芯片且边缘芯片标志所对应的目标晶圆上的芯片为边缘芯片的情况下，确定目标晶圆和晶圆图对齐。
可选地，本实施例中，在对齐目标晶圆和晶圆图时，可以根据特殊芯片进行对齐，还可以根据边缘芯片进行对齐，或者特殊芯片和边缘芯片共同使用进行对齐。
如果是使用特殊芯片进行对齐，则在晶圆上确定特殊芯片的位置，以及在晶圆图上，确定特殊芯片标志的位置，将两个位置对齐，则可以对齐目标晶圆与晶圆图。如果特殊芯片有多个，则对应的特殊芯片标志也有多个。将每一个特殊芯片和特殊芯片标志对齐，则将目标晶圆和晶圆图对齐。
如果是使用边缘芯片进行对齐，则晶圆上的边缘位置包括了多个边缘芯片，而晶圆图上标记有边缘芯片标志，将边缘芯片和边缘芯片标志进行对齐，则目标晶圆和晶圆图对齐。
通过本实施例，可以将目标晶圆和晶圆图进行对齐，根据晶圆图提取目标晶圆的良品芯片，提高了对晶圆上芯的准确度。
作为一种可选的示例，在获取到待上芯的目标晶圆和目标晶圆的晶圆图之前，方法还包括：
在目标晶圆上选择多个目标位置；
在目标位置上设置特殊芯片，并在目标晶圆的边缘位置设置边缘芯片。
可选地，本实施例中，特殊芯片可以包括一个或多个。特殊芯片的位置可以为在目标晶圆上的随机选择的位置。例如，可以选择目标晶圆的中心位置设置特殊芯片。如果特殊芯片有多个，则可以随机在目标晶圆的不同位置设置特殊芯片。而目标晶圆的边缘位置，可以设置边缘芯片。边缘芯片和良品芯片/非良品芯片是相同的，可以在晶圆图上以边缘芯片标志进行标记。
通过本实施例，通过特殊芯片和边缘芯片，从而可以准确对齐目标晶圆与晶圆图，提高晶圆上芯准确度。
作为一种可选的示例，方法还包括：多个目标位置在目标晶圆上呈规律化分布。
可选地，本实施例中，目标晶圆上的特殊芯片的位置可以规律化分布。如每一个特殊芯片的向上/下/左/右N个芯片还是特殊芯片。N为正整数。呈规律化分布的特殊芯片可以保证对齐目标晶圆与晶圆图的准确度。
作为一种可选的示例，在根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐之前，方法还包括：
按照目标晶圆的光板的方向与晶圆图中光板的方向，将目标晶圆与晶圆图的方向调整为一致。
可选地，本实施例中，目标晶圆上可以设置光板，光板不包含任何芯片。可以在目标晶圆的一侧设置一片光板，通过光板和晶圆图上的光板标志，将目标晶圆与晶圆图的方向调整为一致。将方向调整为一致，可以保证对齐目标晶圆与晶圆图的准确度。
可选地，本实施例中，光板的数量并不限定。可以在目标晶圆的一侧或者多侧设置光板。光板的大小与形状可以不同，从而可以更快更准确的调整目标晶圆与晶圆图的方向。
作为一种可选的示例，在对齐目标晶圆和晶圆图后，根据晶圆图中的良品芯片标志封装目标晶圆中的良品芯片包括：
将目标晶圆中，对应的晶圆图中标志为良品芯片的芯片从蓝膜上取下；
将目标晶圆中，对应的晶圆图中标志为特殊芯片、边缘芯片或非良品芯片的芯片保留在蓝膜上。
可选地，本实施例中的目标晶圆中的各个芯片位于蓝膜之上。在通过晶圆图取良品芯片时，将良品芯片从蓝膜上取下上芯封装，将特殊芯片、边缘芯片和非良品芯片保留在蓝膜上。
可选地，本实施例中，晶圆图也可以称为晶圆map图。晶圆map图一般为txt或excel格式，为晶圆测试后辨识晶圆良品与不良品的文件，用于封装上芯过程。晶圆map图文件开头包含晶圆批次号、片号、良品数、晶圆切片notch方向等晶圆信息说明，正文为晶圆测试情况，一般字符“1”表示良品芯片，字符“X”表示不良品芯片。
图2和图3为本实施例的一种特殊芯片的线路示意图。图4为一种可选的正常芯片线路示意图。特殊芯片和正常芯片的线路是不同的，外观上也有明显差别。因此，可以准确的识别出那些芯片是特殊芯片，哪些芯片是普通的正常芯片。正常芯片做检测后，可以确定为良品芯片或者非良品芯片。良品芯片可以从蓝膜上取下进行上芯。非良品芯片保留在蓝膜上。图5在晶圆的部分区域带有特殊芯片，可作为上芯参考点。特殊芯片与其它芯片电路外观上表现不一致，用于辨识。图6为与图5的晶圆对应的输出的map文件，“E”表示特殊芯片，“W”表示边缘芯片。1表示良品芯片，X表示非良品芯片。图7在晶圆的固定位置有规律性芯片，如多目标晶圆中包括规律性芯片。图8和图9在晶圆两边或固定一边为光板，此部分区域无电路，可作为上芯参考点。
晶圆的平边或缺角(notch)可以判定晶圆方向，但单凭方向，再连同只包含“1”和“X”两种BIN的map图，加上晶圆边缘芯片的干扰，造成晶圆实物上数量与map数量不一定保持一致，封装上芯时机台、实物、map三者极易发生定位偏差，造成取片错误。因此，为了保证上芯的准确性，不仅需要在晶圆实物上作改善，同时晶圆CP测试后需要制定相应规则，保证map图的完整性。
晶圆设计方面，晶圆外观上需要有个别特殊芯片或规律性芯片作上芯的参考点，此部分芯片区别于正常芯片，外观上不管在机台或目测上都能明显分辨出不一致，如晶圆流片过程的插花芯片、多目标芯片等，如图3和图4晶圆电路对比示意图所示。具体方法有：保留晶圆流片过程用于监控或测试的插花芯片，一般分布在晶圆的不同区域，如图5所示，特殊芯片分布在晶圆中。如果晶圆为多目标芯片，则特殊芯片有规律地分布在晶圆固定位置，如图7所示。图8和图9中，晶圆两端或一边带有光板(无电路)。
规范map图输出规则，边缘芯片、特殊芯片、规律性芯片等可作为参考点的芯片晶圆CP测试时，区分不良芯片“X”，使用其它BIN，如“2”、“E”或“F”等字符均可。图6中使用E表示特殊芯片。
上芯过程如下：机台调取对应晶圆批次的map图文件。设备自动核对参考点，根据设备的map参考点和实物参考点确认当前map的参考点，确认和实物参考点是否一致，无异常后在参考点上打墨点。
移动设备光标，在wafer左右或上下两边任意选取一个检查点，确认map与晶圆实物位置是否相对应，起始点确认无异常后在上方一颗芯片打墨点，确认无误后再开始生产。如果确认有误，则移动map图或者晶圆位置，使两者对齐。
本实施例中，晶圆增加参考点及map具有不同标志后，设备可根据此不一致的地方与晶圆良品与不良品区分开，且此参考点不会被设备抓取上芯利用，一直存在于蓝膜上，可用于晶圆的二次取片或多次取片的上芯需求。综上，本实施例中，晶圆与map同时作改善，可以根本解决晶圆map取片错误的问题。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
根据本申请实施例的另一方面，还提供了一种晶圆上芯装置，如图10所示，包括：
获取单元1002，用于获取到待上芯的目标晶圆和目标晶圆的晶圆图，其中，晶圆图包括有目标晶圆中的芯片的标志；
对齐单元1004，用于根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐；
封装单元1006，用于在对齐目标晶圆和晶圆图后，根据晶圆图中的良品芯片标志封装目标晶圆中的良品芯片。
可选地，本实施例中，在对目标晶圆进行上芯的过程中，可以在获取到晶圆后，将目标晶圆与晶圆图进行对齐，然后，对齐后的目标晶圆与晶圆图中，如果晶圆图上标记有良品芯片，则说明对应的目标晶圆上的芯片为良品芯片，对良品芯片进行封装上芯。
在本实施例中，可以在目标晶圆上安装特殊芯片与边缘芯片。特殊芯片可以在目标晶圆上随机分布或者规律化分布。边缘芯片位于目标晶圆的边缘位置。在获取到对应的晶圆图后，晶圆图中，对于目标晶圆上的芯片，标记有良品芯片、非良品芯片、特殊芯片标志和边缘芯片标志，对应目标晶圆上的各类芯片。通过良品芯片的标志，从目标晶圆上可以提取出良品芯片。
由于在本实施例中，可以通过目标晶圆上的特殊芯片与边缘芯片，和晶圆图中的特殊芯片标志和边缘芯片标志来将目标晶圆和晶圆图进行对齐，从而可以根据对齐后的目标晶圆与晶圆图，按照晶圆图上的良品芯片的标志，从目标晶圆中获取良品芯片，提高了晶圆上芯的准确度。
作为一种可选的示例，上述对齐单元包括：
对齐模块，用于在特殊芯片标志所对应的目标晶圆上的芯片为特殊芯片的情况下，确定目标晶圆和晶圆图对齐；或者在边缘芯片标志所对应的目标晶圆上的芯片为边缘芯片的情况下，确定目标晶圆和晶圆图对齐；或者在特殊芯片标志所对应的目标晶圆上的芯片为特殊芯片且边缘芯片标志所对应的目标晶圆上的芯片为边缘芯片的情况下，确定目标晶圆和晶圆图对齐。
可选地，本实施例中，在对齐目标晶圆和晶圆图时，可以根据特殊芯片进行对齐，还可以根据边缘芯片进行对齐，或者特殊芯片和边缘芯片共同使用进行对齐。
如果是使用特殊芯片进行对齐，则在晶圆上确定特殊芯片的位置，以及在晶圆图上，确定特殊芯片标志的位置，将两个位置对齐，则可以对齐目标晶圆与晶圆图。如果特殊芯片有多个，则对应的特殊芯片标志也有多个。将每一个特殊芯片和特殊芯片标志对齐，则将目标晶圆和晶圆图对齐。
如果是使用边缘芯片进行对齐，则晶圆上的边缘位置包括了多个边缘芯片，而晶圆图上标记有边缘芯片标志，将边缘芯片和边缘芯片标志进行对齐，则目标晶圆和晶圆图对齐。
通过本实施例，可以将目标晶圆和晶圆图进行对齐，根据晶圆图提取目标晶圆的良品芯片，提高了对晶圆上芯的准确度。
作为一种可选的示例，上述装置还包括：
选择单元，用于在获取到待上芯的目标晶圆和目标晶圆的晶圆图之前，在目标晶圆上选择多个目标位置；
设置单元，用于在目标位置上设置特殊芯片，并在目标晶圆的边缘位置设置边缘芯片。
可选地，本实施例中，特殊芯片可以包括一个或多个。特殊芯片的位置可以为在目标晶圆上的随机选择的位置。例如，可以选择目标晶圆的中心位置设置特殊芯片。如果特殊芯片有多个，则可以随机在目标晶圆的不同位置设置特殊芯片。而目标晶圆的边缘位置，可以设置边缘芯片。边缘芯片和良品芯片/非良品芯片是相同的，可以在晶圆图上以边缘芯片标志进行标记。
通过本实施例，通过特殊芯片和边缘芯片，从而可以准确对齐目标晶圆与晶圆图，提高晶圆上芯准确度。
作为一种可选的示例，上述装置还包括：多个目标位置在目标晶圆上呈规律化分布。
可选地，本实施例中，目标晶圆上的特殊芯片的位置可以规律化分布。如每一个特殊芯片的向上/下/左/右N个芯片还是特殊芯片。N为正整数。呈规律化分布的特殊芯片可以保证对齐目标晶圆与晶圆图的准确度。
作为一种可选的示例，上述装置还包括：
调整单元，用于在根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐之前，按照目标晶圆的光板的方向与晶圆图中光板的方向，将目标晶圆与晶圆图的方向调整为一致。
可选地，本实施例中，目标晶圆上可以设置光板，光板不包含任何芯片。可以在目标晶圆的一侧设置一片光板，通过光板和晶圆图上的光板标志，将目标晶圆与晶圆图的方向调整为一致。将方向调整为一致，可以保证对齐目标晶圆与晶圆图的准确度。
可选地，本实施例中，光板的数量并不限定。可以在目标晶圆的一侧或者多侧设置光板。光板的大小与形状可以不同，从而可以更快更准确的调整目标晶圆与晶圆图的方向。
作为一种可选的示例，上述封装单元包括：
处理模块，用于将目标晶圆中，对应的晶圆图中标志为良品芯片的芯片从蓝膜上取下；将目标晶圆中，对应的晶圆图中标志为特殊芯片、边缘芯片或非良品芯片的芯片保留在蓝膜上。
可选地，本实施例中的目标晶圆中的各个芯片位于蓝膜之上。在通过晶圆图取良品芯片时，将良品芯片从蓝膜上取下上芯封装，将特殊芯片、边缘芯片和非良品芯片保留在蓝膜上。
本实施例的其他示例请参见上述示例，在此不在赘述。
根据本发明实施例的又一方面，还提供了一种用于实施上述晶圆上芯方法的电子设备，该电子设备可以包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为通过计算机程序执行上述的晶圆上芯方法中的步骤。
根据本发明的实施例的又一方面，还提供了一种计算机可读的存储介质，该计算机可读的存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述晶圆上芯方法中的步骤。
可选地，在本实施例中，本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令终端设备相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器(Read-Only Memory，ROM)、随机存取器(Random Access Memory，RAM)、磁盘或光盘等。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
上述实施例中的集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在上述计算机可读取的存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在存储介质中，包括若干指令用以使得一台或多台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的客户端，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种晶圆上芯方法，其特征在于，包括：
获取到待上芯的目标晶圆和所述目标晶圆的晶圆图，其中，所述晶圆图包括有所述目标晶圆中的芯片的标志；
根据所述晶圆图中的特殊芯片标志和/或边缘芯片标志将所述目标晶圆和所述晶圆图对齐；
在对齐所述目标晶圆和所述晶圆图后，根据所述晶圆图中的良品芯片标志封装所述目标晶圆中的良品芯片。
2.根据权利要求1所述的方法，其特征在于，所述根据所述晶圆图中的特殊芯片标志和/或边缘芯片标志将所述目标晶圆和所述晶圆图对齐包括：
在所述特殊芯片标志所对应的所述目标晶圆上的芯片为特殊芯片的情况下，确定所述目标晶圆和所述晶圆图对齐；或者
在所述边缘芯片标志所对应的所述目标晶圆上的芯片为边缘芯片的情况下，确定所述目标晶圆和所述晶圆图对齐；或者
在所述特殊芯片标志所对应的所述目标晶圆上的芯片为特殊芯片且所述边缘芯片标志所对应的所述目标晶圆上的芯片为边缘芯片的情况下，确定所述目标晶圆和所述晶圆图对齐。
3.根据权利要求1所述的方法，其特征在于，在获取到待上芯的目标晶圆和所述目标晶圆的晶圆图之前，所述方法还包括：
在所述目标晶圆上选择多个目标位置；
在所述目标位置上设置特殊芯片，并在所述目标晶圆的边缘位置设置边缘芯片。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：所述多个目标位置在所述目标晶圆上呈规律化分布。
5.根据权利要求1所述的方法，其特征在于，在根据所述晶圆图中的特殊芯片标志和/或边缘芯片标志将所述目标晶圆和所述晶圆图对齐之前，所述方法还包括：
按照所述目标晶圆的光板的方向与所述晶圆图中所述光板的方向，将所述目标晶圆与所述晶圆图的方向调整为一致。
6.根据权利要求1至5任意一项所述的方法，其特征在于，所述在对齐所述目标晶圆和所述晶圆图后，根据所述晶圆图中的良品芯片标志封装所述目标晶圆中的良品芯片包括：
将所述目标晶圆中，对应的晶圆图中标志为良品芯片的芯片从蓝膜上取下；
将所述目标晶圆中，对应的所述晶圆图中标志为特殊芯片、边缘芯片或非良品芯片的芯片保留在所述蓝膜上。
7.一种晶圆上芯方法，其特征在于，包括：
获取到待上芯的目标晶圆和所述目标晶圆的晶圆图，其中，所述晶圆图包括有所述目标晶圆中的芯片的标志；
根据所述晶圆图中的特殊芯片标志和/或边缘芯片标志将所述目标晶圆和所述晶圆图对齐；
在对齐所述目标晶圆和所述晶圆图后，根据所述晶圆图中的良品芯片标志封装所述目标晶圆中的良品芯片。
8.根据权利要求7所述的方法，其特征在于，所述根据所述晶圆图中的特殊芯片标志和/或边缘芯片标志将所述目标晶圆和所述晶圆图对齐包括：
在所述特殊芯片标志所对应的所述目标晶圆上的芯片为特殊芯片的情况下，确定所述目标晶圆和所述晶圆图对齐；或者
在所述边缘芯片标志所对应的所述目标晶圆上的芯片为边缘芯片的情况下，确定所述目标晶圆和所述晶圆图对齐；或者
在所述特殊芯片标志所对应的所述目标晶圆上的芯片为特殊芯片且所述边缘芯片标志所对应的所述目标晶圆上的芯片为边缘芯片的情况下，确定所述目标晶圆和所述晶圆图对齐。
9.一种计算机可读的存储介质，所述计算机可读的存储介质存储有计算机程序，其特征在于，所述计算机程序运行时执行所述权利要求1至6任一项中所述的方法。
10.一种电子设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为通过所述计算机程序执行所述权利要求1至6任一项中所述的方法。
CN202110989720.5A 2021-08-26 2021-08-26 晶圆上芯方法、装置、存储介质和电子设备 Pending CN113764293A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110989720.5A CN113764293A (zh) 2021-08-26 2021-08-26 晶圆上芯方法、装置、存储介质和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110989720.5A CN113764293A (zh) 2021-08-26 2021-08-26 晶圆上芯方法、装置、存储介质和电子设备

Publications (1)

Publication Number Publication Date
CN113764293A true CN113764293A (zh) 2021-12-07

Family

ID=78791374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110989720.5A Pending CN113764293A (zh) 2021-08-26 2021-08-26 晶圆上芯方法、装置、存储介质和电子设备

Country Status (1)

Country Link
CN (1) CN113764293A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN116682743A (zh) * 2023-05-15 2023-09-01 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN116485946B (zh) * 2023-04-26 2024-02-23 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN116682743A (zh) * 2023-05-15 2023-09-01 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统
CN116682743B (zh) * 2023-05-15 2024-01-23 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统

Similar Documents

Publication Publication Date Title
CN113764293A (zh) 晶圆上芯方法、装置、存储介质和电子设备
CN103021899B (zh) 半导体产品检测机及其检测方法
CN103592898B (zh) 一种电子产品生产自动化控制系统及方法
CN103091328A (zh) 对检查结果的目视检验操作进行辅助的系统、装置及方法
CN105976252A (zh) 电子设备碎屏险查验方法与系统
CN112770503B (zh) 一种电路板元器件定位方法及装置
CN111323432B (zh) 芯片外观不良识别设备和方法以及芯片测试系统和方法
CN110288055A (zh) 零件防混管理方法、电子装置、设备及存储介质
EP1178406B1 (en) Automatic concealment of product serialization information
CN112530823B (zh) 在晶圆测试过程中检测电子位图中坐标偏移的方法
US10068786B1 (en) Data structures for semiconductor die packaging
CN113203936A (zh) 芯片测试装置、系统及芯片测试的方法
CN112579540A (zh) 元器件贴装位置标识方法、贴装控制方法、设备和介质
CN112420535A (zh) 一种芯片制作方法及系统
CN203225236U (zh) 半导体产品检测机
CN113128247B (zh) 一种图像定位标识验证方法及服务器
CN110389293B (zh) 用于电子器件测试台认证的装置和方法
KR100327101B1 (ko) 반도체 패키지 마킹 검사공정에서의 오토티칭 제어방법
JP6185492B2 (ja) 個別部品後方追跡可能性および半導体装置前方追跡可能性
EP4165592A1 (en) System and method for tracing components of electronic assembly
CN113950201A (zh) Smt产线接驳台调宽控制方法、装置、设备及存储介质
CN113393422B (zh) 确定探针卡异常的方法、装置、终端设备及存储介质
KR101080302B1 (ko) 부품장착 위치 검증장치 및 방법
KR101148585B1 (ko) 에스엠티 시스템 및 이를 이용한 에스엠티 방법
JPH11282895A (ja) 電気系ｃａｄネットデータ検証方法および電気系ｃａｄネットデータ検証プログラムを記録した媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination