CN117524914B - 一种盲封晶圆的加工方法及设备 - Google Patents
一种盲封晶圆的加工方法及设备 Download PDFInfo
- Publication number
- CN117524914B CN117524914B CN202410009698.7A CN202410009698A CN117524914B CN 117524914 B CN117524914 B CN 117524914B CN 202410009698 A CN202410009698 A CN 202410009698A CN 117524914 B CN117524914 B CN 117524914B
- Authority
- CN
- China
- Prior art keywords
- wafer
- chips
- chip
- target
- blind
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 78
- 238000003672 processing method Methods 0.000 title claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 18
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 147
- 238000012360 testing method Methods 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/12—Use of codes for handling textual entities
- G06F40/151—Transformation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/166—Editing, e.g. inserting or deleting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/166—Editing, e.g. inserting or deleting
- G06F40/177—Editing, e.g. inserting or deleting of tables; using ruled lines
- G06F40/18—Editing, e.g. inserting or deleting of tables; using ruled lines of spreadsheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Computational Linguistics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开了一种盲封晶圆的加工方法及设备,该加工方法包括:通过划片机按照芯片尺寸对盲封晶圆进行划片后,将晶圆尺寸、芯片尺寸、光刻号位置、晶圆缺口位置和大小、及芯片型号输入晶圆计算器软件,通过计算后生成一个EXCEL格式的MAP图,该MAP图对应该盲封晶圆,并且通过晶圆计算器剔除了不完整及未光刻的芯片,将该MAP图内的内容复制粘贴至文本文档生成txt格式的MAP文件,上芯取片时使用该MAP图进行加工。通过该加工方法如果盲封取片晶圆某一部分有异常或不需要取片,可以对生成的MAP相应部分进行修改,划片不再进行人工打点,节省了人力物力,能够明显提高产品的封装良率。
Description
技术领域
本发明涉及半导体器件封装技术领域,具体涉及一种盲封晶圆的加工方法及设备。
背景技术
芯片在封装时分为盲封取片、MAP取片、墨点取片三种方式,其中盲封取片是指FAB厂在晶圆制造完成后不会对晶圆进行测试,直接将整个晶圆切割成芯片进行封装;MAP取片是指晶圆制造完成后对晶圆进行测试,通过对晶圆测试生成一张MAP图,MAP图中标示了Good die与Bad Die的位置,并与晶圆上的芯片一一对应,封装过程中按照此MAP图对芯片进行取片;墨点取片是指晶圆制造完成后对晶圆测试过程中没有通过测试的Bad Die使用墨点进行标记,使其与Good Die进行区分,封装过程中不拾取墨点。
一般的盲封取片晶圆在划片后需要人工将晶圆周围不完整以及未光刻的芯片用墨点笔打点,便于上芯取片时区分,但人工使用墨点笔进行打点时会造成完整芯片被误打点、芯片崩边角及墨点沾污等异常,造成产品封装良率降低,同时浪费较大的人力物力。
发明内容
本发明提供一种盲封晶圆的加工方法及设备,目的是解决背景技术中存在的上述问题。
本发明提供的技术方案如下:
一种盲封晶圆的加工方法,包括以下步骤:
S1、在划片工序对盲封晶圆按照目标芯片的尺寸进行划片;
S2、根据所述盲封晶圆的第一信息、以及所述目标芯片的第二信息,计算得到所述目标芯片的芯片总数和芯片行列数,所述第一信息包括所述盲封晶圆的尺寸、光刻号位置以及晶圆缺口位置和大小,所述第二信息包括所述目标芯片的尺寸、型号;
S3、根据所述目标芯片的芯片总数和芯片行列数,计算得到所有所述目标芯片的芯片坐标以及所述盲封晶圆的中心坐标;
S4、根据所述中心坐标对每个所述目标芯片的芯片坐标进行校验,确定所有所述目标芯片中的正常芯片和异常芯片;
S5、根据所有所述目标芯片的芯片坐标、以及所有所述目标芯片中正常芯片和异常芯片的确定结果,输出晶圆缩略图;
S6、在上芯取片时根据所述晶圆缩略图进行加工。
进一步地,步骤S6中,所述在上芯取片时根据所述晶圆缩略图进行加工,包括以下步骤:
将所述晶圆缩略图中正常芯片标记为“1”并导出;
将导出所述晶圆缩略图转换为txt格式,上芯取片时根据转换为txt格式的所述晶圆缩略图进行加工。
进一步地,步骤S2中,所述计算得到所述目标芯片的芯片总数,具体为:
计算得到所述盲封晶圆的X方向芯片总数和Y向芯片总数;
根据所述盲封晶圆的X方向芯片总数和Y向芯片总数,计算得到所有所述目标芯片的芯片总量,所有所述目标芯片的芯片总量等于所述盲封晶圆的X方向芯片总数与Y向芯片总数的乘积。
进一步地,步骤S4中,所述确定所有所述目标芯片中的正常芯片和异常芯片,具体为:
计算所有所述目标芯片每个角的坐标距离到所述盲封晶圆中心坐标的距离,若其中一个目标芯片每个角到所述盲封晶圆中心坐标的距离小于等于所述盲封晶圆的半径,则确定为正常芯片;否则,则确定为异常芯片。
进一步地,步骤S2中,所述根据所述盲封晶圆的第一信息、以及所述目标芯片的第二信息,计算得到所述目标芯片的芯片总数和芯片行列数,包括以下步骤:
打开晶圆计算器软件;
将所述盲封晶圆的尺寸、光刻号位置、晶圆缺口位置和大小,以及所述目标芯片的尺寸、型号输入所述晶圆计算器软件中,通过所述晶圆计算器软件输出所述目标芯片的芯片总数和芯片行列数。
进一步地,所述盲封晶圆为N030N057型号,所述盲封晶圆直径为200mm。
进一步地,所述目标芯片的尺寸为3.3*2.5mm²。
同时,本发明提供一种盲封晶圆的加工设备,所述加工设备利用上述的盲封晶圆的加工方法进行加工。
与现有技术相比,本发明的有益效果是:
本发明提供了一种盲封晶圆的加工方法及设备,该加工方法包括:通过划片机按照芯片尺寸对盲封晶圆进行划片后,将晶圆尺寸、芯片尺寸、光刻号位置、晶圆缺口位置和大小、及芯片型号输入晶圆计算器软件,通过计算后生成一个EXCEL格式的MAP图,该MAP图对应该盲封晶圆,并且通过晶圆计算器剔除了不完整及未光刻的芯片,将该MAP图内的内容复制粘贴至文本文档生成txt格式的MAP文件,上芯取片时使用该MAP图进行加工。通过该加工方法如果盲封取片晶圆某一部分有异常或不需要取片,可以对生成的MAP相应部分进行修改,划片不再进行人工打点,节省了人力物力,能够明显提高产品的封装良率。通过该设备能够将盲封取片产品转化为通用MAP取片,无需AOI视觉识别系统等辅助设备实现晶圆的MAP生成,有效解决盲封取片产品因人工打点造成的良率损失,在设备配置、人力物力方面有很大节约。
附图说明
图1为本发明提供的盲封晶圆的加工方法的流程图;
图2为本发明实施例中通过晶圆计算器生成的MAP图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,下面所描述的实施例是本申请的一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下结合附图提供的本申请实施例的详细描述旨在仅仅表示本申请的选定实施例,并非限制本申请要求保护的范围。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的其他所有实施例,都属于本申请保护的范围。
需要理解的是,在本发明的实施方式的描述中,术语“第一”、“第二”、等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征。
在本发明的实施方式的描述中,需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明的实施方式中的具体含义。
参阅图1,本发明提供了一种盲封晶圆的加工方法,包括以下步骤:
S1、在划片工序对盲封晶圆按照目标芯片的尺寸进行划片。进行划片是通过划片机进行的。
S2、根据盲封晶圆的第一信息、以及目标芯片的第二信息,计算得到目标芯片的芯片总数和芯片行列数,第一信息包括盲封晶圆的尺寸、光刻号位置以及晶圆缺口位置和大小,第二信息包括目标芯片的尺寸、型号。
S3、根据目标芯片的芯片总数和芯片行列数,计算得到所有目标芯片的芯片坐标以及盲封晶圆的中心坐标。
S4、根据中心坐标对每个目标芯片的芯片坐标进行校验,确定所有目标芯片中的正常芯片和异常芯片。
S5、根据所有目标芯片的芯片坐标、以及所有目标芯片中正常芯片和异常芯片的确定结果,输出晶圆缩略图。
S6、在上芯取片时根据晶圆缩略图进行加工。
可选的,步骤S6中,在上芯取片时根据晶圆缩略图进行加工,包括以下步骤:
将晶圆缩略图中正常芯片标记为“1”并导出;
将导出晶圆缩略图转换为txt格式,上芯取片时根据转换为txt格式的晶圆缩略图进行加工。
可选的,步骤S2中,计算得到目标芯片的芯片总数,具体为:
计算得到盲封晶圆的X方向芯片总数和Y向芯片总数。
根据盲封晶圆的X方向芯片总数和Y向芯片总数,计算得到所有目标芯片的芯片总量,所有目标芯片的芯片总量等于盲封晶圆的X方向芯片总数与Y向芯片总数的乘积。
可选的,步骤S4中,确定所有目标芯片中的正常芯片和异常芯片,具体为:
计算所有目标芯片每个角的坐标距离盲封晶圆中心坐标的距离,若其中一个目标芯片每个角到盲封晶圆中心坐标的距离小于等于盲封晶圆的半径,则确定为正常芯片;否则,则确定为异常芯片。
可选的,步骤S2中,根据盲封晶圆的第一信息、以及目标芯片的第二信息,计算得到目标芯片的芯片总数和芯片行列数,包括以下步骤:
打开晶圆计算器软件;
将盲封晶圆的尺寸、光刻号位置、晶圆缺口位置和大小,以及目标芯片的尺寸、型号输入晶圆计算器软件中,通过晶圆计算器软件输出目标芯片的芯片总数和芯片行列数。
实施例1
本实施例提供一种盲封晶圆的加工方法,以加工N030N057型号芯片的盲封晶圆为例,芯片尺寸为3.3*2.5mm²,盲封晶圆直径尺寸为200mm,该方法包括以下步骤:
步骤100、将加工N030N057型号芯片的盲封晶圆在划片工序使用划片机按照芯片尺寸进行划片,得到划片后的盲封晶圆。
步骤200、打开晶圆计算器软件,进行信息输入,具体包括:
步骤201、将该盲封晶圆的信息进行输入,芯片型号N030N057输入到Product项目内,盲封晶圆直径尺寸200mm输入到Size(mm)项目内,对Notch方向进行选择。
步骤202、对芯片尺寸进行输入,该盲封晶圆无分割单元,按照每只芯片计算一个单元,在单元尺寸Shot Size(mm)内X与Y输入3.3、2.5;在芯片尺寸Die Size(mm)内输入3.3、2.5;会自动计算出行列数Shot Array(count)结果。
步骤203、对盲封晶圆其他条件进行输入,因为盲封晶圆的边缘部分为曝光不良及不完整芯片,晶圆边缘向内收缩3mm,即在wafer Edge Shrink(mm)内输入3,第一个特殊标记为晶圆光刻号(晶圆光刻号为晶圆出厂时在晶圆边缘打印的晶圆批号和片号,以便于追溯)的宽度32.5mm及高度3.3mm,第二个特殊标记为光板信息,第三个特殊标记为晶圆缺口大小及位置,该型号盲封晶圆缺口半径为3.2mm,位置在180°方向。
步骤204、输入以上信息后,使用晶圆计算器点击计算按钮会输出结果,结果包含芯片总数及芯片行列数,并生成一张晶圆缩略图,得到的晶圆缩略图如图2所示。
得到晶圆缩略图的计算过程还包括采用上述方法计算每个芯片的坐标、计算盲封晶圆的中心坐标、对每一个芯片的坐标进行校验。
步骤300、通过晶圆计算器软件导出EXCEL即可导出该晶圆缩略图,导出的晶圆缩略图中正常芯片标记为“1”。该晶圆缩略图对应该盲封晶圆,并且通过晶圆计算器剔除了不完整及未光刻的芯片。
步骤400、将晶圆缩略图中标记为“1”的复制到文本文档中转换为TXT格式后上芯取片时即可使用。
步骤500、盲封晶圆到达上芯站点时,上芯使用该晶圆缩略图时将芯片位置与晶圆缩略图位置进行对应后校准,校准完成后即可加工。
该方法可以用于盲封晶圆的加工设备上,加工设备利用上述的盲封晶圆的加工方法进行加工。
本实施例提供的加工方法可以使用编程语言编译成计算机可执行的软件程序,用于加工划片后的盲封晶圆,软件程序可进行晶圆GrossDie的计算及芯片坐标的计算,执行后可输出加工晶圆的MAP图(晶圆缩略图),计算流程中的英文对应关系为(英文不区分大小写):
size:晶圆直径。
shot_x:X方向单元尺寸。
shot_Y:Y方向单元尺寸。
die_x:芯片X向尺寸。
die_y:芯片Y向尺寸。
Shirnk:晶圆边缘不完整芯片宽度。
width:晶圆光刻号宽度。
height:晶圆光刻号高度。
晶圆Gross Die的计算流程如下:
步骤一、计算出X_sumdie(晶圆X方向芯片总数)和Y_sumdie(晶圆Y向芯片总数),计算方法为:
X_sumdie=(结果向上取整)(size/shot_x)*(结果向下取整)(shot_x/die_x),
Y_sumdie = (结果向上取整)(size / shot_y) * (结果向下取整)(shot_y /die_y) ;
编程代码如下:
intX_shout=(int)Math.Ceiling(float.Parse(Size.Text)/float.Parse(SHOT_X.Text));
intY_shout=(int)Math.Ceiling(float.Parse(Size.Text)/float.Parse(SHOT_Y.Text));
intX_sumdie=int.Parse(SHOTARRAY_X.Text)*X_shout;
intY_sumdie=int.Parse(SHOTARRAY_Y.Text)*Y_shout;
步骤二、计算出所有芯片的数量,并计算出所有的芯片坐标,计算方法为晶圆X向芯片总数乘以晶圆Y向芯片总数:芯片的数量= X_sumdie* Y_sumdie,
芯片坐标使用编程语言进行,使用for循环计算所有芯片的坐标,代码如下:
float width=float.Parse(SHOT_X.Text)/int.Parse(SHOTARRAY_X.Text);
float hight=float.Parse(SHOT_X.Text)/int.Parse(SHOTARRAY_Y.Text);
for(int t=0;t<=X_sumdie;t++)
{PointF die_x=die_height !=origin_y ? new PointF(origin_x + (width+(t-1)),die_height):new PointF(origin_x+(width*t),die_height);
PointF points_die1=new PointF(die_x.X, die_x.Y);
PointF points_die2=new PointF(die_x.X+width, die_x.Y);
PointF points_die3=new PointF(die_x.X, die_x.Y+hight);
PointF points_die4=new PointF(die_x,X+width, die_x.Y+hight);
PointF[] points_Die={new PointF(points_die1.X,points_die1.Y), newPointF(points_die2.X, points_die2.Y),new PointF(points_die3.X, points_die3.Y), new PointF(points_die4.X,points_die4.Y)}
Die_poimts.Add(new Pointlist
{D1=points_die1,
D2=points_die2,
D3=points_die3,
D4=points_die4,});
SizeF Die =new SizeF(width,hight);
Die_time++;
If (die_time % X_sumdie==0&&die_time<SUM_die)
{die_height=die_ height+hight;
t=0;
}
步骤三、计算出中心坐标
中点坐标:((size/2),(size/2+up_distance)),其中up_distance是这样计算出来的;
计算圆心坐标:wafer_core:(size/2,size/2);
定义:angle=2*Math.Asin((width/2)/(size/2-shrink))*180/π;
定义:angle_P1 = -(angle / 2 + 90);
定义:P1_Y=(size/2)+(size/2-shrink)*Math.Sin(angle_P1*π/180)
将P1_Y=(double)Math.Round(P1_Y*100)/100;(即将P1_Y四舍五入),开始for循环移动圆心,更改up_distance的值,即找到中点。代码如下:
PointFshot_core=newPointF(origin_x+(prms.ShotX_from*X_shout/2),origin_y+(prms.ShotY_from*Y_shout7/2));
PointFwafer_core=newPointF(origin_x+prms.Size_from/2,origin_y+prms.Size_from/2);
doubleangle=2*Math.Asin((prms.MarkWidth_from/.2)/(prms.Size_from/2-prms.Shriink))*180/Math.PI;
定义 laser_mark的两个坐标点P1P2
Doubleangle_P1=-(angle/2+90);
DoublePl_X=(origin_x+up_distance+prms.Size_from/2)+(prms.Size_from/2-prms.Shriink)*Math.Cos(angle_P1*Math.PI/180);
P1_X=(double)Math.Round(P1_X*100)/100;
DoubleP1_y=(origin_y+up_distance+prms.Size_from/2)+(prms.Size_from/2-prms.Shriink)*Math.Sin(angleP1*Math.PI/180);
Pl_y=(double)Math.Round(PL_y*100)/100;
PointFWafer_P1x=newPointF(((float)P1_x),(float)P1_y);
//圆心向下移动
for(inti=0;i<prms.DieY_from*100;i++)
{int distance=(int)((P1_y*100+i-1+prms.MarkHeight_from*100-origin_y*100)),die_hight=(int)(prms.DieY_form*100);
If(distance%die_hight==0)
{up_distance=(float)i/100}
}
步骤四、计算GrossDie
对每一个芯片的坐标进行校验,判断芯片的每个角坐标是否在晶圆中(计算芯片每个角的坐标距离到晶圆圆心的距离,必须保证每个角到中心坐标的距离小于等于半径,否则该芯片不是正常芯片)。
半径计算公式:
R = (size – shrink * 2) / 2;
代码如下:
List<DieStatistics>DataStatistics=newList(Die_Statistics>();
foreach(variteminDie_poimts)
{ inti=0;
doubledistance_anglel=Math.Sqrt(((item.D1.X-(origin_x+prms.Size_from/2))*(item.D1.X-.(origin_x+prms.Size_from/2)))+((item.D1.Y-(origin_y+prms.Size_from/2+up_distance))*(item.D1.Y-(origin_y+prms.Size_from/2+'up_distance))));
doubledistance_angle2=Math.Sqrt(((item.D2.X-(origin_x+prms.Size_from/2))*(item.D2.X-(origin_x+prns.Size_from/2)))+((item.D2.Y-(origin_y+prms.Size_from/2+up_distance))*(item.D2.Y-(origin_y+prms.Size_from/2+up_distance))));
doubledistance_angle3=Math.Sart(((item.D3.X-(origin_x+prms.Size_from/2))*(item.D3.X-(origin_x+prms.Size_from/2)))+(((item.D3.Y-(origin.y+prms.Size_from/2+up_distance))*(item.D3.Y-(origin_y+prms.Size_from/,2+up_distance))));
doubledistance_angle4=Math.Sart(((item.D4.X-(origin_x+prms.Size_from/2))*(item.D4.X-(origin_x.+prms.Size_from/2)))+((item.D4.Y-(origin_y+prms.Size_from/2+up_distance))*(item.D4.Y-(origin_y+prms.Size_from/-2+up_distance))));
stringSign="";
i++;
doubleR=Sgize_wafer.Width-(prms.Shriink)*2)/2;
if(Math.Abs(distance_anglel)<=R&eMath.Abs(distance_angle2)(=R&&Nath.Abs(distance_angle3)(=R&eMath.Abs(distance_angle4)<=R)
{Grossdie++;
Sign=”X”;}
Data_Statistics.Add(new Die_Statistics
{ID=I,
Grossdie_Sign,
});
步骤五、根据计算的Grossdie及所有芯片坐标位置,输出晶圆MAP图(晶圆缩略图)如图2所示。
该MAP图对应该盲封晶圆,并且通过晶圆计算器剔除了不完整及未光刻的芯片,将该MAP图内的内容复制粘贴至文本文档生成txt格式的MAP文件。上芯取片时使用该MAP图进行加工,如果盲封取片晶圆某一部分有异常或不需要取片,可以对生成的MAP相应部分进行修改,划片不再进行人工打点,节省了人力物力,能够明显提高产品的封装良率。
综上所述,本发明提供了一种盲封晶圆的加工方法及设备,该加工方法包括:通过划片机按照芯片尺寸对盲封晶圆进行划片后,将晶圆尺寸、芯片尺寸、光刻号位置、晶圆缺口位置和大小、及芯片型号输入晶圆计算器软件,通过计算后生成一个EXCEL格式的MAP图,该MAP图对应该盲封晶圆,并且通过晶圆计算器剔除了不完整及未光刻的芯片,将该MAP图内的内容复制粘贴至文本文档生成txt格式的MAP文件,上芯取片时使用该MAP图进行加工。通过该加工方法如果在盲封取片晶圆某一部分有异常或不需要取片,可以对生成的MAP相应部分进行修改,划片不再进行人工打点,节省了人力物力,能够明显提高产品的封装良率。通过该设备能够将盲封取片产品转化为通用MAP取片,无需AOI视觉识别系统等辅助设备实现晶圆的MAP生成,有效解决盲封取片产品因人工打点造成的良率损失,在设备配置、人力物力方面有很大节约。
以上所述,仅为本申请的最优具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种盲封晶圆的加工方法,其特征在于,包括以下步骤:
S1、在划片工序对盲封晶圆按照目标芯片的尺寸进行划片;
S2、根据所述盲封晶圆的第一信息、以及所述目标芯片的第二信息,计算得到所述目标芯片的芯片总数和芯片行列数,所述第一信息包括所述盲封晶圆的尺寸、光刻号位置以及晶圆缺口位置和大小,所述第二信息包括所述目标芯片的尺寸、型号;
S3、根据所述目标芯片的芯片总数和芯片行列数,计算得到所有所述目标芯片的芯片坐标以及所述盲封晶圆的中心坐标;
S4、根据所述中心坐标对每个所述目标芯片的芯片坐标进行校验,确定所有所述目标芯片中的正常芯片和异常芯片;
S5、根据所有所述目标芯片的芯片坐标、以及所有所述目标芯片中正常芯片和异常芯片的确定结果,输出晶圆缩略图;
S6、在上芯取片时根据所述晶圆缩略图进行加工,具体为:将所述晶圆缩略图中正常芯片标记为“1”并导出;将导出所述晶圆缩略图转换为 txt 格式,上芯取片时根据转换为txt 格式的所述晶圆缩略图进行加工;
步骤 S4 中,所述确定所有所述目标芯片中的正常芯片和异常芯片,具体为:计算所有所述目标芯片每个角的坐标距离到所述盲封晶圆中心坐标的距离,若其中一个目标芯片每个角到所述盲封晶圆中心坐标的距离小于等于所述盲封晶圆的半径,则确定为正常芯片,否则,则确定为异常芯片。
2.根据权利要求1所述的盲封晶圆的加工方法,其特征在于,步骤S2中,所述计算得到所述目标芯片的芯片总数,具体为:
计算得到所述盲封晶圆的X方向芯片总数和Y向芯片总数;
根据所述盲封晶圆的X方向芯片总数和Y向芯片总数,计算得到所有所述目标芯片的芯片总量,所有所述目标芯片的芯片总量等于所述盲封晶圆的X方向芯片总数与Y向芯片总数的乘积。
3.根据权利要求1-2任一所述的盲封晶圆的加工方法,其特征在于,步骤S2中,所述根据所述盲封晶圆的第一信息、以及所述目标芯片的第二信息,计算得到所述目标芯片的芯片总数和芯片行列数,包括以下步骤:
打开晶圆计算器软件;
将所述盲封晶圆的尺寸、光刻号位置、晶圆缺口位置和大小,以及所述目标芯片的尺寸、型号输入所述晶圆计算器软件中,通过所述晶圆计算器软件输出所述目标芯片的芯片总数和芯片行列数。
4.根据权利要求3所述的盲封晶圆的加工方法,其特征在于:
所述盲封晶圆直径为200mm。
5.根据权利要求4所述的盲封晶圆的加工方法,其特征在于:
所述目标芯片为N030N057型号,所述目标芯片的尺寸为3.3*2.5mm²。
6.一种盲封晶圆的加工设备,其特征在于,所述加工设备利用如权利要求1-5任一项所述的盲封晶圆的加工方法进行加工。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410009698.7A CN117524914B (zh) | 2024-01-04 | 2024-01-04 | 一种盲封晶圆的加工方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410009698.7A CN117524914B (zh) | 2024-01-04 | 2024-01-04 | 一种盲封晶圆的加工方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117524914A CN117524914A (zh) | 2024-02-06 |
CN117524914B true CN117524914B (zh) | 2024-04-12 |
Family
ID=89763044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410009698.7A Active CN117524914B (zh) | 2024-01-04 | 2024-01-04 | 一种盲封晶圆的加工方法及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117524914B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021208440A1 (zh) * | 2020-04-16 | 2021-10-21 | 江苏京创先进电子科技有限公司 | 一种晶圆芯片的去边加工方法及其应用的划片机 |
WO2022012248A1 (zh) * | 2020-07-13 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体器件测量数据的处理方法、处理系统、计算机设备及计算机可读存储介质 |
CN114093784A (zh) * | 2021-11-25 | 2022-02-25 | 上海物骐微电子有限公司 | 晶圆封装方法、装置、电子设备及存储介质 |
CN114267623A (zh) * | 2021-12-23 | 2022-04-01 | 华天科技(南京)有限公司 | 一种mpw晶圆的芯片取片方法、系统、设备及存储介质 |
CN114300377A (zh) * | 2022-03-10 | 2022-04-08 | 晶芯成(北京)科技有限公司 | 无图形晶圆的良率损失获取系统及获取方法 |
WO2022205697A1 (zh) * | 2021-03-30 | 2022-10-06 | 长鑫存储技术有限公司 | 对准标记数获取方法和装置 |
CN116485946A (zh) * | 2023-04-26 | 2023-07-25 | 珠海妙存科技有限公司 | 一种芯片选取方法、系统、装置与存储介质 |
-
2024
- 2024-01-04 CN CN202410009698.7A patent/CN117524914B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021208440A1 (zh) * | 2020-04-16 | 2021-10-21 | 江苏京创先进电子科技有限公司 | 一种晶圆芯片的去边加工方法及其应用的划片机 |
WO2022012248A1 (zh) * | 2020-07-13 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体器件测量数据的处理方法、处理系统、计算机设备及计算机可读存储介质 |
WO2022205697A1 (zh) * | 2021-03-30 | 2022-10-06 | 长鑫存储技术有限公司 | 对准标记数获取方法和装置 |
CN114093784A (zh) * | 2021-11-25 | 2022-02-25 | 上海物骐微电子有限公司 | 晶圆封装方法、装置、电子设备及存储介质 |
CN114267623A (zh) * | 2021-12-23 | 2022-04-01 | 华天科技(南京)有限公司 | 一种mpw晶圆的芯片取片方法、系统、设备及存储介质 |
CN114300377A (zh) * | 2022-03-10 | 2022-04-08 | 晶芯成(北京)科技有限公司 | 无图形晶圆的良率损失获取系统及获取方法 |
CN116485946A (zh) * | 2023-04-26 | 2023-07-25 | 珠海妙存科技有限公司 | 一种芯片选取方法、系统、装置与存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN117524914A (zh) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6368884B1 (en) | Die-based in-fab process monitoring and analysis system for semiconductor processing | |
KR100610175B1 (ko) | 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법 | |
CN101311668B (zh) | 生成探针测试机用地图数据的装置及方法 | |
CN111754479B (zh) | 版图图形精准匹配的检查方法 | |
CN113359386B (zh) | 掩模板的参数分析方法及装置 | |
CN1080927C (zh) | 检测晶片缺陷的方法 | |
CN117524914B (zh) | 一种盲封晶圆的加工方法及设备 | |
CN103531500A (zh) | 晶圆缺陷检测设备的校准方法 | |
CN114200790A (zh) | 一种降低晶圆套刻偏差的方法及装置 | |
CN114970441B (zh) | Ic芯片封装自动布线方法 | |
CN105740540A (zh) | 掩膜版设计中版图的特征图形的查找方法 | |
JP2011066323A (ja) | 露光処理の補正方法 | |
CN116107154B (zh) | 掩膜版数据生成方法、装置、设备及介质 | |
US20030055592A1 (en) | System and method for analyzing error information from a semiconductor fabrication process | |
US20220236196A1 (en) | Methods for determining focus spot window and judging whether wafer needs to be reworked | |
CN102104015B (zh) | 无墨点测试挑片对位确认方法 | |
CN114416514B (zh) | 一种基于测试封装Mapping自动检查校验方法及系统 | |
US20080301609A1 (en) | Method for generation, placement, and routing of test structures in test chips | |
CN107221507B (zh) | 一种自适应定义缺陷扫描方程式扫描区域的方法 | |
JPH0645428A (ja) | 半導体装置の製造方法 | |
CN117976567B (zh) | 一种双芯连划map取片产品的加工方法及设备 | |
JPH07263499A (ja) | 半導体ウェハのウェハマップ作成方法及び作成装置 | |
CN117406563B (zh) | 套刻对准标记的位置偏移量检测方法及半导体的加工方法 | |
US7987057B1 (en) | Intelligent stitching boundary defect inspection | |
CN118332976A (zh) | 一种应用计算机视觉自动创建异形封装的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |