CN114970441B - Ic芯片封装自动布线方法 - Google Patents

Abstract

本发明公开了一种IC芯片封装自动布线方法，包括如下步骤：布线前的准备，主要包括准备打线文档、引线框架设计以及导入芯片；自动打线；布线调整和标识；图面规则检查，包括焊线检查、焊盘检查、图面对象统计、最短间距统计以及重叠检查；生成报表；建立标准出图分页；图纸对比；生成机台可识别打线文件；对试做的打线文档进行电子核图。本发明是一种自动化布线方法，最大限度的减少人工操作，省时高效，在保证正确率的同时，还能够规范图纸格式减少后期对图纸的编辑操作。

Description

IC芯片封装自动布线方法

技术领域

本发明涉及一种IC芯片封装布线方法，尤其涉及一种省时高效、准确率高的IC芯片封装自动布线方法。

背景技术

现有的芯片封装布线技术都是基于人工的操作，具体操作流程如下，首先，人工绘制芯片外框、焊盘和引线框，选择需要隐藏的层，并框选出图区域；其次，在试做前需要人工对每条线进行下列操作，对照芯片设计套图，在实际芯片上找到对应的焊盘，输入坐标，再找到对应的引脚输入坐标；最后，在程序完成后，需要人工通过显微镜将试做成品跟打线设计图进行对比，判断有没有少打、漏打的焊线。

现有人工布线方法效率和正确率都偏低，在面对成百上千根线的时候非常容易出现漏打、多打和错打的现象。为了避免错误的产生，经常还需要人工对着图纸每条线逐一地进行核对工作，产生很多重复的劳动。因此非常需要一种省时高效、减少人工操作错误率的芯片封装布线方法。

发明内容

发明目的：本发明的目的是提供一种省时高效、准确率高的IC芯片封装自动布线方法。

技术方案：本发明所述方法包括如下步骤：

S1：布线前的准备，主要包括准备打线文档、引线框架设计以及导入芯片；

S2：自动打线；

S3：布线调整和标识，主要包括：引脚焊线分离、焊盘落点位置归位以及焊点特征绘制；

S4：图面规则检查，包括焊线检查、焊盘检查、图面对象统计、最短间距统计以及重叠检查；

S5：生成报表；

S6：建立标准出图分页；

S7：图纸对比；

S8：生成机台可识别打线文件，具体操作为先设定原点、参考点、工具点，然后生成坐标，记录相应连接关系并写入文件中；

S9：对试做的打线文档进行电子核图，具体操作为先解析文件，选取核对图纸范围，再将文件中读出的点进行显示并选取参考点，最后显示对比结果。

进一步地，所述步骤S1中导入芯片后，人工对芯片进行细微调整。

进一步地，所述步骤S2中搜索所有焊线与打线文档中的比较并判断是否有一样的，如果有则跳过。

进一步地，所述步骤S3中焊点特征绘制出图时需要标明焊线落点位置，方便查找图纸。

进一步地，所述步骤S4中图面对象统计包含焊线统计和焊盘统计。

进一步地，所述步骤S4中重叠检查用来检测焊线的重叠、图块的重叠以及文字的重叠。

进一步地，所述步骤S8中需要根据选择的机台型号，将统计的元件点位、焊线关系等写入文件中，并进行压缩。

进一步地，所述步骤S9中将绘制的线和原图本身的线进行核对，计算找到的最近线的公差值，判断机台试做的芯片是否和打线设计图纸在合理公差范围内一致。

有益效果：本发明与现有技术相比，具有如下显著优点：

S1至S3的方法可以根据打线文档快速生成打线设计图纸，避免人工少打、多打漏打的问题，省略大量人工拉线时间；

S4至S5的方法可以借助计算机快速检测图纸不合规范的点，保证设计图纸的规范性，并以书面的形式进行汇报，省略大量人工一根根线核对的时间；

S6至S7的方法可以减少人工对图纸的额外操作，并且可以对比出图纸版本的不同，确保图纸的正确性；

S8至S9的方法减少了实际芯片试做过程中的人工花费，大大减少了人工操作机台时的错误率。

附图说明

图1为本发明的步骤流程图。

具体实施方式

下面结合附图对本发明的技术方案作进一步说明。

如图1所示，本发明包括如下步骤：

S1：布线前的准备。首先准备一份打线文档，该文档包含了芯片上每一个焊盘的位置、尺寸、标号、名称等信息，每个焊盘的另一个连接端的信息，以及引脚和其他元件的信息；其次准备一份引线框设计，该引线框设计必须满足之前打线文档里的引脚个数，如果引线框设计没有被规范定义过，需要对其进行一些简单的定义，如引脚、地线等定义，后续步骤都建立在能够识别出引线框上的部件的前提下；定义好引线框后，导入打线文档，解析打线文档有关芯片焊盘的信息，指定芯片的大小，生成芯片外框以及芯片上的焊盘图形，焊盘依据中心的坐标进行圈的分配，最靠近芯片外框的为圈1，依次类推，越往里，圈的标号越大，这里给焊盘定义圈的概念在于，真正焊线机打线时是一个三维的操作，内圈的焊线的弧度需要高于外圈的弧度，在打线图纸上显示的是二维图纸，只能通过圈的定义来给机台工程师一个打线弧度的理解，方便他们按弧度进行分批打线，最后导入芯片，可以允许人工对芯片进行一些细微调整，比如芯片的位置、旋转角和芯片外框的大小等。

S2：自动打线。因为有可能打线文档经过微调，所以首先仍需导入打线文档，在图纸上搜索所有的焊线，与打线文档中的连接关系进行比较，判断是否有焊线先绘制过，排除这些绘制过的焊线，在图上根据打线文档中的连接关系找到对应的两个端点并连接，焊线的层名称需要根据与焊线连接的两端名称以及连接焊盘所在的圈进行命名，再次搜索图纸，将没有焊线的焊盘或者引脚标识为未打印区域。

S3：布线调整和标识。根据焊线所在的位置可以进行布线的调整，在搜索整张图后，如果发现一个引脚或者焊盘上多个线的落点均为同一点，可以根据落点的元件大小、焊线的线径，生成一些可行的落点位置，并分配给这些焊线；如果发现线与线之间有相交的情况，可以根据线的落点进行焊线排布，使其不再交叉；同样针对有些单焊线的焊盘，焊线被人工误操作导致落点不在焊盘中心的，可以通过寻找焊盘中心再移动落点的位置归位，焊点特征可以根据配置的方式进行绘制，通常焊点特征适用于出图时标明焊线落点位置，方便产线工程师查找图纸。

S4：图面规则检查。图面规则检查可以根据配置的参数检查图纸上不合规范的地方，并予以标注方便绘图者的修改，图面规则检查包含焊线检查、焊盘检查、图面对象统计、最短间距统计、重叠检查等。

(1)焊线检查包括：焊线干涉检查、不合格长度检查、角度检查、芯片内部长度检查、焊线落点间距检查、与芯片相连的焊线相邻最短间距检查、与引脚相连的焊线相邻引脚最短间距检查等。

(2)焊盘检查包括：焊盘间的最小垂直间距、不同圈的焊盘的最小垂直间距、焊盘中心点最小间距、焊盘最小的开口距离、焊盘中心点与最近芯片外框的距离。

(3)图面对象统计包括：焊线统计和焊盘统计。焊线统计可以根据设定的最大最小值，统计出：范围内符合长度要求的总焊线数、焊线总长度、最短焊线的两端、最长焊线的两端等信息。焊盘统计可以统计出所有芯片上有焊线的焊盘，以及没有焊线的焊盘数量，方便核对时使用。

(4)最短间距统计，可以统计出物件之间最短距离，如最短中心点距离，最短顶点间距、两组物件之间最小距离等。最短间距统计方法提示绘图者控制各个物件间的距离，方便成图控制精度。

(5)重叠检查包括：检测焊线的重叠、图块的重叠以及文字的重叠。焊线重叠检测可以避免焊线误拉，多拉的发生，图块重叠检测可以检测出是否图纸有人为修改，生成多个元件图块，文字重叠可以避免注释或者其他辅助性文字的重复复制。

S5：生成报表。因为检测功能只能输出到图纸上，如果绘图者想在不打开图纸的情况下分析图纸的问题需要通过另一种文件方式，报表可以输出图纸上所有的信息，包括引脚坐标、焊盘坐标，焊线关联关系等，同时可以将检测出的错误输出，设计者可以通过对比原打线文件和报表快速定位漏线、错线、多线的位置。

S6：建立标准出图分页。为了方便非绘图者更仔细地查看设计图纸，需要进行图纸的发行操作。图纸经过以上步骤的严格定义后，可以通过标准化的方式以线的类型进行图纸的创建，可以根据线的种类(连接对象、材料等)、线的圈号、对象类型(如多个芯片根据芯片号)、全图或者部分图纸(有些情况只需要对芯片出图)的方式进行出图。每个图纸上会隐藏不需要的线类型，或者缩放区域至指定的元件，非绘图者可以根据发行的套图，对每个元件和布线结构有一个详细的了解。

S7：图纸对比。在完成了图纸的作图后，有可能经过多个绘图者的操作，图纸会有一些微小的区别，通过图纸对比，可以比较两张图的不同之处，并对他们进行标注，方便确认正确的元件排布，以前需要人工一个个部件对比的操作，使用自动化的对比方式可以快捷地锁定不同点并显示结果。

S8：生成机台可识别打线文件。在确认图纸无误之后，通过设定原点、元件参考点、工具点，对图纸上的每一个元件生成坐标，记录焊线的连接关系。因为机台型号不一样，有各自的对应格式，需要根据选择的机台型号，将以上统计的元件点位、焊线关系等写入文件中，并进行压缩，这个压缩文件在机台端可以被解析并使用，作为试做时原始焊点坐标的参考。

S9：对试做的打线文档进行核图。在试做机台程序调整完成后，可以导入机台文件，选择范围后进行图纸核对操作。需要先依据机台文件导入的点，选择对应参考芯片上的焊盘或者引线框的引脚，再根据参考的焊盘间距计算转换矩阵，将文件中的点放入图纸上，并依据文件中的连线关系将点连起来。将绘制的线和原图本身的线进行核对，计算找到的最近的线的公差值，将公差值不符合要求的、文件里有而图纸上没有的焊线、图纸上有而文件里没有的、图纸和文件匹配不上的焊线都进行标注。方便快速判断机台试做的芯片是否和打线设计图纸在合理公差范围内一致。

Claims (8)

1.一种IC芯片封装自动布线方法，其特征在于：所述方法包括如下步骤：

S1：布线前的准备，包括准备打线文档、引线框架设计以及导入芯片；

S2：自动打线；

S3：布线调整和标识，包括引脚焊线分离、焊盘落点位置归位以及焊点特征绘制；

S4：图面规则检查，包括焊线检查、焊盘检查、图面对象统计、最短间距统计以及重叠检查；

S5：生成报表；

S6：建立标准出图分页；

S7：图纸对比，在完成了图纸的作图后，经过多个绘图者的操作，图纸会有一些微小的区别，通过图纸对比，比较两张图的不同之处，并对他们进行标注，方便确认正确的元件排布；

S8：生成机台可识别打线文件，具体操作为先设定原点、参考点、工具点，然后生成坐标，记录相应连接关系并写入文件中，在确认图纸无误之后，通过设定原点、元件参考点、工具点，对图纸上的每一个元件生成坐标，记录焊线的连接关系，将以上统计的每一个元件生成的坐标、焊线关系写入文件中，并进行压缩，这个压缩文件在机台端可以被解析并使用，作为试做时原始焊点坐标的参考；

S9：对试做的打线文档进行电子核图，包括先解析文件，选取核对图纸范围，再将文件中读出的点进行显示并选取参考点，最后显示对比结果，在试做机台程序调整完成后，导入机台文件，选择范围后进行图纸核对操作，先依据机台文件导入的点，选择对应参考芯片上的焊盘或者引线框的引脚，再根据参考的焊盘间距计算转换矩阵，将文件中的点放入图纸上，并依据文件中的连线关系将点连起来，将绘制的线和原图本身的线进行核对，计算找到的最近的线的公差值，将公差值不符合要求的、文件里有而图纸上没有的焊线、图纸上有而文件里没有的、图纸和文件匹配不上的焊线都进行标注。

2.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S1中导入芯片后，人工对芯片进行细微调整。

3.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S2中搜索所有焊线与打线文档中的比较并判断是否有一样的，如果有则跳过。

4.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S3中焊点特征绘制出图时标明方便查找图纸的焊线落点位置。

5.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S4中图面对象统计包含焊线统计和焊盘统计。

6.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S4中重叠检查用来检测焊线的重叠、图块的重叠以及文字的重叠。

7.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S8中根据选择的机台型号，将统计的每一个元件生成的坐标、焊线关系写入文件中，并进行压缩。

8.根据权利要求1所述的IC芯片封装自动布线方法，其特征在于：所述步骤S9中将绘制的线和原图本身的线进行核对，计算找到的最近线的公差值，判断机台试做的芯片是否和打线设计图纸在合理公差范围内一致。