CN113835016A - Ddr芯片极限性能测试方法、测试装置、设备及存储介质 - Google Patents
Ddr芯片极限性能测试方法、测试装置、设备及存储介质 Download PDFInfo
- Publication number
- CN113835016A CN113835016A CN202111076619.7A CN202111076619A CN113835016A CN 113835016 A CN113835016 A CN 113835016A CN 202111076619 A CN202111076619 A CN 202111076619A CN 113835016 A CN113835016 A CN 113835016A
- Authority
- CN
- China
- Prior art keywords
- ddr chip
- speed
- ddr
- preset
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 210
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000011056 performance test Methods 0.000 title claims abstract description 13
- 238000003860 storage Methods 0.000 title claims abstract description 8
- 238000004088 simulation Methods 0.000 claims abstract description 28
- 238000013112 stability test Methods 0.000 claims abstract description 24
- 239000002585 base Substances 0.000 claims description 21
- 230000015654 memory Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 15
- 239000002253 acid Substances 0.000 claims description 11
- 238000010971 suitability test Methods 0.000 claims description 10
- 239000003513 alkali Substances 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 7
- 230000007613 environmental effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002378 acidificating effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012430 stability testing Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000007123 defense Effects 0.000 description 3
- 238000012216 screening Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003827 upregulation Effects 0.000 description 2
- 206010067484 Adverse reaction Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006838 adverse reaction Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开一种DDR芯片极限性能测试方法、测试装置、设备及存储介质，涉及半导体测试领域。方法包括对DDR芯片进行兼容性测试，得到兼容性测试结果，兼容性测试包括电压测试和时序测试；对DDR芯片进行环境适用性测试，得到环境适用性测试结果，环境适用性测试包括温度测试、酸碱环境测试和压力测试；对DDR芯片进行模拟稳定性测试，得到模拟稳定性测试结果，模拟稳定性测试包括跌落测试和晃动测试；根据兼容性测试结果、环境适用性测试结果、模拟稳定性测试结果以及预设的分级标准确定DDR芯片的级别。本发明能对DDR芯片的质量和可靠性进行全面测试，能补全对DDR本身性能的检测，使得用户能够得到DDR在不同极限情况下的数据，从而能够更加全面评估DDR的性能。
Description
技术领域
本发明涉及半导体测试领域，尤其涉及一种DDR芯片极限性能测试方法、测试装置、设备及存储介质。
背景技术
随着互联网和半导体芯片制造业的飞速发展，IC产品质量和可靠性问题日益提上日程，成为较多半导体芯片制造商竟相研究的课题之一。
传统的抽样检查、可靠性寿命试验、现场采集数据分析等检测方法已经不能满足IC品质鉴别的需求。因此，急需找到一种新的测试方法，对IC芯片的质量和可靠性进行预测和评估，将有问题的IC剔除，防止不良品进入市场及后续一系列不良反应。
出厂前的测试是进入市场的最后一道防线，只有坚守最后一道防线，才能达到实现保证高品质、高质量、高水准的芯片进入到市场。一颗芯片，由晶圆到最后的成品芯片，若用简单的话说，芯片的制造过程依次包括晶棒(硅锭)制造，硅晶圆片生产，晶圆涂膜，晶圆显影和蚀刻，晶圆掺杂，晶圆针测，晶圆切割，晶粒封装，芯片测试等步骤。而最后的芯片就是最后一道防线，在前面的过程中，可能由于极小的乃至于微米纳米的误差导致出现异常，而这些异常不经过芯片测试，是我们无法识别的，因此最后的芯片测试就非常重要了，但是常规的测试方式只是通过对DDR芯片本身发送激励信号，通过一系列读写操作及向量操作，来得到一个终端信号，用预期的值与终端信号相匹配，匹配上即位测试成功，匹配不上即位测试失败，虽然大大增加了检测力度，但是，对于DDR芯片本身的性能来说，还是没有达到真正检测的意义，因此，本发明是一种新型的检测方法，进而补全对DDR本身性能的检测，达到对DDR在不同情况下极限的掌控，真正了解掌控芯片所能发挥的最强性能。
发明内容
本发明提供了一种DDR芯片极限性能测试方法、测试装置、设备及存储介质，以解决传统的抽样检查、可靠性寿命试验、现场采集数据分析等检测方法不能满足IC品质鉴别的需求问题。
第一方面，本发明提供了一种DDR芯片极限性能测试方法，所述方法包括：
对DDR芯片进行兼容性测试，得到兼容性测试结果，所述兼容性测试包括电压测试和时序测试；
对DDR芯片进行环境适用性测试，得到环境适用性测试结果，所述环境适用性测试包括温度测试、酸碱环境测试和压力测试；
对DDR芯片进行模拟稳定性测试，得到模拟稳定性测试结果，所述模拟稳定性测试包括跌落测试和晃动测试；
根据所述兼容性测试结果、所述环境适用性测试结果、所述模拟稳定性测试结果以及预设的分级标准确定DDR芯片的级别。
第二方面，本发明提供一种监测装置，所述监测装置包括用于执行如第一方面任一项实施例所述的DDR芯片极限性能测试方法的单元。
第三方面，本发明提供一种上位机，所述上位机包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，执行如第一方面任一项实施例所述的DDR芯片极限性能测试方法。
第四方面，本发明提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项所述的DDR芯片极限性能测试方法的步骤。
本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
本发明实施例提供的测试方法，从测试的分类来说更加全面细致的对DDR芯片进行一个综合的测试并且进行分类分级，能对DDR芯片的质量和可靠性进行全面测试，能补全对DDR本身性能的检测，使得用户能够得到DDR在不同极限情况下的数据，从而能够更加全面评估DDR的性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种DDR芯片极限性能测试方法的流程示意图；
图2为本发明实施例提供的一种DDR芯片极限性能测试方法的分级流程示意图；
图3为本发明实施例提供的一种DDR芯片极限性能测试装置的结构框图；
图4为本发明实施例提供的一种测试设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，图1为本发明实施例提供的一种DDR芯片极限性能测试方法的流程示意图。本流程示意图提供了一种DDR芯片极限性能测试方法，该方法可以应用于半导体测试领域中。具体的，在本发明实施例中，测试方法分为兼容性测试、环境适用性测试、模拟稳定性测试。该方法具体包括如下步骤：
S101，对DDR芯片进行兼容性测试，得到兼容性测试结果，所述兼容性测试包括电压测试和时序测试。
具体实施中，DDR芯片是双倍速率同步动态随机存储器，属于内存的其中一种。对DDR芯片进行兼容性测试的目的是为了找出DDR芯片电压、频率和时序的上下限、适用范围及最佳适用值，上下限差值越大，且适用范围越大则芯片兼容性越强，最佳适用值则可以发挥出DDR芯片本身的性能，能够更加详细的判断DDR芯片的好坏，以及测试出DDR芯片的极限工作时间，以达到对DDR芯片的筛选以及分类定级。兼容性测试包括电压测试和时序测试，其中电压测试包括高压测试和低压测试，时序测试包括频率测试和延时时序。
在一实施例中，兼容性测试中，电压测试包括如下步骤：
S201，控制DDR芯片的输入电压从预设的标准电压逐步提高，并实时测量DDR芯片的运行速率。
具体实施中，输入电压可采用标准值例如1.2V不断进行累加，每次累加的幅度固定在0.5V，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S202，判断DDR芯片的运行速率是否等于预设的第一速率阈值。
具体实施中，第一速率阈值是指在输入电压上升时，能满足用户最低使用需求的频率值，若DDR芯片运行速率低于第一速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第一速率阈值可由用户设定，本发明实施例对此不做具体限定。
S203，若DDR芯片的运行速率等于预设的第一速率阈值，将所述第一速率阈值对应的输入电压作为DDR芯片的输入电压上限值。
具体实施中，若运行速率等于第一速率阈值，说明当前该DDR芯片所能接受的电压已经达到上限，再继续增加电压，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的输入电压为该DDR芯片所能接收电压的最大值，即输入电压上限值。
S204，控制DDR芯片的输入电压从预设的标准电压逐步降低，并实时测量DDR芯片的运行速率。
具体实施中，输入电压可采用标准值例如1.2V不断进行降低，每次减少的幅度固定在0.5V，同时用一测试仪器实时测试出DDR芯片的运行速率，并注意在这中间是否有DDR芯片无法正常工作的电压进行记录，分析是否正常，记录DDR芯片的运行速率。
S205，判断DDR芯片的运行速率是否等于预设的第二速率阈值。
具体实施中，其中第二速率阈值由用户设定，同时第二速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第二速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第二速率阈值可由用户设定，本发明实施例对此不做具体限定。
S206，若DDR芯片的运行速率等于预设的第二速率阈值，将所述第二速率阈值对应的输入电压作为DDR芯片的输入电压下限值。
具体实施中，若运行速率等于第二速率阈值，说明当前该DDR芯片所能接受的电压已经达到下限，再继续减少电压，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的输入电压为该DDR芯片所能接受电压的最小值。
S207，根据所述输入电压上限值以及所述输入电压下限值确定DDR芯片的电压适用值范围。
具体实施中，电压上限值为S203所述中DDR芯片运行速率等于第一速率阈值时所对应的输入电压值，电压下限值为S206所述中DDR芯片运行速率等于第二速率阈值时所对应的输入电压值。因为根据DDR芯片适用值正态分布，其中DDR芯片有一个特性：适用值呈现为一个峰值分布，中间为最佳值，不断增大或者不断减小都会逐渐失效。所以在DDR芯片适用值范围上下限内都是正常的，DDR芯片的电压适用值范围为电压下限值到电压上限值这段范围。
S208，获取DDR芯片在所述电压适用值范围内的最大运行速率，并将所述电压适用值范围内的最大运行速率对应的输入电压作为DDR芯片的最佳运行电压。
具体实施中，在S201和S204中，通过不断增加和减少输入电压值，实时测量DDR芯片的运行速率，找出DDR运行速率最大的值，所述最佳运行电压则为DDR芯片最大运行速率下所对应的输入电压值。
在一实施例中，兼容性测试中，时序测试的频率测试包括如下步骤：
S301，将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的频率从预设的标准频率逐步上调，并实时测量DDR芯片的运行速率。
具体实施中，将DDR芯片的输入电压设定为DDR芯片运行速率最高时所对应的输入电压值，DDR芯片预设的频率标准值为933MHz，以特定的频率值如：1200MHz、1333MHz、1600MHz等，不断上调频率，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S302，判断DDR芯片的运行速率是否等于预设的第三速率阈值。
具体实施中，其中第三速率阈值由用户设定，同时第三速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第三速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第三速率阈值可由用户设定，本发明实施例对此不做具体限定。
S303，若DDR芯片的运行速率等于预设的第三速率阈值，将所述第三速率阈值对应的频率作为DDR芯片的频率上限值。
具体实施中，若运行速率等于第三速率阈值，说明当前该DDR芯片所能接受的频率值已经达到上限，再继续增加频率，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的频率值为该DDR芯片所能接受频率上限值。
S304，将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的频率从预设的标准频率逐步下调，并实时测量DDR芯片的运行速率。
具体实施中，将DDR芯片的输入电压设定为DDR芯片运行速率最高时所对应的输入电压值，DDR芯片预设的频率标准值为933MHz，以特定的频率值不断下调频率，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S305，判断DDR芯片的运行速率是否等于预设的第四速率阈值。
具体实施中，其中第四速率阈值由用户设定，同时第四速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第四速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第四速率阈值可由用户设定，本发明实施例对此不做具体限定。
S306，若DDR芯片的运行速率等于预设的第四速率阈值，将所述第四速率阈值对应的频率作为DDR芯片的频率下限值。
具体实施中，若运行速率等于第四速率阈值，说明当前该DDR芯片所能接受的频率值已经达到下限，再继续减少频率，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的频率值为该DDR芯片所能接受频率下限值。
S307，根据所述频率上限值以及所述频率下限值确定DDR芯片的频率适用范围。
具体实施中，频率上限值为S303所述中DDR芯片运行速率等于第三速率阈值时所对应的频率值，频率下限值为S306所述中DDR芯片运行速率等于第四速率阈值时所对应的频率值。则DDR芯片的频率适用范围为频率上限值到频率下限值这段范围。
S308，获取DDR芯片在所述频率适用范围内的最大运行速率，并将所述频率适用范围内的最大运行速率对应的频率作为DDR芯片的最佳运行频率。
具体实施中，在S301和S304中，通过不断增加和减少频率值，实时测量DDR芯片的运行速率，找出DDR运行速率最大的值，所述最佳运行频率则为DDR芯片最大运行速率下所对应的频率值。
在一实施例中，兼容性测试中，时序测试的延时时序测试包括如下步骤：
S401，将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的延时时序从预设的标准时序逐步上调，并实时测量DDR芯片的运行速率。
具体实施中，将DDR芯片的输入电压设定为DDR芯片运行速率最高时所对应的输入电压值，DDR芯片预设的延时时序标准值为13ck，以特定的datasheet的标准值不断上调时序，例如每次上调2ck，若出现Fail，则微调1ck定位到具体ck直到找到上限值，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S402，判断DDR芯片的运行速率是否等于预设的第五速率阈值。
具体实施中，其中第五速率阈值由用户设定，同时第五速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第五速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第五速率阈值可由用户设定，本发明实施例对此不做具体限定。
S403，若DDR芯片的运行速率等于预设的第五速率阈值，将所述第五速率阈值对应的时序作为DDR芯片的时序上限值。
具体实施中，若运行速率等于第五速率阈值，说明当前该DDR芯片所能接受的时序值已经达到上限，再继续增加时序，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的时序值为该DDR芯片所能接受时序上限值。
S404，将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的延时时序从预设的标准时序逐步下调，并实时测量DDR芯片的运行速率。
具体实施中，将DDR芯片的输入电压设定为DDR芯片运行速率最高时所对应的输入电压值，DDR芯片预设的延时时序标准值为13ck，以特定的时序值不断下调时序，例如每次下调2ck，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S405，判断DDR芯片的运行速率是否等于预设的第六速率阈值。
具体实施中，其中第六速率阈值由用户设定，同时第六速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第六速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第六速率阈值可由用户设定，本发明实施例对此不做具体限定。
S406，若DDR芯片的运行速率等于预设的第六速率阈值，将所述第六速率阈值对应的时序作为DDR芯片的时序下限值。
具体实施中，若运行速率等于第六速率阈值，说明当前该DDR芯片所能接受的时序值已经达到下限，再继续减少时序，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的时序值为该DDR芯片所能接受时序下限值。
S407，根据所述时序上限值以及所述时序下限值确定DDR芯片的时序适用范围。
具体实施中，时序上限值为S403所述中DDR芯片运行速率等于第五速率阈值时所对应的时序值，时序下限值为S406所述中DDR芯片运行速率等于第六速率阈值时所对应的时序值，则DDR芯片的时序适用值范围为时序上限值到时序下限值这段范围。。
S408，获取DDR芯片在所述时序适用范围内的最大运行速率，并将所述时序适用范围内的最大运行速率对应的时序作为DDR芯片的最佳运行时序。
具体实施中，在S401和S404中，通过不断上调和下调时序值，实时测量DDR芯片的运行速率，找出DDR运行速率最大的值，所述最佳运行时序则为DDR芯片最大运行速率下所对应的时序值。
S102，对DDR芯片进行环境适用性测试，得到环境适用性测试结果，所述环境适用性测试包括温度测试、酸碱环境测试和压力测试。
具体实施中，DDR芯片是双倍速率同步动态随机存储器，属于内存的其中一种。对DDR芯片进行环境适用性测试的目的是为了更加详细的了解DDR芯片在非正常环境下的极限性能情况，以及测试出DDR芯片的极限工作时间，以达到对DDR芯片的筛选以及分类定级。环境适用性测试包括温度测试、酸碱环境测试和压力测试，其中温度测试包括高温测试和低温测试；酸碱环境测试包括酸环境测试和碱环境测试；压力测试分为高压测试和低压测试。
在一实施例中，环境适用性测试中，温度测试包括如下步骤：
S501，控制DDR芯片周围环境的温度从预设的温度值逐渐上升，并实时测量DDR芯片的运行速率。
具体实施中，可对温度预设一个标准值，然后在该温度值基础上不断进行上调，每次上调的幅度固定在一度，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S502，判断DDR芯片的运行速率是否等于预设的第七速率阈值。
具体实施中，其中第七速率阈值由用户设定，同时第七速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第七速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第七速率阈值可由用户设定，本发明实施例对此不做具体限定。
S503，若DDR芯片的运行速率等于预设的第七速率阈值，将所述第七速率阈值对应的温度作为DDR芯片的温度上限值。
具体实施中，若运行速率等于第七速率阈值，说明当前该DDR芯片所能接受的温度已经达到上限，再继续上调温度，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的温度为该DDR芯片所能接收温度的最大值。
S504，控制DDR芯片的温度从预设的温度值逐渐下降，并实时测量DDR芯片的运行速率。
具体实施中，可对温度预设一个标准值，然后对温度值不断进行下调，每次下调的幅度固定在一度，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S505，判断DDR芯片的运行速率是否等于预设的第八速率阈值。
具体实施中，其中第八速率阈值由用户设定，同时第八速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第八速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第八速率阈值可由用户设定，本发明实施例对此不做具体限定。
S506，若DDR芯片的运行速率等于预设的第八速率阈值，将所述第八速率阈值对应的温度作为DDR芯片的温度下限值。
具体实施中，若运行速率等于第八速率阈值，说明当前该DDR芯片所能接受的温度已经达到下限，再继续下调温度，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的温度为该DDR芯片所能接收温度的最小值。
S507，根据所述温度上限值以及所述温度下限值确定DDR芯片的温度适用值范围。
具体实施中，温度上限值为S503所述中DDR芯片运行速率等于第七速率阈值时所对应的温度值，温度下限值为S506所述中DDR芯片运行速率等于第八速率阈值时所对应的温度值，则DDR芯片的温度适用值范围为温度上限值到温度下限值这段范围。
S508，获取DDR芯片在所述温度适用范围内的最大运行速率，并将所述温度适用范围内的最大运行速率对应的温度作为DDR芯片的最佳运行温度。
具体实施中，在S501和S504中，通过不断上调和下调温度值，实时测量DDR芯片的运行速率，找出DDR运行速率最大的值，所述最佳运行温度则为DDR芯片最大运行速率下所对应的温度值。
S509，控制DDR芯片在预设的循环温度环境下运行，并实时测量DDR芯片的运行速率和工作时长。
具体实施中，循环温度是按照高温-低温-高温的顺序不断进行温度循环，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S5010，判断DDR芯片的运行速率是否等于预设的第九速率阈值。
具体实施中，其中第九速率阈值由用户设定，同时第九速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第九速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第九速率阈值可由用户设定，本发明实施例对此不做具体限定。
S5011，若DDR芯片的运行速率等于预设的第九速率阈值，将所述第九速率阈值对应的工作时长作为DDR芯片的极限工作时长。
具体实施中，若DDR芯片运行速率等于第九速率阈值，说明当前该DDR芯片的运行时间已经达到极限，再继续运行下去，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的工作时长为该DDR芯片在循环温度条件下工作时长的极限值。
S5012，控制DDR芯片在预设的随机高低温环境下运行，并实时测量DDR芯片的运行速率和工作时长。
具体实施中，随机高低温是按照高温，低温不断进行随机循环，DDR芯片在该随机循环条件下运行，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S5013，判断DDR芯片的运行速率是否等于预设的第十速率阈值。
具体实施中，其中第十速率阈值由用户设定，同时第十速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十速率阈值可由用户设定，本发明实施例对此不做具体限定。
S5014，若DDR芯片的运行速率等于预设的第十速率阈值，将所述第十速率阈值对应的工作时长作为DDR芯片的极限工作时长。
具体实施中，若DDR芯片运行速率等于第十速率阈值，说明当前该DDR芯片的运行时间已经达到极限，再继续运行下去，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的工作时长为该DDR芯片在随机循环温度条件下的极限工作时长。
在一实施例中，环境适用性测试中，酸碱环境测试包括如下步骤：
S601，控制DDR芯片所处环境的酸碱PH值从预设的PH值逐步下调，并实时测量DDR芯片的运行速率。
具体实施中，酸碱PH值可采用标准值例如PH为7不断进行下调，每次下调的幅度固定在0.1，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S602，判断DDR芯片的运行速率是否等于预设的第十一速率阈值。
具体实施中，其中第十一速率阈值由用户设定，同时第十一速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十一速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十一速率阈值可由用户设定，本发明实施例对此不做具体限定。
S603，若DDR芯片的运行速率等于预设的第十一速率阈值，将所述第十一速率阈值对应的PH值作为DDR芯片的PH酸性上限值。
具体实施中，若运行速率等于第十一速率阈值，说明当前该DDR芯片所能接受的酸性环境PH值已经达到上限，再继续下调PH值，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的酸性PH值为该DDR芯片所能接受酸性上限值。
S604，控制DDR芯片所处环境的酸碱PH值从预设的PH值逐步上调，并实时测量DDR芯片的运行速率。
具体实施中，酸碱PH值可采用标准值例如PH为7不断进行上调，每次上调的幅度固定在0.1，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S605，判断DDR芯片的运行速率是否等于预设的第十二速率阈值。
具体实施中，其中第十二速率阈值由用户设定，同时第十二速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十二速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十二速率阈值可由用户设定，本发明实施例对此不做具体限定。
S606，若DDR芯片的运行速率等于预设的第十二速率阈值，将所述第十二速率阈值对应的PH值作为DDR芯片的PH碱性上限值。
具体实施中，若运行速率等于第十二速率阈值，说明当前该DDR芯片所能接受的碱性环境PH值已经达到上限，再继续上调PH值，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的碱性PH值为该DDR芯片所能接受碱性上限值。
S607，根据所述酸性上限值以及所述碱性下限值确定DDR芯片的酸碱PH适用值范围。
具体实施中，酸性上限值为S603所述中DDR芯片运行速率等于第十一速率阈值时所对应的酸性PH值，碱性上限值为S606所述中DDR芯片运行速率等于第十二速率阈值时所对应的碱性PH值。则DDR芯片的酸碱PH适用值范围为酸性上限值到碱性上限值这段范围。
S608，获取DDR芯片在所述酸碱PH值适用范围内的最大运行速率，并将所述酸碱PH值适用范围内的最大运行速率对应的PH值作为DDR芯片的最佳运行PH值。
具体实施中，在S601和S604中，通过不断下调和上调酸碱PH值，实时测量DDR芯片的运行速率，找出DDR运行速率最大的值，所述最佳运行PH值则为DDR芯片最大运行速率下所对应的酸碱PH值。
在一实施例中，环境适用性测试中，压力测试包括如下步骤：
S701，控制DDR芯片所处环境的压力从预设的压力值逐渐增压，并实时测量DDR芯片的运行速率。
具体实施中，压力值可采用标准值例如从一个标准大气压开始不断进行增压，每次增压的幅度固定在10帕，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S702，判断DDR芯片的运行速率是否等于预设的第十三速率阈值。
具体实施中，其中第十三速率阈值由用户设定，同时第十三速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十三速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十三速率阈值可由用户设定，本发明实施例对此不做具体限定。
S703，若DDR芯片的运行速率等于预设的第十三速率阈值，将所述第十三速率阈值对应的压力值作为DDR芯片的压力上限值。
具体实施中，若运行速率等于第十三速率阈值，说明当前该DDR芯片所能接受的压力值已经达到上限，再继续增压，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的压力值为该DDR芯片所能接受的压力上限值。
S704，控制DDR芯片所处环境的压力从预设的压力值逐渐减压，并实时测量DDR芯片的运行速率。
具体实施中，压力值可采用标准值例如从一个标准大气压开始不断进行减压，每次减压的幅度固定在10帕，同时用一测试仪器实时测试出DDR芯片的运行速率，并记录DDR芯片的运行速率。
S705，判断DDR芯片的运行速率是否等于预设的第十四速率阈值。
具体实施中，其中第十四速率阈值由用户设定，同时第十四速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十四速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十四速率阈值可由用户设定，本发明实施例对此不做具体限定。
S706，若DDR芯片的运行速率等于预设的第十四速率阈值，将所述第十四速率阈值对应的压力值作为DDR芯片的压力下限值。
具体实施中，若运行速率等于第十四速率阈值，说明当前该DDR芯片所能接受的压力值已经达到下限，再继续减压，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的压力值为该DDR芯片所能接受的压力下限值。
S707，根据所述压力上限值以及所述压力下限值确定DDR芯片的压力适用值范围。
具体实施中，压力上限值为S703所述中DDR芯片运行速率等于第十三速率阈值时所对应的压力值，压力下限值为S706所述中DDR芯片运行速率等于第十四速率阈值时所对应的压力值，则DDR芯片的压力适用值范围为压力上限值到压力下限值这段范围。
S708，获取DDR芯片在所述压力适用范围内的最大运行速率，并将所述压力适用范围内的最大运行速率对应的压力值作为DDR芯片的最佳运行压力值。
具体实施中，在S701和S704中，通过不断上调和下调压力值，实时测量DDR芯片的运行速率，找出DDR运行速率最大的值，所述最佳运行压力值则为DDR芯片最大运行速率下所对应的压力值。
S103，对DDR芯片进行模拟稳定性测试，得到模拟稳定性测试结果，所述模拟稳定性测试包括跌落测试和晃动测试。
具体实施中，DDR芯片是双倍速率同步动态随机存储器，属于内存的其中一种。对DDR芯片进行模拟稳定性测试的目的是通过模拟运行过程中，在不正当操作的情况下，能够更加详细的判断DDR芯片的质量情况，以及测试出DDR芯片在该情况下的极限工作时间，以达到对DDR芯片的筛选以及分类定级。模拟稳定性测试包括跌落测试和晃动测试。
在一实施例中，模拟稳定性测试中，跌落测试包括如下步骤：
S801，控制DDR芯片跌落高度从预设的高度值逐渐增加，并在跌落后测量DDR芯片的运行速率。
具体实施中，高度值可采用标准值例如从高度值为1米开始不断提高跌落高度，每次提高的幅度固定在1米，同时用一测试仪器测试DDR芯片跌落后的运行速率，并记录DDR芯片的运行速率。
S802，判断DDR芯片的运行速率是否等于预设的第十五速率阈值。
具体实施中，其中第十五速率阈值由用户设定，同时第十五速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十五速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十五速率阈值可由用户设定，本发明实施例对此不做具体限定。
S803，若DDR芯片的运行速率等于预设的第十五速率阈值，将所述第十五速率阈值对应的跌落高度作为DDR芯片的跌落高度上限值。
具体实施中，若运行速率等于第十五速率阈值，说明当前该DDR芯片所能接受的跌落高度值已经达到上限，再继续提高跌落高度，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的跌落高度值为该DDR芯片所能接受的跌落高度上限值。
在一实施例中，模拟稳定性测试中，晃动测试包括如下步骤：
S901，控制DDR芯片晃动次数从预设的次数不断增加，并在晃动后测量DDR芯片的运行速率。
具体实施中，晃动次数可采用标准值例如从500次开始不断增加晃动次数，每次增加的幅度固定在100次，同时用一测试仪器测试DDR芯片晃动后的运行速率，并记录DDR芯片的运行速率。
S902，判断DDR芯片的运行速率是否等于预设的第十六速率阈值。
具体实施中，其中第十六速率阈值由用户设定，同时第十六速率阈值能满足最低用户使用需要，若DDR芯片运行速率低于第十六速率阈值则说明该DDR芯片无法满足使用需求。需要说明的是，第十六速率阈值可由用户设定，本发明实施例对此不做具体限定。
S903，若DDR芯片的运行速率等于预设的第十六速率阈值，将所述第十六速率阈值对应的晃动次数作为DDR芯片的晃动上限值。
具体实施中，若运行速率等于第十六速率阈值，说明当前该DDR芯片所能接受的晃动次数已经达到上限，再继续增加晃动次数，DDR芯片的运行功率将无法满足用户使用需求，则此时DDR芯片运行速率所对应的晃动次数为该DDR芯片所能接受的晃动上限值。
S104，根据所述兼容性测试结果、所述环境适用性测试结果、所述模拟稳定性测试结果以及预设的分级标准确定DDR芯片的级别。
具体实施中，DDR芯片是双倍速率同步动态随机存储器，属于内存的其中一种。根据兼容性测试结果、环境适用性测试结果、模拟稳定性测试结果对DDR芯片进行分类分级的目的是为了更加详细的了解DDR芯片的综合质量情况，以达到对DDR芯片的筛选以及分类定级的目的。参见图2，在分级标准中，把DDR芯片分为军工级、企业级、消费级三种级别。
需要说明的，分级标准可由本领域技术人员设定，本发明实施例对此不做具体限定。
具体实施中，兼容性测试包括电压测试、频率测试和时序测试；环境适用性测试包括温度测试、酸碱环境测试和压力测试；模拟稳定性测试包括跌落测试和晃动测试。根据上述测试的结果，通过预设的分级标准对DDR芯片进行分类，将DDR芯片分成军工级、企业级和消费级三种类别。
军工级DDR芯片必须每一项测试都达到预设的军工级标准，若有一项不及格则降为企业级；需要说明的是，军工级标准可由用户设定，本发明实施例对此不做具体限定。
企业级DDR芯片必须每一项测试都达到预设的企业级标准，如温度要在125°下能正常运行的为企业级，若有一项不及格则降为消费级；需要说明的是企业级标准可由用户设定，本发明实施例对此不做具体限定。
消费级DDR芯片必须每一项测试都达到预设的消费级标准，如温度要在85°下能正常运行的为消费级，若有一项不及格划分为不及格品。需要说明的是，消费级标准可由用户设定，本发明实施例对此不做具体限定。
本发明实施例提供的测试方法，从测试的分类来说，通过模拟日常生活中各种突发环境的应对适应性，从而更加全面细致的对DDR芯片进行一个综合的测试并且进行分类分级，以达到我们的特殊需求，能对DDR芯片的质量和可靠性进行全面测试，补全对DDR本身性能的检测，使得用户能够得到DDR在不同极限情况下的数据，能够更加全面评估DDR的性能。
参见图3，图3为本发明实施例提供的一种DDR芯片极限性能测试装置的结构框图。如图3所述，本发明实施例还提供了一种DDR芯片极限性能测试装置200，该DDR芯片极限性能测试装置200包括兼容性测试单元201、环境适用性测试单元202、模拟稳定性测试单元203以及分级单元204。
兼容性测试单元201，用于对DDR芯片进行兼容性测试，得到兼容性测试结果，所述兼容性测试包括电压测试和时序测试。
环境适用性测试单元202，用于对DDR芯片进行环境适用性测试，得到环境适用性测试结果，所述环境适用性测试包括温度测试、酸碱环境测试和压力测试。
模拟稳定性测试单元203，用于对DDR芯片进行模拟稳定性测试，得到模拟稳定性测试结果，所述模拟稳定性测试包括跌落测试和晃动测试。
分级单元204，用于根据所述兼容性测试结果、所述环境适用性测试结果、所述模拟稳定性测试结果以及预设的分级标准确定DDR芯片的级别。
在一实施例中，所述对DDR芯片进行兼容性测试包括：
控制DDR芯片的输入电压从预设的标准电压逐步提高，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第一速率阈值；
若DDR芯片的运行速率等于预设的第一速率阈值，将所述第一速率阈值对应的输入电压作为DDR芯片的输入电压上限值；
控制DDR芯片的输入电压从预设的标准电压逐步降低，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第二速率阈值；
若DDR芯片的运行速率等于预设的第二速率阈值，将所述第二速率阈值对应的输入电压作为DDR芯片的输入电压下限值；
根据所述输入电压上限值以及所述输入电压下限值确定DDR芯片的电压适用值范围；
获取DDR芯片在所述电压适用值范围内的最大运行速率，并将所述电压适用值范围内的最大运行速率对应的输入电压作为DDR芯片的最佳运行电压。
在一实施例中，所述对DDR芯片进行兼容性测试还包括：
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的频率从预设的标准频率逐步上调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第三速率阈值；
若DDR芯片的运行速率等于预设的第三速率阈值，将所述第三速率阈值对应的频率作为DDR芯片的频率上限值；
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的频率从预设的标准频率逐步下调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第四速率阈值；
若DDR芯片的运行速率等于预设的第四速率阈值，将所述第四速率阈值对应的频率作为DDR芯片的频率下限值；
根据所述频率上限值以及所述频率下限值确定DDR芯片的频率适用范围；
获取DDR芯片在所述频率适用范围内的最大运行速率，并将所述频率适用范围内的最大运行速率对应的频率作为DDR芯片的最佳运行频率。
在一实施例中，所述对DDR芯片进行兼容性测试还包括：
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的延时时序从预设的标准时序逐步上调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第五速率阈值；
若DDR芯片的运行速率等于预设的第五速率阈值，将所述第五速率阈值对应的时序作为DDR芯片的时序上限值；
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的延时时序从预设的标准时序逐步下调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第六速率阈值；
若DDR芯片的运行速率等于预设的第六速率阈值，将所述第六速率阈值对应的时序作为DDR芯片的时序下限值；
根据所述时序上限值以及所述时序下限值确定DDR芯片的时序适用范围；
获取DDR芯片在所述时序适用范围内的最大运行速率，并将所述时序适用范围内的最大运行速率对应的时序作为DDR芯片的最佳运行时序。
在一实施例中，所述对DDR芯片进行环境适用性测试包括：
控制DDR芯片的温度从预设的温度值逐渐上升，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第七速率阈值；
若DDR芯片的运行速率等于预设的第七速率阈值，将所述第七速率阈值对应的温度作为DDR芯片的温度上限值；
控制DDR芯片的温度从预设的温度值逐渐下降，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第八速率阈值；
若DDR芯片的运行速率等于预设的第八速率阈值，将所述第八速率阈值对应的温度作为DDR芯片的温度下限值；
根据所述温度上限值以及所述温度下限值确定DDR芯片的温度适用值范围；
获取DDR芯片在所述温度适用范围内的最大运行速率，并将所述温度适用范围内的最大运行速率对应的温度作为DDR芯片的最佳运行温度；
控制DDR芯片在预设的循环温度环境下运行，并实时测量DDR芯片的运行速率和工作时长；
判断DDR芯片的运行速率是否等于预设的第九速率阈值；
若DDR芯片的运行速率等于预设的第九速率阈值，将所述第九速率阈值对应的工作时长作为DDR芯片的极限工作时长；
控制DDR芯片在预设的随机高低温环境下运行，并实时测量DDR芯片的运行速率和工作时长；
判断DDR芯片的运行速率是否等于预设的第十速率阈值；
若DDR芯片的运行速率等于预设的第十速率阈值，将所述第十速率阈值对应的工作时长作为DDR芯片的极限工作时长。
在一实施例中，所述对DDR芯片进行环境适用性测试包括：
控制DDR芯片所处环境的酸碱PH值从预设的PH值逐步下调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十一速率阈值；
若DDR芯片的运行速率等于预设的第十一速率阈值，将所述第十一速率阈值对应的PH值作为DDR芯片的PH酸性上限值；
控制DDR芯片所处环境的酸碱PH值从预设的PH值逐步上调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十二速率阈值；
若DDR芯片的运行速率等于预设的第十二速率阈值，将所述第十二速率阈值对应的PH值作为DDR芯片的PH碱性上限值；
根据所述酸性上限值以及所述碱性下限值确定DDR芯片的酸碱PH适用值范围；
获取DDR芯片在所述酸碱PH值适用范围内的最大运行速率，并将所述酸碱PH值适用范围内的最大运行速率对应的PH值作为DDR芯片的最佳运行PH值。
在一实施例中，所述对DDR芯片进行环境适用性测试包括：
控制DDR芯片所处环境的压力从预设的压力值逐渐增压，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十三速率阈值；
若DDR芯片的运行速率等于预设的第十三速率阈值，将所述第十三速率阈值对应的压力值作为DDR芯片的压力上限值；
控制DDR芯片所处环境的压力从预设的压力值逐渐减压，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十四速率阈值；
若DDR芯片的运行速率等于预设的第十四速率阈值，将所述第十四速率阈值对应的压力值作为DDR芯片的压力下限值；
根据所述压力上限值以及所述压力下限值确定DDR芯片的压力适用值范围；
获取DDR芯片在所述压力适用范围内的最大运行速率，并将所述压力适用范围内的最大运行速率对应的压力值作为DDR芯片的最佳运行压力值；
控制DDR芯片跌落高度从预设的高度值逐渐增加，并在跌落后测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十五速率阈值；
若DDR芯片的运行速率等于预设的第十五速率阈值，将所述第十五速率阈值对应的跌落高度作为DDR芯片的跌落高度上限值；
控制DDR芯片晃动次数从预设的次数不断增加，并在晃动后测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十六速率阈值；
若DDR芯片的运行速率等于预设的第十六速率阈值，将所述第十六速率阈值对应的晃动次数作为DDR芯片的晃动上限值。
参见图4，图4为本发明实施例提供的一种测试设备的结构示意图。本发明实施例还提供了一种测试设备，包括处理器111、通信接口112、存储器113和通信总线114，其中，处理器111，通信接口112，存储器113通过通信总线114完成相互间的通信，
存储器113，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序，实现上述任一方法实施例提供的DDR芯片极限性能测试方法的步骤。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一方法实施例提供的DDR芯片极限性能测试方法的步骤。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种DDR芯片极限性能测试方法，其特征在于，所述方法包括：
对DDR芯片进行兼容性测试，得到兼容性测试结果，所述兼容性测试包括电压测试和时序测试；
对DDR芯片进行环境适用性测试，得到环境适用性测试结果，所述环境适用性测试包括温度测试、酸碱环境测试和压力测试；
对DDR芯片进行模拟稳定性测试，得到模拟稳定性测试结果，所述模拟稳定性测试包括跌落测试和晃动测试；
根据所述兼容性测试结果、所述环境适用性测试结果、所述模拟稳定性测试结果以及预设的分级标准确定DDR芯片的级别。
2.根据权利要求1所述的方法，其特征在于，所述对DDR芯片进行兼容性测试包括：
控制DDR芯片的输入电压从预设的标准电压逐步提高，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第一速率阈值；
若DDR芯片的运行速率等于预设的第一速率阈值，将所述第一速率阈值对应的输入电压作为DDR芯片的输入电压上限值；
控制DDR芯片的输入电压从预设的标准电压逐步降低，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第二速率阈值；
若DDR芯片的运行速率等于预设的第二速率阈值，将所述第二速率阈值对应的输入电压作为DDR芯片的输入电压下限值；
根据所述输入电压上限值以及所述输入电压下限值确定DDR芯片的电压适用值范围；
获取DDR芯片在所述电压适用值范围内的最大运行速率，并将所述电压适用值范围内的最大运行速率对应的输入电压作为DDR芯片的最佳运行电压。
3.根据权利要求2所述的方法，其特征在于，所述对DDR芯片进行兼容性测试还包括：
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的频率从预设的标准频率逐步上调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第三速率阈值；
若DDR芯片的运行速率等于预设的第三速率阈值，将所述第三速率阈值对应的频率作为DDR芯片的频率上限值；
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的频率从预设的标准频率逐步下调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第四速率阈值；
若DDR芯片的运行速率等于预设的第四速率阈值，将所述第四速率阈值对应的频率作为DDR芯片的频率下限值；
根据所述频率上限值以及所述频率下限值确定DDR芯片的频率适用范围；
获取DDR芯片在所述频率适用范围内的最大运行速率，并将所述频率适用范围内的最大运行速率对应的频率作为DDR芯片的最佳运行频率。
4.根据权利要求2所述的方法，其特征在于，所述对DDR芯片进行兼容性测试还包括：
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的延时时序从预设的标准时序逐步上调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第五速率阈值；
若DDR芯片的运行速率等于预设的第五速率阈值，将所述第五速率阈值对应的时序作为DDR芯片的时序上限值；
将DDR芯片的输入电压设定为所述最佳运行电压，并控制DDR芯片的延时时序从预设的标准时序逐步下调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第六速率阈值；
若DDR芯片的运行速率等于预设的第六速率阈值，将所述第六速率阈值对应的时序作为DDR芯片的时序下限值；
根据所述时序上限值以及所述时序下限值确定DDR芯片的时序适用范围；
获取DDR芯片在所述时序适用范围内的最大运行速率，并将所述时序适用范围内的最大运行速率对应的时序作为DDR芯片的最佳运行时序。
5.根据权利要求1所述的方法，其特征在于，所述对DDR芯片进行环境适用性测试包括：
控制DDR芯片的温度从预设的温度值逐渐上升，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第七速率阈值；
若DDR芯片的运行速率等于预设的第七速率阈值，将所述第七速率阈值对应的温度作为DDR芯片的温度上限值；
控制DDR芯片的温度从预设的温度值逐渐下降，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第八速率阈值；
若DDR芯片的运行速率等于预设的第八速率阈值，将所述第八速率阈值对应的温度作为DDR芯片的温度下限值；
根据所述温度上限值以及所述温度下限值确定DDR芯片的温度适用值范围；
获取DDR芯片在所述温度适用范围内的最大运行速率，并将所述温度适用范围内的最大运行速率对应的温度作为DDR芯片的最佳运行温度；
控制DDR芯片在预设的循环温度环境下运行，并实时测量DDR芯片的运行速率和工作时长；
判断DDR芯片的运行速率是否等于预设的第九速率阈值；
若DDR芯片的运行速率等于预设的第九速率阈值，将所述第九速率阈值对应的工作时长作为DDR芯片的极限工作时长；
控制DDR芯片在预设的随机高低温环境下运行，并实时测量DDR芯片的运行速率和工作时长；
判断DDR芯片的运行速率是否等于预设的第十速率阈值；
若DDR芯片的运行速率等于预设的第十速率阈值，将所述第十速率阈值对应的工作时长作为DDR芯片的极限工作时长。
6.根据权利要求1所述的方法，其特征在于，所述对DDR芯片进行环境适用性测试包括：
控制DDR芯片所处环境的酸碱PH值从预设的PH值逐步下调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十一速率阈值；
若DDR芯片的运行速率等于预设的第十一速率阈值，将所述第十一速率阈值对应的PH值作为DDR芯片的PH酸性上限值；
控制DDR芯片所处环境的酸碱PH值从预设的PH值逐步上调，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十二速率阈值；
若DDR芯片的运行速率等于预设的第十二速率阈值，将所述第十二速率阈值对应的PH值作为DDR芯片的PH碱性上限值；
根据所述酸性上限值以及所述碱性下限值确定DDR芯片的酸碱PH适用值范围；
获取DDR芯片在所述酸碱PH值适用范围内的最大运行速率，并将所述酸碱PH值适用范围内的最大运行速率对应的PH值作为DDR芯片的最佳运行PH值。
7.根据权利要求1所述的方法，其特征在于，所述对DDR芯片进行环境适用性测试包括：
控制DDR芯片所处环境的压力从预设的压力值逐渐增压，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十三速率阈值；
若DDR芯片的运行速率等于预设的第十三速率阈值，将所述第十三速率阈值对应的压力值作为DDR芯片的压力上限值；
控制DDR芯片所处环境的压力从预设的压力值逐渐减压，并实时测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十四速率阈值；
若DDR芯片的运行速率等于预设的第十四速率阈值，将所述第十四速率阈值对应的压力值作为DDR芯片的压力下限值；
根据所述压力上限值以及所述压力下限值确定DDR芯片的压力适用值范围；
获取DDR芯片在所述压力适用范围内的最大运行速率，并将所述压力适用范围内的最大运行速率对应的压力值作为DDR芯片的最佳运行压力值；
控制DDR芯片跌落高度从预设的高度值逐渐增加，并在跌落后测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十五速率阈值；
若DDR芯片的运行速率等于预设的第十五速率阈值，将所述第十五速率阈值对应的跌落高度作为DDR芯片的跌落高度上限值；
控制DDR芯片晃动次数从预设的次数不断增加，并在晃动后测量DDR芯片的运行速率；
判断DDR芯片的运行速率是否等于预设的第十六速率阈值；
若DDR芯片的运行速率等于预设的第十六速率阈值，将所述第十六速率阈值对应的晃动次数作为DDR芯片的晃动上限值。
8.一种DDR芯片极限性能测试装置，其特征在于，包括用于执行如权利要求1-7任一项所述DDR芯片极限性能测试方法的单元。
9.一种测试设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现如权利要求1-7任一项所述的DDR芯片极限性能测试方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任一项所述的DDR芯片极限性能测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111076619.7A CN113835016B (zh) | 2021-09-14 | 2021-09-14 | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111076619.7A CN113835016B (zh) | 2021-09-14 | 2021-09-14 | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113835016A true CN113835016A (zh) | 2021-12-24 |
| CN113835016B CN113835016B (zh) | 2024-01-05 |
Family
ID=78959289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111076619.7A Active CN113835016B (zh) | 2021-09-14 | 2021-09-14 | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113835016B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116148641A (zh) * | 2023-04-20 | 2023-05-23 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185712B1 (en) * | 1998-07-02 | 2001-02-06 | International Business Machines Corporation | Chip performance optimization with self programmed built in self test |
| JP2003162555A (ja) * | 2001-11-28 | 2003-06-06 | Nec Corp | 集積回路構成判定装置及びその方法並びにプログラム |
| CN102565596A (zh) * | 2012-02-08 | 2012-07-11 | 电子科技大学 | 用于电子元器件的温度应力极限评估方法 |
| US20120212246A1 (en) * | 2011-02-23 | 2012-08-23 | Ofer Benjamin | Method and apparatus for testing ic |
| CN105680935A (zh) * | 2016-02-01 | 2016-06-15 | 深圳市共进电子股份有限公司 | 一种检测gpon系统接收端最佳工作电压的方法、装置及系统 |
| US20160334456A1 (en) * | 2015-05-11 | 2016-11-17 | United Microelectronics Corp. | Method of generating a curve to determine an optimal operation of a wafer |
| CN107942235A (zh) * | 2017-12-22 | 2018-04-20 | 北京嘉楠捷思信息技术有限公司 | 单芯片的测试装置 |
| CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、系统及测试方法 |
| CN108594106A (zh) * | 2018-04-12 | 2018-09-28 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 系统级芯片测评装置和方法 |
| CN109633467A (zh) * | 2018-12-18 | 2019-04-16 | 上海精密计量测试研究所 | 一种宇航用锂电池管理芯片可靠性验证方法 |
| CN111210864A (zh) * | 2019-12-30 | 2020-05-29 | 深圳佰维存储科技股份有限公司 | Ddr芯片测试方法、装置、设备和计算机可读存储介质 |
| CN112086124A (zh) * | 2020-08-31 | 2020-12-15 | 澜智集成电路(苏州)有限公司 | 双倍速率测试模式参数配置方法及存储介质 |
| CN112881887A (zh) * | 2021-01-15 | 2021-06-01 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数字货币挖矿机 |
| CN113917311A (zh) * | 2021-09-14 | 2022-01-11 | 中国电子技术标准化研究院 | 一种芯片参数容限测试方法和装置 |
-
2021
- 2021-09-14 CN CN202111076619.7A patent/CN113835016B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185712B1 (en) * | 1998-07-02 | 2001-02-06 | International Business Machines Corporation | Chip performance optimization with self programmed built in self test |
| JP2003162555A (ja) * | 2001-11-28 | 2003-06-06 | Nec Corp | 集積回路構成判定装置及びその方法並びにプログラム |
| US20120212246A1 (en) * | 2011-02-23 | 2012-08-23 | Ofer Benjamin | Method and apparatus for testing ic |
| CN102565596A (zh) * | 2012-02-08 | 2012-07-11 | 电子科技大学 | 用于电子元器件的温度应力极限评估方法 |
| US20160334456A1 (en) * | 2015-05-11 | 2016-11-17 | United Microelectronics Corp. | Method of generating a curve to determine an optimal operation of a wafer |
| CN105680935A (zh) * | 2016-02-01 | 2016-06-15 | 深圳市共进电子股份有限公司 | 一种检测gpon系统接收端最佳工作电压的方法、装置及系统 |
| CN107942235A (zh) * | 2017-12-22 | 2018-04-20 | 北京嘉楠捷思信息技术有限公司 | 单芯片的测试装置 |
| CN108594106A (zh) * | 2018-04-12 | 2018-09-28 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 系统级芯片测评装置和方法 |
| CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、系统及测试方法 |
| CN109633467A (zh) * | 2018-12-18 | 2019-04-16 | 上海精密计量测试研究所 | 一种宇航用锂电池管理芯片可靠性验证方法 |
| CN111210864A (zh) * | 2019-12-30 | 2020-05-29 | 深圳佰维存储科技股份有限公司 | Ddr芯片测试方法、装置、设备和计算机可读存储介质 |
| CN112086124A (zh) * | 2020-08-31 | 2020-12-15 | 澜智集成电路(苏州)有限公司 | 双倍速率测试模式参数配置方法及存储介质 |
| CN112881887A (zh) * | 2021-01-15 | 2021-06-01 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数字货币挖矿机 |
| CN113917311A (zh) * | 2021-09-14 | 2022-01-11 | 中国电子技术标准化研究院 | 一种芯片参数容限测试方法和装置 |
Non-Patent Citations (1)
| Title |
|---|
| 付琬月, 中国优秀硕士学位论文全文数据库, no. 06 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116148641A (zh) * | 2023-04-20 | 2023-05-23 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
| CN116148641B (zh) * | 2023-04-20 | 2023-09-19 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113835016B (zh) | 2024-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940718B2 (ja) | 試験装置、良否判定基準設定装置、試験方法及び試験プログラム | |
| CN105702595B (zh) | 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法 | |
| CN101809456A (zh) | 用于估计电池的长期特性的系统和方法 | |
| CN101803104A (zh) | 用于估计电池的长期特性的系统和方法 | |
| CN108010558A (zh) | 一种存储器的信号完整性测试方法 | |
| US8185336B2 (en) | Test apparatus, test method, program, and recording medium reducing the influence of variations | |
| CN108571997A (zh) | 一种检测探头稳定接触被测点的方法和装置 | |
| CN113835016A (zh) | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 | |
| US20100274529A1 (en) | On-line diagnostic and prediction of dielectric behavior of power transformers | |
| CN117112336B (zh) | 智能通信设备异常检测方法、设备、存储介质及装置 | |
| US7676769B2 (en) | Adaptive threshold wafer testing device and method thereof | |
| US7984353B2 (en) | Test apparatus, test vector generate unit, test method, program, and recording medium | |
| US20110130989A1 (en) | System and method for identifying a peripheral component interconnect express signal | |
| CN105204967B (zh) | 一种检测硬盘的方法及装置 | |
| CN108039189A (zh) | 一种存储器的信号完整性测试方法 | |
| US8829898B1 (en) | Method and apparatus for testing | |
| US20090248383A1 (en) | Bitcell simulation device and methods | |
| CN109976996B (zh) | 键盘控制器测试方法 | |
| JP5018474B2 (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
| CN113656238B (zh) | 一种智能终端的ai工业应用能力测试方法和系统 | |
| WO2017124926A1 (zh) | 传感器测试方法及装置 | |
| CN116627759B (zh) | 一种金融支付设备电路安全检测装置 | |
| US11195592B2 (en) | Memory inspecting method and memory inspecting system | |
| US20240133949A1 (en) | Outlier Integrated Circuit Detection Method and Outlier Integrated Circuit Detection System by Using Machine Learning Frameworks | |
| CN117471227B (zh) | 汽车线束参数性能测试方法及测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |