CN116148641B - 用于芯片分级的方法、装置、计算机设备及可读存储介质 - Google Patents

用于芯片分级的方法、装置、计算机设备及可读存储介质 Download PDF

Info

Publication number
CN116148641B
CN116148641B CN202310428650.5A CN202310428650A CN116148641B CN 116148641 B CN116148641 B CN 116148641B CN 202310428650 A CN202310428650 A CN 202310428650A CN 116148641 B CN116148641 B CN 116148641B
Authority
CN
China
Prior art keywords
test
chip
failure
chips
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310428650.5A
Other languages
English (en)
Other versions
CN116148641A (zh
Inventor
王世生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310428650.5A priority Critical patent/CN116148641B/zh
Publication of CN116148641A publication Critical patent/CN116148641A/zh
Application granted granted Critical
Publication of CN116148641B publication Critical patent/CN116148641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本公开实施例提供一种用于芯片分级的方法、装置、计算机设备及可读存储介质。该方法包括：获取测试芯片的第一针测结果和失效测试结果；根据第一针测结果和失效测试结果，得到测试芯片的测试项的重要性参考值；根据重要性参考值，从测试项中得到候选测试项；获取待分级芯片的第二针测结果，第二针测结果包括待分级芯片在候选测试项下的测量值；根据第二针测结果，对待分级芯片分级。本公开的方法获取候选测试项排除了人工的主观性，得到的芯片的分级结果会更加客观且精确。

Description

用于芯片分级的方法、装置、计算机设备及可读存储介质
技术领域
本公开涉及半导体检测技术领域，尤其涉及一种用于芯片分级的方法、装置、计算机设备及可读存储介质。
背景技术
芯片在生产后会进行测试，以检验其品质。该测试包括芯片针测（chip probing），以对芯片分级。其中，芯片针测在测试阶段会产生多达上百个测试项，但是其中包括很多测试项对后续分级的影响并不大。目前主要是通过人为根据经验挑选重要的测试项以对芯片进行分级，这样会带有主观因素，可能漏掉了其他重要测试项，使得分级结果的准确性下降。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的相关技术的信息。
发明内容
本公开实施例提供了一种用于芯片分级的方法、装置、计算机设备及可读存储介质，能够提高芯片分级的准确性。
本公开实施例提供了一种用于芯片分级的方法，包括：获取测试芯片的第一针测结果和失效测试结果；根据所述第一针测结果和所述失效测试结果，得到所述测试芯片的测试项的重要性参考值；根据所述重要性参考值，从所述测试项中得到候选测试项；获取待分级芯片的第二针测结果；根据所述第二针测结果，对所述待分级芯片分级。
在一些实施例中，所述第一针测结果包括所述测试芯片在所述测试项下的测量值；所述失效测试结果为测试通过或测试失败；其中，得到所述测试芯片的测试项的重要性参考值，包括：根据所述测试芯片的失效测试结果，确定测试失败芯片，获取所述测试失败芯片在所述测试项下的测量值；根据所述测试失败芯片在所述测试项下的测量值，对所述测试芯片卡控，获取卡控后的所述测试项的失败比值和剩余比值；根据所述失败比值和所述剩余比值，获取所述测试项的重要性参考值。
在一些实施例中，获取卡控后的所述测试项的所述失败比值和所述剩余比值，包括：获取所述测试芯片的数量以及所述测试失败芯片的数量；去除在各所述测试项下的测量值大于或等于对应测试项的所述测试失败芯片的测量值的测试芯片，以对所述测试芯片卡控；获取卡控后的各测试项下剩余测试芯片的数量以及剩余测试失败芯片的数量；根据所述测试失败芯片的数量和卡控后各所述测试项下的所述剩余测试失败芯片的数量，确定卡控后的各所述测试项的失败比值；根据所述测试芯片的数量和卡控后各所述测试项下的所述剩余测试芯片的数量，确定卡控后的各所述测试项的剩余比值。
在一些实施例中，根据所述失败比值和所述剩余比值，获取所述测试项的重要性参考值，包括：根据卡控后各所述测试项的所述失败比值和所述剩余比值，获取各所述测试项在卡控后的第一参考值；选取各所述测试项中最大的所述第一参考值，作为各所述测试项的重要性参考值。
在一些实施例中，根据所述重要性参考值，从所述测试项中得到候选测试项，包括：确定预设阈值；若所述测试项的重要性参考值大于或等于所述预设阈值，则确定所述测试项为所述候选测试项。
在一些实施例中，所述方法还包括：将所述测试芯片的所述候选测试项的测量值进行升序排列；将升序排列的所述测量值划分为多个区间；根据所述失效测试结果确定每个所述区间内的所述测试失败芯片与相同所述区间内的所述测试芯片的占比；将所述多个区间升序排列，若所述多个区间的所述测试失败芯片的占比呈上升趋势，则确定所述候选测试项通过验证。
在一些实施例中，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值；根据所述第二针测结果，对所述待分级芯片分级，包括：从所述候选测试项中确定目标测试项；根据所述测试芯片在所述目标测试项下的所述多个区间，确定目标分级区间；根据所述待分级芯片在所述目标测试项下的测量值以及所述待分级芯片的所述目标分级区间，确定所述待分级芯片的等级。
在一些实施例中，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值；根据所述第二针测结果，对所述待分级芯片分级，包括：根据所述测试芯片在所述候选测试项下的测量值，获取所述加权候选测试项；根据所述加权候选测试项，对所述待分级芯片分级。
在一些实施例中，获取加权候选测试项，包括：根据所述测试芯片在所述候选测试项下的测量值，获得所述候选测试项的权重系数；根据所述测试芯片在所述候选测试项下的测量值及其权重系数，获取加权候选测试项，所述加权候选测试项中的加权测量值为所述测试芯片在所述候选测试项下的测量值及其权重系数的加权和。
在一些实施例中，根据所述加权候选测试项，对所述待分级芯片分级，包括：将所述待分级芯片的所述加权候选测试项下的所述加权测量值升序排列；将升序排列的所述加权测量值划分为多个目标待分级加权区间；根据所述待分级芯片在所述加权候选测试项下的所述加权测量值及所述待分级芯片的所述目标待分级加权区间，确定所述待分级芯片的等级。
在一些实施例中，所述方法还包括：将所述测试芯片在所述加权候选测试项下的所述加权测量值升序排列；将升序排列的所述加权测量值划分为多个加权区间；获取所述加权区间中的所述测试失败芯片在对应的所述加权区间中的所述测试芯片中的占比，其中，所述测试失败芯片根据所述失效测试结果确定；将所述多个加权区间升序排列，若所述多个加权区间的所述测试失败芯片的占比呈上升趋势，则确定所述加权候选测试项通过验证。
在一些实施例中，所述方法还包括：基于获取的所述候选测试项，输入所述测试失败芯片的识别信息，自动获取与所述测试失败芯片对应的所述候选测试项。
本公开实施例还提供一种用于芯片分级的装置，包括：获取单元、处理单元和分级单元。
获取单元用于获取测试芯片的第一针测结果和失效测试结果。处理单元用于根据所述第一针测结果和所述失效测试结果，得到所述测试芯片的测试项的重要性参考值。所述处理单元还用于根据所述重要性参考值，从所述测试项中得到候选测试项。所述获取单元还用于获取待分级芯片的第二针测结果，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值。分级单元用于根据所述第二针测结果，对所述待分级芯片分级。
本公开实施例还提供一种计算机设备，包括处理器、存储器、输入输出接口；所述处理器分别与所述存储器和所述输入输出接口相连，其中，所述输入输出接口用于接收数据及输出数据，所述存储器用于存储计算机程序，所述处理器用于调用所述计算机程序，以使得所述计算机设备执行上述任一实施例所述的方法。
本公开实施例还提供所述计算机可读存储介质存储有计算机程序，所述计算机程序适于由处理器加载并执行，以使得具有所述处理器的计算机设备执行上述任一实施例所述的方法。
由上述技术方案可知，本公开实施例的用于芯片分级的方法具备以下优点和积极效果中的至少之一：
在本公开实施例中，根据测试芯片在芯片针测中的各测试项下的测量值和失效测试项结果，获取各测试项的重要性参考值，进而根据重要性参考值获取候选测试项，因而本公开实施例中的候选测试项是通过对大量的测试项的测量值以及失效测试结果客观分析得出的，排除了人工根据经验选择的主观性，进而利用候选测试项对待分级芯片分级，得到的分级结果会更加客观且准确。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1为本公开一些实施例示出的用于芯片分级的方法的流程图；
图2为本公开一些实施例示出的获取各测试项的重要性参考值的流程图；
图3为本公开一些实施例示出的获取各测试项的失败比值和剩余比值的流程图；
图4为本公开一些实施例示出的对候选测试项验证的流程图；
图5为本公开一些实施例示出的对一个候选测试项划分区间后测试失败芯片的占比的柱状图；
图6为本公开一些实施例示出的对另一个候选测试项划分区间后测试失败芯片的占比的柱状图；
图7为本公开一些实施例示出的对加权候选测试项划分区间后测试失败芯片的占比的柱状图；
图8为本公开一些实施例示出的一种芯片分级装置的示意图；
图9为本公开一些实施例示出的一种计算机设备的结构示意图；
图10为公开一些实施例示出的一种计算机可读存储介质的示意图。
具体实施方式
现在将预设附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、 “之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。此外，术语“第一”、 “第二”等仅作为标记使用，不是对其对象的数字限制。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
另外，在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
芯片在生产完成后，会对其进行测试，以检验其品质。对芯片的主要测试包括芯片针测（Chip Probing，CP）和失效测试。其中，芯片针测主要是对芯片做电性能上的测试，测试专家会根据每个芯片的测试结果进行等级分类，比如将电性能较好的芯片颗粒划分为较高等级，将电性能略差的划分为较低的等级，以使不同等级的芯片用于不同电性能需求的产品上。在对芯片进行针测后，将所需的芯片封装，进行失效测试。失效测试可以包括老化测试和最终测试（Final Test，FT）。经过失效测试后，能够获得每个芯片是否能够通过测试，也即能够得到最终的良率。
然而，在芯片针测过程中会产生多达上百个测试项，这些测试项中包括对后续失效测试的结果具有重要影响和不具有影响的测试项。其中，具有重要影响的测试项的测量值在一定程度上能够反映出芯片是否能够通过失效测试，例如，在某个重要的测试项中，如果某些芯片测量值过高，则可以很大概率预测到这些芯片在后续的失效测试的结果为测试失败，进而可以在对芯片封装之前舍弃这些芯片，无需再对这些芯片进行封装和失效测试，节省了工艺和材料。同时，当重要测试项中的测量值越小时，测试芯片的良率越高，进而可以参考重要测试项对芯片进行分级。
然而，除了上述的重要测试项外，还有许多对后续失效测试的结果不具有影响的测试项，这些不具有影响的测试项的测量值不能反映出芯片是否能够通过失效测试，也就是说，无论这些测试项中的测量值为何，均不能提前预测芯片是否能够通过失效测试，若以这些测试项作为参考，则所有的芯片都需要进行失效测试，增加工艺以及成本。当然，其测量值也不能反映出芯片的良率，不能依据这些不具有影响的测试项对芯片进行分级。目前，人工根据经验挑选出具有重要的测试项，但这样往往带有主观性，可能会漏掉其他重要测试项，导致对芯片的分级结果不准确。
基于此，本公开实施例提供了一种用于芯片分级的方法，能够更加客观准确地获取重要的测试项，使得芯片分级更加准确。如图1所示，本公开实施例的用于芯片分级的方法包括步骤：S110~S150。
S110：获取测试芯片的第一针测结果和失效测试结果。其中，测试芯片的芯片针测结果包括测试芯片在各测试项下的测量值，测试芯片的失效测试结果为测试通过或测试失败。
在本公开实施例中，对测试芯片进行芯片针测和失效测试，该测试采用相关技术中的测试方法。经过芯片针测后，能够产生多个测试项（item），每个芯片在该测试项下具有测量值。例如，芯片针测的测试项1可以为最高温测试，测试项2可以为中高温测试，测试项3可以为低温测试，测试项4可以是芯片修补量。其中，最高温测试、中高温测试和低温测试的温度依次降低，具体的测试温度值可以根据实际情况设置。修补量是指在测试过程中对芯片的性能进行修补的量，该修补量可以作为测试项的测量值记录下来。经过芯片针测后能够获得每个测试项下的测量值，并将获得多个测试项下的测量值储存至数据库中。
测试项不限于上述四个，还可以具有更多，在实际测量中多达上百个，此处不做特殊限定。
芯片针测结束后，对芯片进行封装，进行失效测试，失效测试结果为该测试芯片测试通过或测试失败，同时将该测试结果储存于数据库中。
根据测试芯片的失效测试结果，确定测试芯片的标签，标签为测试通过芯片或测试失败芯片。具体地，在数据库中提取数据，并对数据进行清洗，对每个芯片颗粒的芯片针测结果中的各个测试项下的测量值进行整合，以能够最直观地示出各个测试项以及该测试项下的测量值。根据失效测试结果，对每个芯片打上标签，测试通过的芯片的标签为测试通过芯片，例如，可以用0表示；测试失败的芯片的标签可以为测试失败芯片，例如，可以用1表示。当然，测试通过芯片的标签也可以用1表示，测试失败的标签也可以用0表示，此处不做特殊限定。测试结果请参考以下表一。
如表一所示，其为经过数据整合以及对芯片打标签之后呈现的测量值。其中，芯片针测的测试项的数量为n个，n为正整数。每个测试项下的数值代表在该测试项下的测量值。表格最后一列为根据失效测试结果对芯片确定的标签，为了简化表格，用0代表测试通过芯片，用1代表测试失败芯片。
S120：根据第一针测结果和失效测试结果，得到测试芯片的测试项的重要性参考值。
在一些实施例中，如图2所示，S120包括以下步骤S210~S230。
S210：根据测试芯片的失效测试结果，确定测试失败芯片，获取测试失败芯片在各测试项下的测量值。
可以参考上述表一，即在失效测试中，结果为测试通过的芯片为测试通过芯片，结果为测试失败的芯片为测试失败芯片，从数据库中获取测试失败芯片在芯片针测中的各测试项下的测量值。
S220：根据测试失败芯片在各测试项下的每个测量值，分别对测试芯片卡控，获取每次卡控后的各测试项的失败比值和剩余比值。
在一些实施例中，如图3所示，S220可以包括以下步骤S310~S350。
S310：获取测试芯片的数量以及测试失败芯片的数量。
为了更加清楚地说明，以表一中的前四行和测试项1、测试项2和测试项n为例进行说明。
在表一中，测试芯片的数量为4，测试失败芯片的数量为3（即测试结果为1的芯片的数量）。
S320：去除在各测试项下的测量值大于或等于对应测试项的测试失败芯片的测量值的测试芯片，以对测试芯片卡控。
也就是说，利用每个测试项下的测试失败芯片的测量值分别卡控该对应测试项下的所有的测试芯片。如表一所示，在测试项1中，测试失败芯片分别为芯片1、芯片2和芯片4，以测试项1为例，芯片1的测量值为10，芯片2的测量值为20，芯片4的测量值为8。首先以芯片1的测量值10对表一中的所有测试芯片进行卡控，去除测试项1下的测量值大于或等于10的测试芯片。如表一所示，测量值大于或等于10的芯片为芯片1和芯片2，则去除芯片1和芯片2。如表二所示：
以芯片2的测量值20对表一中的所有测试芯片进行卡控，去除测试项1下的测量值大于或等于20的测试芯片。如表一所示，测量值大于或等于20的芯片为芯片2，则去除芯片2，参考表三：
以芯片4的测量值8对表一中的所有测试芯片进行卡控，去除测试项1下的测量值大于或等于8的测试芯片。如表一所示，测量值大于或等于8的芯片为芯片1、芯片2、芯片3和芯片4，则去除芯片1~4，此处不再画表列出。
再分别以测试项2中的芯片1、芯片2和芯片4的测量值分别对所有的测试芯片卡控，去除对应测试项中的测量值大于或等于当前卡控的测试失败芯片的测量值的测试芯片，此处不再一一列举。
S330：获取每次卡控后的各测试项下剩余测试芯片的数量以及剩余测试失败芯片的数量。
如表二所示，在测试项1下经芯片1的测量值10卡控后，剩余测试芯片为芯片3和芯片4，则剩余测试芯片的数量为2，剩余测试失败芯片为芯片4，则剩余测试失败芯片的数量为1。
如表三所示，在测试项1下经芯片2的测量值20卡控后，剩余测试芯片为芯片1、芯片3和芯片4，则剩余测试芯片的数量为3，剩余测试失败芯片为芯片1和芯片4，则剩余测试失败芯片的数量为2。
在测试项1下经过芯片4的测量值8卡控后，剩余测试芯片的数量为0，剩余测试失败芯片的数量也为0。请参考表四，其为经过各个测试失败芯片的测量值对所有的测试芯片卡控后，剩余测试芯片的数量和剩余测试失败芯片的数量。
在表四中，P表示每次卡控后各测试项下剩余测试芯片数量，Q表示剩余测试失败芯片的数量。
S340：根据测试失败芯片的数量和每次卡控后各测试项下的剩余测试失败芯片的数量，确定每次卡控后的各测试项的失败比值。
具体地，失败比值可以是每次卡控后剩余测试失败芯片的数量与测试失败芯片的数量比值。以ΔF表示失败比值，以Q表示每次卡控后剩余测试失败芯片的数量，以M表示测试失败芯片的数量。则可以利用以下公式（1）计算得出失败比值。
（1）
举例而言，参考表一，测试失败芯片的数量为3，同时参考表四，在测试项1下，利用测试失败芯片1卡控后，剩余测试失败芯片的数量为1，则在测试项1下的测试失败芯片1卡控后，失败比值。利用同样的方法计算得出其他测试项下的失败比值，此处不再一一列举。
S350：根据测试芯片的数量和每次卡控后各测试项下的剩余测试芯片的数量，确定每次卡控后的各测试项的剩余比值。
具体地，剩余比值可以是每次卡控后剩余测试芯片的数量与测试失败芯片的数量的比值。以表示剩余比值，以P表示每次卡控后剩余测试芯片的数量，以N表示测试芯片的数量。则可以利用以下公式（2）计算得出剩余比值。
（2）
举例而言，参考表一，测试芯片的数量为4，同时参考表四，在测试项1下，利用测试失败芯片1卡控后，剩余测试芯片的数量为2，则在测试项1下的测试失败芯片1卡控后，剩余比值。利用同样的方法计算得出其他测试项下的剩余比值。参考表五，列出了每次卡控后的失败比值和剩余比值。
S230：根据失败比值和剩余比值，获取各测试项的重要性参考值。
在一些实施例中，S230可以包括：根据每次卡控后各测试项的失败比值和剩余比值，获取各测试项在每次卡控后的第一参考值。选取各测试项中最大的第一参考值，作为各测试项的重要性参考值。
其中，第一参考值为剩余比值与失败比值的差值，可以用ΔD表示第一参考值，则第一参考值可以通过以下公式（3）计算得出。
（3）
则每个测试项的第一参考值可以参考如下表六。
从上述各测试项的第一参考值中选出最大值，该最大值为各测试项的重要性参考值。根据表六可知，测试项1的重要性参考值为1/6，测试项2的重要性参考值为1/12，测试项n的重要性参考值为1/4。重要性参考值越大，则该测试项对后续失效测试的预测以及芯片分级更加准确。
S130：根据重要性参考值，从各测试项中得到候选测试项。
在一些实施例中，S130可以包括：确定预设阈值；若测试项的重要性参考值大于或等于预设阈值，则确定测试项为候选测试项。
在一些实施例中，预设阈值可以为0.05~0.4，具体地，除了上述两个端值外，还可以是0.08、0.1、0.12、0.15、0.2、0.25、0.3、0.35，此处不做特殊限定。在一实施例中，设定预设阈值为0.1，则候选测试项为测试项1（1/6）和测试项n（1/4和1/6）。虽然测试项1和测试项n都可以作为候选测试项，但由于测试项n的重要性参考值1/4大于测试项1的重要性参考值1/6，则测试项n相较于测试项1对芯片分级更加重要。
参考表七，示出了实际测试中的每个测试项的重要性参考值，以及该重要性参考值对应的失败比值、剩余比值以及对应的测试失败芯片的测量值。
在一些实施例中，如图4所示，该方法还包括步骤S410~S440。
S410：将测试芯片的每个候选测试项下的测量值进行升序排列。
即将每个候选测试项下的测量值从小到大排列，如在候选测试项1中，其测量值在升序排列后为8、9、10、20。在候选测试项n中，其测量值在升序排列后为2、4、5、6。本公开实施例中仅以四个芯片作为举例说明，实际测试中，芯片的数量成百上千，此处不再一一列举。
S420：将每个候选测试项下升序排列的测量值划分为多个区间。
在一些实施例中，多个区间的数量可以为2~15，具体地，除了上述两个端值外，还可以是3个、5个、6个、8个、10个、12个、14个，本领域技术人员可以根据芯片的数量以及测量值的分布情况来划分，此处不做特殊限定。
在一些实施例中，可以根据芯片的数量来划分。举例而言，测试芯片的总数量为1000，可以划分为10个区间，每个区间中的测试芯片的数量为100个。即从最小测量值的测试芯片开始，直到第100个测试芯片，将最小测量值到第100个测试芯片对应的测量值划分为一个区间，从第101个芯片开始，到第200个测试芯片对应的测量值划分为第二个区间，以此类推划分为10个区间。
当然，在实际的分区中，并不能严格地使每个区间中的测试芯片的数量相同，因此，本公开实施例中，不同区间中的测试芯片的数量可以存在差异，该差异处于误差范围内。该误差范围是涵盖在目标数量的合理范围，例如在目标数量的+/-15％之内或本领域技术人员应理解的其他数值，此处不做特殊限定。
在一些实施例中，当测试芯片的测量值分布较为集中时，也可以根据测量值来划分区间。例如，60%的测试芯片集中在较小范围的测量值，则可以将该60%的测试芯片划分在一个区间中，此处不做特殊限定。
S430：根据失效测试结果确定每个区间内的测试失败芯片与相同区间内的测试芯片中的占比。
具体地，将测量值划分为多个区间后，统计每个区间中的测试失败芯片的数量和该区间的测试芯片的数量，计算该区间的测试失败芯片的占比。通过计算测试失败芯片的占比，能够获取在该区间内的测试芯片的良率。
S440：将多个区间升序排列，若多个区间的测试失败芯片的占比呈上升趋势，则确定候选测试项通过验证。
该步骤S440是为了验证候选测试项的选取是否正确。在芯片针测中，测试值越大，测试失败芯片出现的几率也就越大，因而，若升序排列的区间中，测试失败芯片的占比也随之增大，则说明该候选测试项能够正确反映测试芯片在失效测试中的测试结果，对芯片的分级起到很重要的影响。其中，将多个区间升序排列是指根据区间内的测量值的大小，对区间进行升序排列。
具体地，参考图5和图6，分别示出了对实际测试中的一个候选测试项的测量值划分区间并示出每个区间的测试失败芯片的占比。其中，横坐标表示升序排列的测量值的十个区间（图中未示出具体的测量值，每个柱状表示在一个区间中的测试失败芯片的占比，每个柱状上的数字表示在该区间中的测试芯片的数量），纵坐标表示测试失败芯片的占比，用ppm（parts per million，百万分之）表示，每个柱状顶部的数字表示在该区间的测试失败芯片的占比。从图中可以看出，每个候选测试项的多个区间的测试失败芯片的占比呈上升趋势，则说明图5和图6中的两个候选测试项通过验证，成为本公开实施例成功选出的候选测试项。
S140：获取待分级芯片的第二针测结果，其中，第二芯片针测结果包括待分级芯片在候选测试项下的测量值。
在获取候选测试项后，可以对待分级芯片进行芯片针测，获取待分级芯片在各测试项下的测量值，从中选取候选测试项下的待分级芯片的测量值。由于对芯片的分级具有明显影响的是候选测试项，因而，只需获取待分级芯片在候选测试项下的测量值即可。
S150：根据第二针测结果，对待分级芯片分级。
S150可以包括以下内容A1~A3。
A1：从候选测试项中确定目标测试项。
其中，目标测试项是用来对待分级芯片分级的候选测试项。由于候选测试项可能有很多个，因此，只需选出其中一个或多个对分级具有重要影响的即可。
具体地，由于重要性参考值越大，候选测试项对分级的影响越重要，因此，可以选取重要性参考值大的候选测试项。举例而言，可以选取重要性参考值最大的候选测试项作为目标测试项。也可以设定一个分界值，将重要性参考值大于该分界值的候选测试项作为目标测试项，此时目标测试项可以有多个。
A2：根据测试芯片在目标测试项下的多个区间，确定目标分级区间。
具体地，在获取目标测试项后，可以参考上述实施例中的测试芯片在该目标测试项下的测量值的多个区间，来划分待分级芯片在该目标测试项下的测量值的区间；或者，当待分级芯片的数量与测试芯片的数量相同时，也可以根据测试芯片在目标测试项的每个区间的数量，来划分待分级芯片在该目标测试项下的测量值的区间。也就是说，待分级芯片在目标测试项下的测量值的目标分级区间划分的方法可以与上述实施例中描述的测试芯片在目标测试项下的测量值的区间划分的方法相同，因而在对待分级芯片划分等级时，能够根据测试芯片在目标测试项下的各个区间的良率来划分。
A3：根据待分级芯片在目标测试项下的测量值以及待分级芯片的目标分级区间，确定待分级芯片的等级。
具体地，根据待分级芯片在目标测试项下的测量值，将芯片划分至不同的目标分级区间中，并根据目标分级区间划分等级。
参考图5，在第1~2区间中，每个区间的测试失败芯片的占比均小于3000ppm，可以将落入这两个区间的测试芯片划分为第一等级，第3~5区间中每个区间的测试失败芯片的占比均小于4000ppm，可以将落入这三个区间的测试芯片划分为第二等级，第6~8区间的测试失败芯片的占比均小于5000ppm，可以将落入第6~8区间的测试芯片划分为第三等级，将落入第9~10区间的芯片划分为第四等级。
若待分级芯片的目标测试项为如图5所示的候选测试项，则参考该候选测试项对待分级芯片的测量值进行区间划分后，获得目标分级区间。则参考图5所示的候选测试项，可直接对待分级芯片分级，即落入第1~2目标分级区间的待分级芯片为第一等级，落入第3~5目标分级区间的待分级芯片为第二等级，落入第6~8区间的待分级芯片为第三等级，落入第9~10目标分级区间的待分级芯片为第四等级。
此外，若待分级芯片的测量值明显高于第10目标分级区间的值，则可以推断该待分级芯片经过失效测试后成为测试失败芯片的概率非常大，可以选择在芯片针测后筛除该待分级芯片，即无需再进行后续的封装以及失效测试，因而节省了测试工艺与成本。
上述仅以图5示出的候选测试项作为示例，当目标测试项为其他候选测试项时，则根据其他候选测试项区间确定目标分级区间，此处不再赘述。
从上述内容可知，本公开实施例的候选测试项是通过对大量的测试项的测量值以及大量的测试芯片的失效测试结果的客观分析得出的，不具有人为的主观经验，根据获取的候选测试项，能够对待分级芯片进行更加精确地分级，提升高等级芯片的良率，并能够提前预测目标测试项下测量值很大的待分级芯片是否能够通过失效测试，节省成本。
在一些实施例中，S150可以包括：根据测试芯片在各候选测试项下的测量值，获取加权候选测试项；根据加权候选测试项，对待分级芯片分级。
在一些实施例中，根据芯片在各候选测试项下的测量值，获取加权候选测试项，包括以下内容B1~B2。
B1：根据测试芯片在各候选测试项下的测量值，获得各候选测试项的权重系数。
在一些实施例中，可以利用机器学习算法获取各候选测试项的权重系数。在机器学习中，通常有一个训练过程，所谓训练，即通过已知分类（或标签）的数据，求得一个模型，然后使用这个模型对未知标签的数据打上标签。因此在本公开实施例中，使用样本（即测试芯片在各候选测试项下的测量值）进行一系列的估算，得到各候选测试项的权重系数。
在一些实施例中，该机器学习算法可以为逻辑（logistic）回归分析以及梯度下降，在求出一个候选测试项的权重系数后，通过不断迭代求出所有候选测试项的权重系数。具体地，利用以下函数获取权重系数。
（4）
（5）
（6）
在上述函数（4）、（5）、（6）中，y=1表示测试失败芯片，y=0表示测试通过芯片，P表示概率，x表示测试项，θ表示权重系数，hθ(x)表示判断芯片测试失败或测试通过的概率函数。根据上述函数（4）、（5）、（6），取似然函数（7）：
（7）
其中，m表示候选测试项的个数，i=1表示从第一个候选测试项开始代入该似然函数，i和m均为大于0的正整数，且m大于等于i，L(θ)表示似然函数。
对上述似然函数（7）取对数，即如下的对数似然函数（8）：
（8）
其中，l(θ)表示对似然函数L(θ)取对数。
对上述的对数似然函数（8）处理，获取对数似然函数的计算函数（9）：
（9）
其中，J(θ)表示对数似然函数l(θ)除以候选测试项的个数并求负数的函数。
对上述计算函数（9）进行如下处理，获取函数J(θ)的求导函数（10）：
（10）
其中，j表示候选测试项的序号，j为正整数，θT表示权重系数的T矩阵。
根据上述求导函数（10），利用如下迭代函数（11）不断进行迭代，直至求出所有候选测试项的权重系数θ。
（11）
其中，α为迭代常数，通过求导函数（10）计算得出。通过上述迭代函数（11），能够获取各个候选测试项的权重系数θ的值。进一步地，还可以根据θ的值，利用如下函数（12）获取权重系数的T矩阵θT，
（12）
其中，权重系数的T矩阵中的数值即为最终获取的各个候选测试项的权重系数，便于在后续中获取加权候选测试项。
当然，还可以使用其他的机器学习算法，此处不做特殊限定。
B2：根据测试芯片在各候选测试项下的测量值及其权重系数，获取加权候选测试项，加权候选测试项中的加权测量值为测试芯片在各候选测试项下的测量值及其权重系数的加权和。
具体地，在获取各候选测试项的权重系数后，获取加权测量值，即获取测试芯片在各候选测试项下的测量值及对应的权重系数的加权值。举例而言，表一中的测试项1和测试项n为候选测试项。芯片1至芯片4在候选测试项1的测量值分别为（10、20、9、8），芯片1至芯片4在候选测试项n的测量值分别为（5、4、2、6），候选测试项1的权重系数为，候选测试项n的权重系数为/>，则加权候选测试项的加权测量值为。例如，经过机器学习后，加权系数/>，/>，则芯片1至芯片4在加权候选测试项下的加权测量值为（8、3.6、6.2、7.2）。以上举例仅为说明如何获取各测试芯片在加权候选测试项下的加权测量值，在实际测试中，芯片会有很多个，此处不再一一列举。
在一些实施例中，获取加权候选测试项后，该方法还包括以下内容C1~C4。
C1：将测试芯片在加权候选测试项下的加权测量值升序排列。
C2：将升序排列的加权测量值划分为多个加权区间。
具体地，将加权测量值从小到大排列，如图7所示，示出了对实际测试中获取的加权候选测试项的测量值划分加权区间并示出每个加权区间的测试失败芯片的占比。该加权区间的划分与候选测试项的区间划分采用的方法相同，此处不再赘述。加权区间的数量可以为2~15，具体地，除了上述两个端值外，还可以是3个、5个、6个、8个、10个、12个、14个。如图7所示，该加权候选区间的数量为10个，且每个加权区间中的测试芯片的数量相同。当然，每个加权区间中的测试芯片的数量也可以不相同，测试芯片的数量之间的差异处于误差范围内即可，该误差范围与S420中提到的误差范围的含义相同，此处不再赘述。
C3：获取每个加权区间中的测试失败芯片在对应的加权区间中的测试芯片中的占比，其中，测试失败芯片根据失效测试结果确定。
具体地，将加权测量值划分为多个加权区间后，统计每个加权区间中测试失败芯片的数量和测试芯片的数量，并计算该加权区间中的测试失败芯片的占比，通过计算测试失败芯片的占比，能够获取每个加权区间内测试芯片的良率。
C4：将多个加权区间升序排列，若多个加权区间的测试失败芯片的占比呈上升趋势，则确定加权候选测试项通过验证。
由于在芯片针测中，测试值越大，测试失败芯片出现的几率越大，升序排列的加权区间中，测试失败芯片的占比也随之增大。因而，若多个加权区间的测试失败芯片的占比呈上升趋势，则能够验证该加权候选测试项是准确的。
如图7所示，其柱形图表示测试失败芯片的占比，从图中可以看出，随着加权区间测量值的增大，柱形图的高度也随之增高，即测试失败芯片的占比随之增大，说明图7中的加权候选测试项是准确的，可以用来对待分级芯片进行分级。
在一些实施例中，获取加权候选测试项后，S150可以包括以下内容D1~D3。
D1：将待分级芯片的加权候选测试项下的加权测量值升序排列。
在对待分级芯片进行芯片针测后，获取候选测试项的测量值，并根据权重系数获取待分级芯片的加权候选测试项的加权测量值，并将加权测量值升序排列，以便于后续划分区间。
D2：将升序排列的加权测量值划分为多个目标待分级加权区间。
其中，不同的目标待分级区间中的待分级芯片的数量之间的差异处于误差范围内。
D3：根据待分级芯片在加权候选测试项下的加权测量值及待分级芯片的目标待分级加权区间，确定待分级芯片的等级。
具体地，可以参考测试芯片在加权候选测试项下的测量值的多个加权区间，来划分待分级芯片在该加权候选测试项下的加权测量值的目标待分级加权区间。其中的误差区间可以与上述实施例中描述的误差区间的含义相同，此处不再赘述。
如图7所示，测试芯片的第1~5加权区间中的测试失败芯片的占比的平均值为1940ppm，低于2000ppm，因此，可以将落入第1~5加权区间的测试芯片划分为第一等级，将第6~8加权区间的测试芯片划分为第二等级，将第9~10加权区间的测试芯片划分为第三等级。
从图7可知，利用加权候选测试项对测试芯片分级后，能够将50%的测试芯片划分为第一等级的芯片，且其测试失败芯片的占比能够保持在2000ppm以下，使得第一等级芯片具有较高的良率。同时增加了第一等级芯片在划分后的数量，使得等级划分更加精确，并能够提高芯片的盈利。
当将待分级芯片的加权测量值划分为目标待分级加权区间后，可以直接依据图7，将第1~5目标待分级加权区间的待分级芯片划分为第一等级，将第6~8目标待分级加权区间的待分级芯片划分为第二等级，将第9~10目标待分级加权区间的待分级芯片划分为第三等级。
由于图7中的加权候选测试项是通过对多个候选测试项进行机器学习赋予权重系数得出的，而多个候选测试项又是通过对大量的测试项的测量值以及大量的测试芯片的失效测试结果进行客观分析得出的，因而，本公开实施例的加权候选测试项是客观得出的，对待分级芯片进行等级划分时，直接参考如图7中示出的利用加权候选测试项对测试芯片进行分级的结果，就能够非常精确地实现对待分级芯片的分级。而且，利用加权候选测试项对待分级芯片分级，相较于利用候选测试项分级更加准确，进一步提升了高等级芯片的良率。另外，当待分级芯片的加权测量值很大时，能够预测该待分级芯片具有很大可能会在后续的失效测试中测试失败，成为测试失败芯片，可以提前筛除该待分级芯片，避免后续封装和失效测试，进而节省成本。
在一些实施例中，该方法还可以包括：基于获取的候选测试项，输入测试失败芯片的识别信息，自动获取与测试失败芯片对应的候选测试项。
在一些实施例中，该测试失败芯片的识别信息可以是晶圆编号（wafer id）、芯片编号（chip id）中的至少一种。本公开上述实施例中的方法，利用测试芯片的测量值，获取候选测试项和加权候选测试项，因而，当输入测试失败芯片的识别信息后，便能够在数据库中调取对该测试失败芯片在失效测试中具有重要影响的测试项。也就是说，当芯片在失效测试中未通过测试成为测试失败芯片后，可以通过输入其识别信息找到芯片针测中的哪个测试项对其影响较大，进而可以明确芯片性能的改进方向。
在一些实施例中，输入识别信息后，可以获取到与测试失败芯片对应的一个候选测试项，也可以是多个候选测试项，还可以是加权候选测试项，此处不做特殊限定。
综上，本公开实施例中，根据测试芯片在芯片针测中的各测试项下的测量值和失效测试项结果，获取各测试项的重要性参考值，进而根据重要性参考值获取候选测试项，因而本公开实施例中的候选测试项是通过对大量的测试项的测量值以及失效测试结果客观分析得出的，排除了人为根据经验选择的主观性，进而利用候选测试项对待分级芯片分级，得到的分级结果会更加客观且精确，并能够提前预测目标测试项下测量值很大的待分级芯片是否能够通过失效测试，能够节省成本。
本公开实施例还提供了一种用于芯片分级的装置800，如图8所示，该装置包括获取单元801、处理单元802和分级单元803。
其中，获取单元801用于获取测试芯片的第一针测结果和失效测试结果。处理单元802用于根据第一针测结果和失效测试结果，得到所述测试芯片的测试项的重要性参考值。处理单元802还用于根据重要性参考值，从所述测试项中得到候选测试项。获取单元801还用于获取待分级芯片的第二针测结果，第二针测结果包括待分级芯片在候选测试项下的测量值。分级单元803用于根据第二针测结果，对待分级芯片分级。
在一些实施例中，所述第一针测结果包括测试芯片在测试项下的测量值，失效测试结果为测试通过或测试失败。其中，处理单元802还用于根据测试芯片的失效测试结果，确定测试失败芯片，获取测试失败芯片在测试项下的测量值；根据测试失败芯片在测试项下的测量值，对测试芯片卡控，获取卡控后的测试项的失败比值和剩余比值；根据失败比值和剩余比值，获取各测试项的重要性参考值。
在一些实施例中，处理单元802还用于获取测试芯片的数量以及测试失败芯片的数量；去除在各测试项下的测量值大于或等于对应测试项的测试失败芯片的测量值的测试芯片，以对测试芯片卡控；获取每次卡控后的各测试项下剩余测试芯片的数量以及剩余测试失败芯片的数量；根据测试失败芯片的数量和每次卡控后各测试项下的剩余测试失败芯片的数量，确定每次卡控后的各测试项的失败比值；根据测试芯片的数量和每次卡控后各测试项下的剩余测试芯片的数量，确定每次卡控后的各测试项的剩余比值。
在一些实施例中，处理单元802还用于根据每次卡控后各测试项的失败比值和剩余比值，获取各测试项在每次卡控后的第一参考值；选取各测试项中最大的第一参考值，作为各测试项的重要性参考值。
在一些实施例中，处理单元802还用于确定预设阈值；若测试项的重要性参考值大于或等于预设阈值，则确定测试项为候选测试项。
在一些实施例中，处理单元802还用于将测试芯片的每个候选测试项下的测量值进行升序排列；将每个候选测试项下升序排列的测量值划分为多个区间；根据失效测试结果确定每个区间内的测试失败芯片与相同区间内的测试芯片中的占比；将多个区间升序排列，若多个区间的测试失败芯片的占比呈上升趋势，则确定候选测试项通过验证。
在一些实施例中，第二针测结果包括待分级芯片在候选测试项下的测量值；根据第二针测结果，对待分级芯片分级。其中，分级单元803还用于从候选测试项中确定目标测试项；根据测试芯片在目标测试项下的多个区间，确定目标分级区间；根据待分级芯片在目标测试项下的测量值以及待分级芯片的目标分级区间，确定待分级芯片的等级。
在一些实施例中，第二针测结果包括待分级芯片在候选测试项下的测量值；根据第二针测结果，对待分级芯片分级。其中，分级单元803还用于根据测试芯片在各候选测试项下的测量值，获取加权候选测试项；根据加权候选测试项，对待分级芯片分级。
在一些实施例中，分级单元803还用于根据测试芯片在各候选测试项下的测量值，获得各候选测试项的权重系数；根据芯片在各候选测试项下的测量值及其权重系数，获取加权候选测试项，加权候选测试项中的加权测量值为测试芯片在各候选测试项下的测量值及其权重系数的加权和。
在一些实施例中，分级单元803还用于将待分级芯片的加权候选测试项下的加权测量值升序排列；将升序排列的加权测量值划分为多个目标待分级加权区间；根据待分级芯片在加权候选测试项下的加权测量值及待分级芯片的目标待分级加权区间，确定待分级芯片的等级。
在一些实施例中，处理单元802还用于将测试芯片在加权候选测试项下的加权测量值升序排列；将升序排列的加权测量值划分为多个加权区间；获取每个加权区间中的测试失败芯片在对应的加权区间中的测试芯片中的占比，测试失败芯片根据失效测试结果确定；将多个加权区间升序排列，若多个加权区间的测试失败芯片的占比呈上升趋势，则确定加权候选测试项通过验证。
在一些实施例中，处理单元802还用于基于获取的候选测试项，输入测试失败芯片的识别信息，自动获取与测试失败芯片对应的候选测试项。
综上所述，本公开实施例的用于芯片分级的装置能够对大量的测试项的测量值以及失效测试结果客观分析获取候选测试项，排除了人为根据经验选择的主观性，利用候选测试项对待分级芯片分级，得到的分级结果会更加客观且精确，并能够提前预测目标测试项下测量值很大的待分级芯片是否能够通过失效测试，能够节省成本。
本公开实施例还提供一种计算机设备。如图9所示，本公开实施例中的计算机设备可以包括一个或多个处理器901、存储器902和输入输出接口903。处理器901分别与存储器902、输入输出接口903连接，如图9所示，该处理器901、存储器902和输入输出接口903通过总线904连接。存储器902用于存储计算机程序，该计算机程序包括程序指令，输入输出接口903用于接收数据及输出数据，如用于宿主机与计算机设备之间进行数据交互，或者用于在宿主机中的各个虚拟机之间进行数据交互；处理器901用于执行存储器902存储的程序指令。
其中，该处理器901可以执行如下操作：获取测试芯片的第一针测结果和失效测试结果；根据第一针测结果和失效测试结果，得到测试芯片的测试项的重要性参考值；根据重要性参考值，从测试项中得到候选测试项；获取待分级芯片的第二针测结果，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值；根据第二针测结果，对待分级芯片分级。
在一些可行的实施方式中，该处理器901可以是中央处理模块（centralprocessing unit，CPU），该处理器还可以是其他通用处理器、数字信号处理器（digitalsignal processor，DSP）、专用集成电路（application specific integrated circuit，ASIC）、现成可编程门阵列（field-programmable gate array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
该存储器902可以包括只读存储器和随机存取存储器，并向处理器901和输入输出接口903提供指令和数据。存储器902的一部分还可以包括非易失性随机存取存储器。例如，存储器902还可以存储设备类型的信息。
具体实现中，该计算机设备可通过其内置的各个功能模块执行如上述任一方法实施例中各个步骤所提供的实现方式，具体可参见上述方法实施例所示图中各个步骤所提供的实现方式，在此不再赘述。
本公开实施例通过提供一种计算机设备，包括处理器901、输入输出接口903和存储器902，通过处理器901获取存储器902中的计算机程序，执行上述任一实施例中所示方法的各个步骤。
本公开实施例还提供一种计算机可读存储介质1000，如图10所示，该计算机可读存储介质1000存储有计算机程序，该计算机程序适于由该处理器901加载并执行上述任一实施例中各个步骤所提供的用于芯片分级的方法，具体可参见该上述任一实施例中各个步骤所提供的实现方式，在此不再赘述。
另外，对采用相同方法的有益效果描述，也不再进行赘述。对于本公开所涉及的计算机可读存储介质1000实施例中未披露的技术细节，请参照本公开方法实施例的描述。作为示例，计算机程序可被部署为在一个计算机设备上执行，或者在位于一个地点的多个计算机设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算机设备上执行。
该计算机可读存储介质1000可以是前述任一实施例提供的计算机设备的内部存储单元，例如计算机设备的硬盘或内存。该计算机可读存储介质1000也可以是该计算机设备的外部存储设备，例如该计算机设备上配备的插接式硬盘，智能存储卡（smart mediacard，SMC），安全数字（secure digital，SD）卡，闪存卡（flash card）等。进一步地，该计算机可读存储介质1000还可以既包括该计算机设备的内部存储单元也包括外部存储设备。该计算机可读存储介质1000用于存储该计算机程序以及该计算机设备所需的其他程序和数据。该计算机可读存储介质1000还可以用于暂时地存储已经输出或者将要输出的数据。
本公开实施例还提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质1000中。计算机设备的处理器从计算机可读存储介质1000读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述任一实施例中的各种可选方式中所提供的方法。
本公开实施例提供的计算机设备、计算机可读存储介质以及计算机程序产品或计算机程序，根据测试芯片在芯片针测中的各测试项下的测量值和失效测试项结果，获取各测试项的重要性参考值，进而根据重要性参考值获取候选测试项，因而本公开实施例中的候选测试项是通过对大量的测试项的测量值以及失效测试结果客观分析得出的，排除了人为根据经验选择的主观性，进而利用候选测试项对待分级芯片分级，得到的分级结果会更加客观且准确。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (13)

1.一种用于芯片分级的方法，其特征在于，包括：
获取测试芯片的第一针测结果和失效测试结果；所述第一针测结果包括所述测试芯片在测试项下的测量值；所述失效测试结果为测试通过或测试失败；
根据所述第一针测结果和所述失效测试结果，得到所述测试芯片的测试项的重要性参考值，包括：根据所述测试芯片的失效测试结果，确定测试失败芯片，获取所述测试失败芯片在所述测试项下的测量值；根据所述测试失败芯片在所述测试项下的测量值，对所述测试芯片卡控，获取卡控后的所述测试项的失败比值和剩余比值；根据所述失败比值和所述剩余比值，获取所述测试项的所述重要性参考值；其中，获取卡控后的所述测试项的失败比值和剩余比值，包括：获取所述测试芯片的数量以及所述测试失败芯片的数量；去除在各所述测试项下的测量值大于或等于对应测试项的所述测试失败芯片的测量值的测试芯片，以对所述测试芯片卡控；获取卡控后的各所述测试项下剩余测试芯片的数量以及剩余测试失败芯片的数量；根据所述测试失败芯片的数量和卡控后各所述测试项下的所述剩余测试失败芯片的数量，确定卡控后的各所述测试项的失败比值；根据所述测试芯片的数量和卡控后各所述测试项下的所述剩余测试芯片的数量，确定卡控后的各所述测试项的剩余比值；
根据所述重要性参考值，从所述测试项中得到候选测试项；
获取待分级芯片的第二针测结果，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值；
根据所述第二针测结果，对所述待分级芯片分级。
2.根据权利要求1所述的方法，其特征在于，根据所述失败比值和所述剩余比值，获取所述测试项的重要性参考值，包括：
根据卡控后各所述测试项的所述失败比值和所述剩余比值，获取各所述测试项在卡控后的第一参考值；
选取各所述测试项中最大的所述第一参考值，作为各所述测试项的重要性参考值。
3.根据权利要求1所述的方法，其特征在于，根据所述重要性参考值，从所述测试项中得到候选测试项，包括：
确定预设阈值；
若所述测试项的重要性参考值大于或等于所述预设阈值，则确定所述测试项为所述候选测试项。
4.根据权利要求1或3所述的方法，其特征在于，还包括：
将所述测试芯片的所述候选测试项的测量值进行升序排列；
将升序排列的所述测量值划分为多个区间；
根据所述失效测试结果确定每个所述区间内的所述测试失败芯片与相同所述区间内的所述测试芯片的占比；
将所述多个区间升序排列，若所述多个区间的所述测试失败芯片的占比呈上升趋势，则确定所述候选测试项通过验证。
5.根据权利要求4所述的方法，其特征在于，根据所述第二针测结果，对所述待分级芯片分级，包括：
从所述候选测试项中确定目标测试项；
根据所述测试芯片在所述目标测试项下的所述多个区间，确定目标分级区间；
根据所述待分级芯片在所述目标测试项下的测量值以及所述待分级芯片的所述目标分级区间，确定所述待分级芯片的等级。
6.根据权利要求1或3所述的方法，其特征在于，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值；根据所述第二针测结果，对所述待分级芯片分级，包括：
根据所述测试芯片在所述候选测试项下的测量值，获取加权候选测试项；
根据所述加权候选测试项，对所述待分级芯片分级。
7.根据权利要求6所述的方法，其特征在于，获取加权候选测试项，包括：
根据所述测试芯片在所述候选测试项下的测量值，获得所述候选测试项的权重系数；
根据所述测试芯片在所述候选测试项下的测量值及其权重系数，获取所述加权候选测试项，所述加权候选测试项中的加权测量值为所述测试芯片在所述候选测试项下的测量值及其权重系数的加权和。
8.根据权利要求7所述的方法，其特征在于，根据所述加权候选测试项，对所述待分级芯片分级，包括：
将所述待分级芯片的所述加权候选测试项下的所述加权测量值升序排列；
将升序排列的所述加权测量值划分为多个目标待分级加权区间；
根据所述待分级芯片在所述加权候选测试项下的所述加权测量值及所述待分级芯片的所述目标待分级加权区间，确定所述待分级芯片的等级。
9.根据权利要求7所述的方法，其特征在于，还包括：
将所述测试芯片在所述加权候选测试项下的所述加权测量值升序排列；
将升序排列的所述加权测量值划分为多个加权区间；
获取所述加权区间中的所述测试失败芯片在对应的所述加权区间中的所述测试芯片中的占比，其中，所述测试失败芯片根据所述失效测试结果确定；
将所述多个加权区间升序排列，若所述多个加权区间的所述测试失败芯片的占比呈上升趋势，则确定所述加权候选测试项通过验证。
10.根据权利要求6所述的方法，其特征在于，还包括：
基于获取的所述候选测试项，输入所述测试失败芯片的识别信息，自动获取与所述测试失败芯片对应的所述候选测试项。
11.一种用于芯片分级的装置，其特征在于，包括：
获取单元，用于获取测试芯片的第一针测结果和失效测试结果；
处理单元，用于根据所述第一针测结果和所述失效测试结果，得到所述测试芯片的测试项的重要性参考值，包括：根据所述测试芯片的失效测试结果，确定测试失败芯片，获取所述测试失败芯片在所述测试项下的测量值；根据所述测试失败芯片在所述测试项下的测量值，对所述测试芯片卡控，获取卡控后的所述测试项的失败比值和剩余比值；根据所述失败比值和所述剩余比值，获取所述测试项的所述重要性参考值；其中，获取卡控后的所述测试项的失败比值和剩余比值，包括：获取所述测试芯片的数量以及所述测试失败芯片的数量；去除在各所述测试项下的测量值大于或等于对应测试项的所述测试失败芯片的测量值的测试芯片，以对所述测试芯片卡控；获取卡控后的各所述测试项下剩余测试芯片的数量以及剩余测试失败芯片的数量；根据所述测试失败芯片的数量和卡控后各所述测试项下的所述剩余测试失败芯片的数量，确定卡控后的各所述测试项的失败比值；根据所述测试芯片的数量和卡控后各所述测试项下的所述剩余测试芯片的数量，确定卡控后的各所述测试项的剩余比值；
所述处理单元还用于根据所述重要性参考值，从所述测试项中得到候选测试项；
所述获取单元还用于获取待分级芯片的第二针测结果，所述第二针测结果包括所述待分级芯片在所述候选测试项下的测量值；
分级单元，用于根据所述第二针测结果，对所述待分级芯片分级。
12.一种计算机设备，其特征在于，包括处理器、存储器、输入输出接口；
所述处理器分别与所述存储器和所述输入输出接口相连，其中，所述输入输出接口用于接收数据及输出数据，所述存储器用于存储计算机程序，所述处理器用于调用所述计算机程序，以使得所述计算机设备执行权利要求1至10中任一项所述的方法。
13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序适于由处理器加载并执行，以使得具有所述处理器的计算机设备执行权利要求1至10中任一项所述的方法。
CN202310428650.5A 2023-04-20 2023-04-20 用于芯片分级的方法、装置、计算机设备及可读存储介质 Active CN116148641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310428650.5A CN116148641B (zh) 2023-04-20 2023-04-20 用于芯片分级的方法、装置、计算机设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310428650.5A CN116148641B (zh) 2023-04-20 2023-04-20 用于芯片分级的方法、装置、计算机设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN116148641A CN116148641A (zh) 2023-05-23
CN116148641B true CN116148641B (zh) 2023-09-19

Family

ID=86362230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310428650.5A Active CN116148641B (zh) 2023-04-20 2023-04-20 用于芯片分级的方法、装置、计算机设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN116148641B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108514B1 (en) * 2016-09-01 2018-10-23 Cadence Design Systems, Inc. Method and system for performing regression session on a device under test
CN109902019A (zh) * 2019-03-11 2019-06-18 北京城市网邻信息技术有限公司 一种基于多维权重的自动化测试分级方法及系统
CN112588617A (zh) * 2020-11-25 2021-04-02 海光信息技术股份有限公司 一种分等级筛选芯片的方法、装置及电子设备
CN113298126A (zh) * 2021-05-12 2021-08-24 浙江大学 一种半导体功率芯片的批量分类方法
CN113835016A (zh) * 2021-09-14 2021-12-24 深圳市金泰克半导体有限公司 Ddr芯片极限性能测试方法、测试装置、设备及存储介质
CN114002641A (zh) * 2021-11-03 2022-02-01 武汉盛帆电子股份有限公司 一种智能电能表可靠性评估方法及装置
CN114264930A (zh) * 2021-12-13 2022-04-01 上海华岭集成电路技术股份有限公司 一种芯片筛选测试的方法
CN115629296A (zh) * 2022-12-07 2023-01-20 中科声龙科技发展（北京）有限公司 芯片测试方法、装置、设备及存储介质
CN115902579A (zh) * 2022-11-11 2023-04-04 长鑫存储技术有限公司 用于芯片分级的方法、装置、计算机设备及可读存储介质
CN115963382A (zh) * 2022-12-21 2023-04-14 成都海光集成电路设计有限公司 芯片分级方法、装置及计算机可读存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2544324A1 (en) * 2005-06-10 2006-12-10 Unicru, Inc. Employee selection via adaptive assessment
US20210343175A1 (en) * 2020-05-04 2021-11-04 Pearson Education, Inc. Systems and methods for adaptive assessment
US11544177B2 (en) * 2020-11-19 2023-01-03 Ebay Inc. Mapping of test cases to test data for computer software testing

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108514B1 (en) * 2016-09-01 2018-10-23 Cadence Design Systems, Inc. Method and system for performing regression session on a device under test
CN109902019A (zh) * 2019-03-11 2019-06-18 北京城市网邻信息技术有限公司 一种基于多维权重的自动化测试分级方法及系统
CN112588617A (zh) * 2020-11-25 2021-04-02 海光信息技术股份有限公司 一种分等级筛选芯片的方法、装置及电子设备
CN113298126A (zh) * 2021-05-12 2021-08-24 浙江大学 一种半导体功率芯片的批量分类方法
CN113835016A (zh) * 2021-09-14 2021-12-24 深圳市金泰克半导体有限公司 Ddr芯片极限性能测试方法、测试装置、设备及存储介质
CN114002641A (zh) * 2021-11-03 2022-02-01 武汉盛帆电子股份有限公司 一种智能电能表可靠性评估方法及装置
CN114264930A (zh) * 2021-12-13 2022-04-01 上海华岭集成电路技术股份有限公司 一种芯片筛选测试的方法
CN115902579A (zh) * 2022-11-11 2023-04-04 长鑫存储技术有限公司 用于芯片分级的方法、装置、计算机设备及可读存储介质
CN115629296A (zh) * 2022-12-07 2023-01-20 中科声龙科技发展（北京）有限公司 芯片测试方法、装置、设备及存储介质
CN115963382A (zh) * 2022-12-21 2023-04-14 成都海光集成电路设计有限公司 芯片分级方法、装置及计算机可读存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ATC在先进工艺晶圆测试中的应用;李强;蔡恩静;高金德;;集成电路应用(06);全文 *
测试平台数据比对及相关问题分析;石志刚;;微处理机(06);全文 *

Also Published As

Publication number Publication date
CN116148641A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US7253650B2 (en) Increase productivity at wafer test using probe retest data analysis
US7415387B2 (en) Die and wafer failure classification system and method
CN107820620A (zh) 用于缺陷分类的方法和系统
US7405088B2 (en) Method for analyzing fail bit maps of waters and apparatus therefor
CN106201871A (zh) 基于代价敏感半监督的软件缺陷预测方法
US8190953B2 (en) Method and system for selecting test vectors in statistical volume diagnosis using failed test data
US7584162B2 (en) Manufacture data analysis method and manufacture data analyzer apparatus
CN115902579A (zh) 用于芯片分级的方法、装置、计算机设备及可读存储介质
JP2017054331A (ja) 画像分類方法、分類器の構成方法および画像分類装置
CN115668286A (zh) 训练自动缺陷分类的检测仪器的方法与系统
US20120010829A1 (en) Fault diagnosis method, fault diagnosis apparatus, and computer-readable storage medium
US7474979B1 (en) Integrated circuit device test system and method
CN111125985B (zh) 系统故障定位系统和方法
CN115798559A (zh) 失效单元预测方法、装置、设备及存储介质
CN113191399A (zh) 一种基于机器学习分类器提高半导体芯片良品率的方法
US20110184702A1 (en) Identifying the Defective Layer of a Yield Excursion Through the Statistical Analysis of Scan Diagnosis Results
CN116148641B (zh) 用于芯片分级的方法、装置、计算机设备及可读存储介质
US7079960B2 (en) Auto classification shipping system
CN117522779A (zh) 检查样本的方法和其系统
JP4763562B2 (ja) ディレイ不良解析方法およびその装置
CN115575786A (zh) 探针测试的验证方法及装置、电子设备、存储介质
CN116796239A (zh) 芯片分类方法和封装方法、芯片分类系统和封装系统
Ye et al. Self-learning and adaptive board-level functional fault diagnosis
TWI330304B (en) Debug method for determining failure machines and application system thereof
CN110443289A (zh) 检测偏离分布样本的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant