CN115963382A - 芯片分级方法、装置及计算机可读存储介质 - Google Patents

芯片分级方法、装置及计算机可读存储介质 Download PDF

Info

Publication number
CN115963382A
CN115963382A CN202211651504.0A CN202211651504A CN115963382A CN 115963382 A CN115963382 A CN 115963382A CN 202211651504 A CN202211651504 A CN 202211651504A CN 115963382 A CN115963382 A CN 115963382A
Authority
CN
China
Prior art keywords
area
final test
yield
classification
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211651504.0A
Other languages
English (en)
Inventor
张太白
陆毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202211651504.0A priority Critical patent/CN115963382A/zh
Publication of CN115963382A publication Critical patent/CN115963382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种芯片分级方法、装置及计算机可读存储介质。所述方法包括：根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类；对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果；根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。本发明能够根据封装后的芯片的最终测试结果，对芯片分级优化标准进行动态调整，从而提高芯片分级的精确度。

Description

芯片分级方法、装置及计算机可读存储介质
技术领域
本发明涉及集成电路技术领域，尤其涉及一种芯片分级方法、装置及计算机可读存储介质。
背景技术
目前，在芯片测试过程中，会对晶圆进行晶圆测试(Wafer Sorting)。在晶圆测试中，会进行功能性检测，丢弃掉测试过程中有功能缺陷的裸片(die)。对于测试通过的裸片，根据晶圆测试中收集到的关键性能参数进行分级优化(Sort Bin Optimizer，SBO)，具体为：根据测试参数对裸片的分类，将功能相同、性能相近的裸片分入同一个分类区域(PPBin)中，在封装的时候，将一个或多个分类区域中的裸片封装成某一种规格的芯片。封装后的芯片会进行最终测试(Final Test，FT)以及系统级测试，之后交付给客户。
分级优化中的分类标准，是参考最终产品规格需求、关键参数的分布、封装的类型来确定。按照分级优化处理后的分类区域进行封装，这样用来封装的测试通过的裸片一致性较好，而且分类区域分类时能够对测试通过的裸片进行性能分级，从而对应不同品质的产品规格需求，提高封装后最终测试和系统级测试良率。
目前，在进行芯片分级时，主要采用以下方式进行：
方式1：根据晶圆测试收集到的测试数据，来对比预设置分级优化的分类标准。依据预设置的分级优化标准将测试通过的裸片分成不同等级的分类区域。封装时按照分级优化分成的分类区域进行封装，并进行后续的最终测试和系统级测试。
方式2：在方式1的基础上额外考虑了表征关键工艺特性的WAT(Wafer AcceptanceTest，晶圆可接受度测试)数据。在分级优化中，根据WAT数据和晶圆测试数据综合考虑裸片的分级优化。
采用上述两种方式进行芯片分级，都是基于封装前的测试数据进行裸片分类，而用户实际使用的是将一个或者几个测试通过的裸片封装在一起后的芯片，其性能更接近于最终测试结果或者系统级测试结果。虽然WAT数据或者晶圆测试数据某种程度上确实可以推测测试通过的裸片的性能表现，但这种推测是根据相关性学习或者模型来将晶圆测试关键参数映射到最终产品性能分类的测试结果，其映射关系相关性并非是100％，尤其是在复杂芯片封装中，晶圆测试的关键参数和芯片最终测试中产品性能分类结果的映射关系更差，从而造成芯片分级不够精确，影响最终测试的良率。
发明内容
本发明提供的芯片分级方法、装置及计算机可读存储介质，能够根据封装后的芯片的最终测试结果，对芯片分级优化标准进行动态调整，从而提高芯片分级的精确度。
第一方面，本发明提供一种芯片分级方法，所述方法包括：
根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类；
对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果；
根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。
可选地，所述根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整包括：
步骤1：对于同一分类区域，当裸片数量大于等于基准数量时，统计最终测试良率；
步骤2：若最终测试良率大于等于基准良率，保持所述分类区域的分类标准不变；
步骤3：若最终测试良率小于基准良率，对所述分类区域进行分割，并统计分割后各区域最终测试良率；
步骤4：若分割后的区域的最终测试良率大于等于基准良率，将所述分割后的区域标记为原分类区域；
步骤5：若分割后的区域的最终测试良率小于基准良率，且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对所述分割后的区域继续进行分割，直至分割后的区域已进行最终测试的裸片数量小于基准数量。
可选地，所述根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整还包括：
将连续分割两次及以上且最终测试良率小于基准良率的分类区域标记为低一规格的分类区域；
将分割一次且最终测试良率小于基准良率的分类区域保持原分类区域并标记为待定分类区域；
根据对分类区域的重新标记，对所述预先设置的分级优化标准进行调整。
可选地，所述方法还包括：
当标记为待定分类区域的裸片数量大于等于基准数量时，重复执行所述步骤1至步骤5。
可选地，所述获取封装后的芯片的分类区域信息以及最终测试结果包括：通过服务器或网页，或者直接抓取数据文档来获取封装后的芯片的分类区域信息以及最终测试结果。
第二方面，本发明提供一种芯片分级装置，所述装置包括：
分类单元，用于根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类；
封装测试单元，用于对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果；
调整单元，用于根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。
可选地，所述调整单元包括：
统计模块，用于对于同一分类区域，当裸片数量大于等于基准数量时，统计最终测试良率；
第一处理模块，用于若最终测试良率大于等于基准良率，保持所述分类区域的分类标准不变；
第一分割模块，用于若最终测试良率小于基准良率，对所述分类区域进行分割，并统计分割后各区域最终测试良率；
第二处理模块，用于若分割后的区域的最终测试良率大于等于基准良率，将所述分割后的区域标记为原分类区域；
第二分割模块，用于若分割后的区域的最终测试良率小于基准良率，且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对所述分割后的区域继续进行分割，直至分割后的区域已进行最终测试的裸片数量小于基准数量。
可选地，所述调整单元还包括：
第三处理模块，用于将连续分割两次及以上且最终测试良率小于基准良率的分类区域标记为低一规格的分类区域；
第四处理模块，用于将分割一次且最终测试良率小于基准良率的分类区域保持原分类区域并标记为待定分类区域；
调整模块，用于根据对分类区域的重新标记，对所述预先设置的分级优化标准进行调整。
可选地，所述封装测试单元，还用于通过服务器或网页，或者直接抓取数据文档来获取封装后的芯片的分类区域信息以及最终测试结果。
第三方面，本发明提供一种计算机可读存储介质，其中，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现上述芯片分级方法。
本发明实施例提供的芯片分级方法、装置及计算机可读存储介质，在根据预先设置的分级优化标准对通过晶圆测试的裸片进行分类，并对分入同一分类区域的裸片进行封装及最终测试后，能够根据封装后的芯片的分类区域信息以及最终测试结果，对芯片分级优化标准进行动态调整，从而提高芯片分级的精确度。
附图说明
图1为本发明一实施例芯片分级方法的流程图；
图2为本发明另一实施例芯片分级方法的流程框图；
图3为本发明再一实施例芯片分级方法的实现详细流程图；
图4为本发明一实施例芯片分级装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种芯片分级方法，如图1所示，所述方法包括：
S11、根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类。
S12、对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果。
S13、根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。
本发明实施例提供的芯片分级方法，在根据预先设置的分级优化标准对通过晶圆测试的裸片进行分类，并对分入同一分类区域的裸片进行封装及最终测试后，能够根据封装后的芯片的分类区域信息以及最终测试结果，对芯片分级优化标准进行动态调整，从而提高芯片分级的精确度。
下面结合具体实施例对本发明芯片分级方法进行详细说明。
本发明实施例芯片分级方法包括如下步骤：
S21、根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类。
具体地，可以根据测试参数对裸片的分类，将相同功能的裸片或相近性能的裸片分入同一个分类区域(PPBin)中。
该分级优化标准可以基于晶圆测试和最终测试的映射关系来粗略设置。
S22、对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果。
具体地，可以通过服务器或网页，或者直接抓取数据文档来获取封装后的芯片的分类区域信息以及最终测试结果。
S23、对于同一分类区域，当裸片数量大于等于基准数量时，统计最终测试良率，若最终测试良率大于等于基准良率，执行步骤S24；否则执行步骤S25。
S24、保持所述分类区域的分类标准不变。
S25、对所述分类区域进行分割，并统计分割后各区域最终测试良率，若分割后的区域的最终测试良率大于等于基准良率，执行步骤S26；若分割后的区域的最终测试良率小于基准良率、且分割后的区域已进行最终测试的裸片数量小于基准数量，执行步骤S27；若分割后的区域的最终测试良率小于基准良率、且分割后的区域已进行最终测试的裸片数量大于等于基准数量，重复执行步骤S25，直至分割后的区域已进行最终测试的裸片数量小于基准数量；若连续分割两次及以上之后的区域已进行最终测试的裸片数量小于基准数量、且最终测试良率小于基准良率，执行步骤S28。
S26、将所述分割后的区域标记为原分类区域。
S27、将所述分割后的区域保持原分类区域并标记为待定分类区域。
进一步地，当标记为待定分类区域的裸片数量大于等于基准数量时，重复执行步骤S23至步骤S25。
S28、将分割后的区域标记为低一规格的分类区域。
S29、根据对分类区域的重新标记，对所述预先设置的分级优化标准进行调整。
下面结合图2和图3对本发明实施例芯片分级方法进行举例说明：
如图2所示，按照预设的分级优化标准，将通过晶圆测试的裸片分成由高到低的多个分类区域：PPbin1、PPbin2、PPbin3和PPbin4，将PPbin1对应的裸片封装为规格一芯片，将PPbin2对应的裸片封装为规格二芯片，将PPbin3和PPbin4对应的裸片封装为规格三芯片，然后分别对封装后的芯片进行最终测试，根据最终测试的良率对预设的分级优化标准进行调整。
如图3所示，对于分类区域PPbin1对应的裸片封装后得到的规格一芯片，若其中裸片的测试数量大于等于基准数量，统计规格一芯片的最终测试良率；若最终测试良率大于等于基准良率，保持规格一芯片对应的分类区域不变，标记为PPbin1-0；若最终测试良率小于基准良率，对规格一芯片对应的分类区域PPbin1采用二分法进行分割，若分割后的区域的最终测试良率(例如80％)大于等于基准良率，将该分割后的区域标记为原分类区域PPbin1-0；若分割后的区域的最终测试良率(例如50％)小于基准良率、且分割后的区域已进行最终测试的裸片数量(即测试数量/4)小于基准数量，将该分割后的区域标记为待定分类区域PPbin1-1；若分割后的区域的最终测试良率(例如30％)小于基准良率、且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对该分割后的区域进行第二次分割；若第二次分割后的区域的最终测试良率(例如80％)大于等于基准良率，将第二次分割后的区域标记为原分类区域PPbin1-0；若第二次分割后的区域的最终测试良率(例如30％)小于基准良率、且分割后的区域已进行最终测试的裸片数量小于基准数量，将该第二次分割后的区域标记为低一档分类区域PPbin2；若第二次分割后的区域的最终测试良率(例如30％)小于基准良率、且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对该第二次分割后的区域继续进行分割，并按照上述方式对分割后的区域进行标记，直至分割后的区域已进行最终测试的裸片数量小于基准数量；当标记为待定分类区域PPbin1-1的裸片数量大于等于基准数量时，重复执行上述分割及标记过程。
上述实施例中对分类区域采用二分法进行分割仅为举例说明，当然，本发明实施例也可以采用其它的分割逻辑，本发明对此不做限定。
本发明实施例提供的芯片分级方法，在根据预先设置的分级优化标准对通过晶圆测试的裸片进行分类，并对分入同一分类区域的裸片进行封装及最终测试后，能够根据封装后的芯片的分类区域信息以及最终测试结果，对芯片分级优化标准进行动态调整，从而提高芯片分级的精确度；另外，对芯片分级优化标准的动态调整不会增加分类区域的数量，不会对封装造成额外的库存压力。
本发明实施例还提供一种芯片分级装置，如图4所示，所述装置包括：
分类单元11，用于根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类；
封装测试单元12，用于对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果；
调整单元13，用于根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。
本发明实施例提供的芯片分级装置，在根据预先设置的分级优化标准对通过晶圆测试的裸片进行分类，并对分入同一分类区域的裸片进行封装及最终测试后，能够根据封装后的芯片的分类区域信息以及最终测试结果，对芯片分级优化标准进行动态调整，从而提高芯片分级的精确度。
可选地，所述调整单元13包括：
统计模块，用于对于同一分类区域，当裸片数量大于等于基准数量时，统计最终测试良率；
第一处理模块，用于若最终测试良率大于等于基准良率，保持所述分类区域的分类标准不变；
第一分割模块，用于若最终测试良率小于基准良率，对所述分类区域进行分割，并统计分割后各区域最终测试良率；
第二处理模块，用于若分割后的区域的最终测试良率大于等于基准良率，将所述分割后的区域标记为原分类区域；
第二分割模块，用于若分割后的区域的最终测试良率小于基准良率，且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对所述分割后的区域继续进行分割，直至分割后的区域已进行最终测试的裸片数量小于基准数量。
可选地，所述调整单元13还包括：
第三处理模块，用于将连续分割两次及以上且最终测试良率小于基准良率的分类区域标记为低一规格的分类区域；
第四处理模块，用于将分割一次且最终测试良率小于基准良率的分类区域保持原分类区域并标记为待定分类区域；
调整模块，用于根据对分类区域的重新标记，对所述预先设置的分级优化标准进行调整。
可选地，所述封装测试单元12，还用于通过服务器或网页，或者直接抓取数据文档来获取封装后的芯片的分类区域信息以及最终测试结果。
本实施例的装置，可以用于执行上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本发明实施例还提供一种计算机可读存储介质，其中，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现上述芯片分级方法。
本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种芯片分级方法，其特征在于，所述方法包括：
根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类；
对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果；
根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。
2.根据权利要求1所述的方法，其特征在于，所述根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整包括：
步骤1：对于同一分类区域，当裸片数量大于等于基准数量时，统计最终测试良率；
步骤2：若最终测试良率大于等于基准良率，保持所述分类区域的分类标准不变；
步骤3：若最终测试良率小于基准良率，对所述分类区域进行分割，并统计分割后各区域最终测试良率；
步骤4：若分割后的区域的最终测试良率大于等于基准良率，将所述分割后的区域标记为原分类区域；
步骤5：若分割后的区域的最终测试良率小于基准良率，且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对所述分割后的区域继续进行分割，直至分割后的区域已进行最终测试的裸片数量小于基准数量。
3.根据权利要求2所述的方法，其特征在于，所述根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整还包括：
将连续分割两次及以上且最终测试良率小于基准良率的分类区域标记为低一规格的分类区域；
将分割一次且最终测试良率小于基准良率的分类区域保持原分类区域并标记为待定分类区域；
根据对分类区域的重新标记，对所述预先设置的分级优化标准进行调整。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
当标记为待定分类区域的裸片数量大于等于基准数量时，重复执行所述步骤1至步骤5。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述获取封装后的芯片的分类区域信息以及最终测试结果包括：通过服务器或网页，或者直接抓取数据文档来获取封装后的芯片的分类区域信息以及最终测试结果。
6.一种芯片分级装置，其特征在于，所述装置包括：
分类单元，用于根据预先设置的分级优化标准，对通过晶圆测试的裸片进行分类；
封装测试单元，用于对分入同一分类区域的裸片进行封装，并对封装后的芯片进行最终测试，获取封装后的芯片的分类区域信息以及最终测试结果；
调整单元，用于根据所述芯片的分类区域信息以及最终测试结果，对预先设置的分级优化标准进行调整。
7.根据权利要求6所述的装置，其特征在于，所述调整单元包括：
统计模块，用于对于同一分类区域，当裸片数量大于等于基准数量时，统计最终测试良率；
第一处理模块，用于若最终测试良率大于等于基准良率，保持所述分类区域的分类标准不变；
第一分割模块，用于若最终测试良率小于基准良率，对所述分类区域进行分割，并统计分割后各区域最终测试良率；
第二处理模块，用于若分割后的区域的最终测试良率大于等于基准良率，将所述分割后的区域标记为原分类区域；
第二分割模块，用于若分割后的区域的最终测试良率小于基准良率，且分割后的区域已进行最终测试的裸片数量大于等于基准数量，对所述分割后的区域继续进行分割，直至分割后的区域已进行最终测试的裸片数量小于基准数量。
8.根据权利要求7所述的装置，其特征在于，所述调整单元还包括：
第三处理模块，用于将连续分割两次及以上且最终测试良率小于基准良率的分类区域标记为低一规格的分类区域；
第四处理模块，用于将分割一次且最终测试良率小于基准良率的分类区域保持原分类区域并标记为待定分类区域；
调整模块，用于根据对分类区域的重新标记，对所述预先设置的分级优化标准进行调整。
9.根据权利要求6至8中任一项所述的装置，其特征在于，所述封装测试单元，还用于通过服务器或网页，或者直接抓取数据文档来获取封装后的芯片的分类区域信息以及最终测试结果。
10.一种计算机可读存储介质，其中，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现如权利要求1至5中任一项所述的方法。
CN202211651504.0A 2022-12-21 2022-12-21 芯片分级方法、装置及计算机可读存储介质 Pending CN115963382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211651504.0A CN115963382A (zh) 2022-12-21 2022-12-21 芯片分级方法、装置及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211651504.0A CN115963382A (zh) 2022-12-21 2022-12-21 芯片分级方法、装置及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN115963382A true CN115963382A (zh) 2023-04-14

Family

ID=87362687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211651504.0A Pending CN115963382A (zh) 2022-12-21 2022-12-21 芯片分级方法、装置及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN115963382A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116148641A (zh) * 2023-04-20 2023-05-23 长鑫存储技术有限公司 用于芯片分级的方法、装置、计算机设备及可读存储介质
CN116487277A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片封装方法、芯片以及集成电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116148641A (zh) * 2023-04-20 2023-05-23 长鑫存储技术有限公司 用于芯片分级的方法、装置、计算机设备及可读存储介质
CN116148641B (zh) * 2023-04-20 2023-09-19 长鑫存储技术有限公司 用于芯片分级的方法、装置、计算机设备及可读存储介质
CN116487277A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片封装方法、芯片以及集成电路

Similar Documents

Publication Publication Date Title
CN115963382A (zh) 芯片分级方法、装置及计算机可读存储介质
CN112382582B (zh) 一种晶圆测试分类方法及系统
US8009895B2 (en) Semiconductor wafer analysis system
KR102258942B1 (ko) 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법
US10628935B2 (en) Method and system for identifying defects of integrated circuits
CN112232229B (zh) 基于U-net神经网络的精细水体提取方法
KR20130118275A (ko) 자동 결함 분류를 위한 알려지지 않은 결함 리젝션의 최적화
US11347959B2 (en) Classification method for automatically identifying wafer spatial pattern distribution
JP2019075553A (ja) 半導体試料の欠陥を分類する方法およびそのシステム
JP2016115331A (ja) 識別器生成装置、識別器生成方法、良否判定装置、良否判定方法、プログラム
CN113191399B (zh) 一种基于机器学习分类器提高半导体芯片良品率的方法
CN111723815B (zh) 模型训练方法、图像处理方法、装置、计算机系统和介质
CN107577605A (zh) 一种面向软件缺陷预测的特征聚类选择方法
CN113342906B (zh) 一种对晶圆量测数据分布形态的分类方法以及装置
US20190026419A1 (en) Method and system for quickly diagnosing, classifying, and sampling in-line defects based on caa pre-diagnosis database
WO2022147966A1 (zh) 晶圆检测方法、装置、设备及存储介质
JP2018195643A (ja) 分類プログラム、分類装置および分類方法
Park et al. Data mining approaches for packaging yield prediction in the post-fabrication process
US20120316803A1 (en) Semiconductor test data analysis system
US9904660B1 (en) Nonparametric method for measuring clustered level of time rank in binary data
CN115830302A (zh) 一种多尺度特征提取融合配电网设备定位识别方法
US20080319568A1 (en) Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data
CN112698185A (zh) 器件窗口检验方法、装置、设备和存储介质
CN113722108A (zh) 基于应用运行负载数据预测的容器资源弹性预伸缩方法
CN112881885A (zh) 一种芯片测试方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination