CN116487277A - 一种芯片封装方法、芯片以及集成电路 - Google Patents
一种芯片封装方法、芯片以及集成电路 Download PDFInfo
- Publication number
- CN116487277A CN116487277A CN202310465748.8A CN202310465748A CN116487277A CN 116487277 A CN116487277 A CN 116487277A CN 202310465748 A CN202310465748 A CN 202310465748A CN 116487277 A CN116487277 A CN 116487277A
- Authority
- CN
- China
- Prior art keywords
- chip
- sub
- chips
- packaging
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 32
- 235000012431 wafers Nutrition 0.000 claims abstract description 91
- 239000000047 product Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 36
- 230000003068 static effect Effects 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 6
- 239000011265 semifinished product Substances 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 230000002950 deficient Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请公开了一种芯片封装方法、芯片以及集成电路,其中方法包括以下步骤:获取若干片晶圆;将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片;从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片。本方法可以通过将子芯片分级,减少各个子芯片的电气参数差异,也可以提高芯片封装成品良率,可以提高芯片的品质,可以减少芯片的封装成本。本申请可广泛应用于芯片封装技术领域内。
Description
技术领域
本申请涉及芯片封装技术领域,尤其是一种芯片封装方法、芯片以及集成电路系统。
背景技术
现有技术中,由于不同的需求,芯片的品质要求也不一样,如手机的芯片与车载芯片的品质要求是不同的,在芯片封装时,往往会将一个lot的晶圆直接进行封装,这种封装方式由于每一个晶圆的各种参数可能存在较大的差异,导致封装得到的芯片的品质很不稳定。因此,亟需一种新的芯片封装方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此,本申请实施例的一个目的在于提供一种芯片封装方法、芯片以及集成电路,该方法可以改善芯片的品质。
为了达到上述技术目的,本申请实施例所采取的技术方案包括:一种芯片封装方法,包括以下步骤:获取若干片晶圆;将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片;从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片。
另外,根据本发明中上述实施例的一种芯片封装的方法,还可以有以下附加的技术特征:
进一步地,本申请实施例中,所述将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片这一步骤,具体包括:提取每个晶圆中所有子芯片的电气参数;根据所述电气参数,对每一个所述子芯片进行分级。
进一步地,本申请实施例中,所述所述根据所述电气参数,对每一个所述子芯片进行分级这一步骤,具体包括:测试每一个子芯片的静态电流;当任意一个子芯片的静态电流小于等于第一阈值,确定所述子芯片为第一等级子芯片;当任意一个子芯片的静态电流大于第一阈值且小于等于第二阈值,确定所述子芯片为第二等级子芯片。
进一步地,本申请实施例中,所述从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片这一步骤,具体包括:遍历任意一个晶圆的良率地图;所述良率地图用于表征晶圆中外观良品与次品的分布。根据所述良率地图,从所述若干片晶圆中确定每片晶圆的良品子芯片;从每个晶圆中各自提取一个等级相同的所述良品子芯片进行封装,得到目标芯。
进一步地,本申请实施例中,所述从每个晶圆中各自提取一个等级相同的良品子芯片进行封装,得到目标芯片这一步骤,具体包括:设置封装基板,所述封装基板包括焊盘;在所述封装基板的第一面沿着垂直于所述封装基板的方向依次压合从所述若干片晶圆中各自提取一个等级相同的所述良品子芯片;在所述良品子芯片上焊接引线,得到第一半成品;所述引线用于连接每个所述子芯片与所述焊盘;在所述第一半成品上覆盖塑封层,所述塑封层覆盖所述引线以及所述若干个所述良品子芯片;在所述封装基板的第二面上焊接焊球,得到目标芯片;所述第二面与所述第一面沿着垂直于基板的方向相对设置。
另一方面,本申请实施例还提供一种芯片,由上述任一项实施例所述的任一项芯片封装方法制作得到,包括:
封装基板以及若干个沿着垂直于封装基板方向依次压合的良品子芯片;其中,每个所述良品子芯片的芯片等级相同。
进一步地,本申请实施例中,所述芯片还包括引线以及锡球;所述引线用于连接良品子芯片以及封装基板;所述锡球用于连接所述芯片以及外部电路。
进一步地,本申请实施例中,所述芯片还包括塑封层;所述塑封层覆盖所述若干个良品子芯片以及所述引线,所述塑封层用于电绝缘所述若干个良品子芯片和外界环境。
另一方面,本申请还提供一种集成电路,包括上述实施例所述的任一项所述的一种芯片。
本申请的优点和有益效果将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到:
本申请可以将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片;从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片,本申请通过将子芯片分级,减少各个子芯片的电气参数差异,也可以提高芯片封装成品良率,可以提高芯片的品质,可以减少芯片的封装成本。
附图说明
图1为本发明中一种具体实施例中一种芯片封装方法的步骤示意图;
图2为本发明中一种具体实施例中将将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片的步骤示意图;
图3为本发明中一种具体实施例中根据所述电气参数,对每一个所述子芯片进行分级的步骤示意图;
图4为本发明中一种具体实施例中从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片的步骤示意图;
图5为本发明中一种具体实施例中从每个晶圆中各自选取一个所述良品子芯片进行封装,得到目标芯片的步骤示意图;
图6为本发明中一种具体实施例中一种芯片结构示意图;
图7为本发明中一种具体实施例中另一种芯片的结构示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中芯片封装方法、芯片以及集成电路的原理和过程作以下说明。
首先,对现有技术存在的缺陷进行说明:
现有技术中,由于不同的客户需求,芯片的品质要求也不一样,如手机的芯片与车载设备的芯片的品质要求会存在一定差异。而在传统芯片封装时,往往会将一个lot的晶圆直接进行子芯片提取以及子芯片封装,这种封装方式由于每一片晶圆上子芯片的各种电气参数可能存在较大的差异,当电气参数差异较大的晶圆所产生的子芯片封装在一起时,由于晶圆的参数以硅材料的特殊性,会导致封装得到的芯片的品质很不稳定,即使是各个晶圆的子芯片都是满足要求的芯片在封装后,也最终会产生芯片的品质既不满足手机芯片也不满足车载芯片的品质要求,封装后的良率降低,成本增加。
针对上述现有技术的缺陷,参照图1,本发明提供一种芯片封装方法,包括以下步骤:
S1、获取若干片晶圆;
在本步骤中,若干个晶圆可以是从同一个lot(晶圆的量化单位)里抽取的任意数量的晶圆,也可以是不同的lot中抽取出来的任意数量的晶圆,本步骤中的任意数量的确定可以由芯片的具体结构,可以是3、4、5或者是其他数量。具体地,现有的芯片的封装一般可以采用4片晶圆。
S2、将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片;
在本步骤中,可以根据晶圆的参数将晶圆分级,如可以根据晶圆的静态电流、电压还有载流子浓度或者是其他的电气参数进行分级,还可以是结合晶圆的外观参数进行分级。将晶圆的电参数与预先设定的参数阈值进行比较可以确定不同的晶圆等级,本步骤的预先设定的参数阈值可以是芯片行业标准,还可以是根据多次试验确定的经验值。
S3、从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片;
在本步骤中,完成晶圆的等级划分后,可以从若干片晶圆中各自提取一个子芯片进行封装,最终可以得到目标芯片,其中每个子芯片的等级相同;在现有设备中,为了进一步提高芯片良率以及减少封装成本,以一般不采用同一个晶圆提取的多个子芯片的方式,采用从若干片晶圆中各自提取一个子芯片进行封装可以最大程度减少芯片的损耗节约成本。
进一步地,参照图2,所述将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片这一步骤,具体可以包括:
S21、提取每个晶圆中所有子芯片的电气参数;
S22、根据所述电气参数,对每一个所述子芯片进行分级。
在本实施例中,可以先通过设备测量晶圆的电气参数,电气参数可以是静态电流、静态电压等晶圆静态下的电气参数,通过电气参数对每个子芯片进行分级,最终可以得到多个不同等级的晶圆,多个不同等级的晶圆可以用于后续不同类型产品的制作。
进一步地,参照图3,在本申请的一些实施例中,根据所述电气参数,对每一个所述子芯片进行分级这一步骤,具体可以包括:
S31、测试每一个子芯片的静态电流;
S32、当任意一个子芯片的静态电流小于等于第一阈值,确定所述子芯片为第一等级子芯片;
S33、当任意一个子芯片的静态电流大于第一阈值且小于等于第二阈值,确定所述子芯片为第二等级子芯片。
在本步骤中,可以测量每个子芯片的静态电流,当静态电流小于等于预设的第一阈值时,可以确定对应的子芯片为第一等级子芯片;当任意一个子芯片的静态电流大于第一阈值且小于等于第二阈值,确定所述子芯片为第二等级子芯片;需要说明的是根据具体的需求,可以按照需求将子芯片等级分为不局限于两个等级的子芯片,这些不同等级子芯片封装而成的芯片可以适用于不同类型的电子产品。
进一步地,参照图4,在本申请的一些实施例中,从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片这一步骤,具体可以包括:
S41、遍历任意一个晶圆的良率地图;所述良率地图用于表征子芯片中外观良品与次品的分布;
S42、根据所述良率地图,从所述若干片晶圆中确定每片晶圆的良品子芯片;
S43、从每个晶圆中各自提取一个等级相同的所述良品子芯片进行封装,得到目标芯片。
在本实施例中,可以先将不同等级的晶圆的良品子芯片的分布绘制成一张良率地图,良率地图可以表征子芯片中的外观良品以及次品。现有的芯片切割以及提取设备可以根据良率地图从每一个晶圆中提取出每片晶圆的良品子芯片。通过从每一个晶圆中各自取一个芯片等级相同良品子芯片叠层封装成最终的目标芯片,由于目标芯片由同一个等级也就是电气参数接近的子芯片组成,该芯片相较于现有技术中的芯片,具有较好的品质和良率。
进一步地,参照图5,在本申请的一些实施例中,从每个晶圆中各自提取一个等级相同的良品子芯片进行封装,得到目标芯片这一步骤,具体可以包括:
S51、设置封装基板,所述封装基板包括焊盘;
S52、在所述封装基板的第一面沿着垂直于所述封装基板的方向依次压合从所述若干片晶圆中各自提取的一个等级相同的所述良品子芯片;
S53、在每个良品子芯片上焊接引线,得到第一半成品;所述引线用于连接每个所述良品子芯片与所述焊盘;
S54、在所述第一半成品上覆盖塑封层,所述塑封层覆盖所述引线以及所述若干个良品子芯片;
S55、在所述封装基板的第二面上焊接焊球,得到目标芯片;所述第二面与所述第一面沿着垂直于基板的方向相对设置。
在本实施例中,参照图6的结构,可以先设置一个封装基板,其中封装基板在垂直于封装基板放置方向的第一面以及第二面均有焊盘,第一面与第二面相对设置。第一面可以是封装基板的上顶面,也可以是封装基板的下顶面,同样地,第二面可以是封装基板的下顶面,也可以是封装基板的上顶面第一面与第二面的焊盘一一对应,在第一面上可以依次压合若干个良品子芯片,该良品子芯片可以分别从任意的晶圆中各自提取一个,该良品子芯片的芯片等级相同,提取的顺序以及压合的顺序在此不作限制,压合过程中或者是压合后,可以在每个良品子芯片上焊接引线,该引线可以用于连接封装基板的焊盘以及良品子芯片,实现芯片与封装基板的电气导通。每个良品子芯片均焊接好引线后,可以在引线和所有良品子芯片上覆盖一层塑封层,塑封层可以完全覆盖引线和良品子芯片,使引线和良品子芯片与外界环境实现电气隔离,还可以减少外界因素对引线和芯片的损伤,提高芯片的寿命。塑封完成后,可以在封装基板的第二面焊接焊球,焊球可以是任意导电的金属组成,焊球可以采用锡材料,也可以采用金材料等。焊球可以实现内存芯片与外接的电路的电气连接。
下面结合具体实施例说明本申请的芯片封装方法
在本封装方法中,用于封装的晶圆的数量为4片,第一阈值为A,第二阈值为B;B大于A。
首先,测量一个lot的多个晶圆中的每一个晶圆的静态电流,当晶圆的静态电流小于等于A,确定该晶圆的等级为一级晶圆,然后从静态电流小于等于等于A的晶圆中提取4个晶圆用于后续的封装,封装时可以从4个晶圆中各自提取一个外观良品且同一个等级的子芯片作芯片的叠层工艺,最终得到一级芯片,一级芯片可以用于手机,平板等设备。
其次,当晶圆的静态电流大于A且小于等于B,确定该晶圆的等级为二级晶圆,然后从静态电流小于等于A的晶圆中提取4个晶圆用于后续的封装,封装时可以从4个晶圆中各自提取一个外观良品的子芯片作为芯片的芯片叠层,最终得到二级芯片,二级芯片可以用于车载设备等设备。
此外、参照图7,本申请的实施例中还提供一种芯片,由上述实施例所述的任一项芯片封装方法制作得到,包括:
封装基板101以及若干个沿着垂直于封装基板方向依次压合的良品子芯片102;其中,在所述若干个良品子芯片102中,其中每个所述良品子芯片102的芯片等级相同。
上述的芯片封装方法实施例中的内容均适用于本芯片实施例中,本芯片实施例所具体实现的功能与上述的芯片封装方法实施例相同,并且达到的有益效果与上述的芯片封装方法实施例所达到的有益效果也相同。
进一步地,在本申请的一些实施例中,芯片还可以包括引线103以及锡球104;引线103可以用于连接良品子芯片102以及封装基板101;锡球104可以用于连接内存芯片以及外部电路。
进一步地,在本申请的一些实施例中,芯片还可以包括塑封层105;塑封层105覆盖所述若干个良品子芯片102以及引线103,塑封层105用于电绝缘所述若干个良品子芯片和外界环境。
与图7的芯片相对应,本申请实施例还提供了一种集成电路,该电路可以包括:上述实施例任一项所述的一种芯片。
上述芯片实施例中的内容均适用于本集成电路实施例中,本集成电路实施例所具体实现的功能与上述芯片实施例相同,并且达到的有益效果与上述芯片实施例所达到的有益效果也相同。
在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本申请的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外,虽然在功能性模块的背景下描述了本申请,但应当理解的是,除非另有相反说明,功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本申请的范围,本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明,但本申请并不限于所述实施例,熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (9)
1.一种芯片封装方法,其特征在于,包括以下步骤:
获取若干片晶圆;
将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片;
从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片。
2.根据权利要求1所述一种芯片封装方法,其特征在于,所述将所述若干片晶圆中每一个子芯片进行分级,得到同一个等级的子芯片这一步骤,具体包括:
提取每个晶圆中所有子芯片的电气参数;
根据所述电气参数,对每一个所述子芯片进行分级。
3.根据权利要求2所述一种芯片封装方法,其特征在于,所述根据所述电气参数,对每一个所述子芯片进行分级这一步骤,具体包括:
测试每一个子芯片的静态电流;
当任意一个子芯片的静态电流小于等于第一阈值,确定所述子芯片为第一等级子芯片;
当任意一个子芯片的静态电流大于第一阈值且小于等于第二阈值,确定所述子芯片为第二等级子芯片。
4.根据权利要求1所述一种芯片封装方法,其特征在于,所述从所述若干片晶圆中各自提取一个等级相同的子芯片进行封装,得到目标芯片这一步骤,具体包括:
遍历任意一个晶圆的良率地图;所述良率地图用于表征子芯片中良品与次品的分布;
根据所述良率地图,从所述若干片晶圆中确定每片晶圆的良品子芯片;
从每个晶圆中各自提取一个等级相同的所述良品子芯片进行封装,得到目标芯片。
5.根据权利要求4所述一种芯片封装方法,其特征在于,所述从每个晶圆中各自提取一个等级相同的良品子芯片进行封装,得到目标芯片这一步骤,具体包括:
设置封装基板,所述封装基板包括焊盘;
在所述封装基板的第一面沿着垂直于所述封装基板的方向依次压合从所述若干片晶圆中各自提取的一个等级相同的所述良品子芯片;
在所述良品子芯片上焊接引线,得到第一半成品;所述引线用于连接每个所述子芯片与所述焊盘;
在所述第一半成品上覆盖塑封层,所述塑封层覆盖所述引线以及所述若干个所述良品子芯片;
在所述封装基板的第二面上焊接焊球,得到目标芯片;所述第二面与所述第一面沿着垂直于基板的方向相对设置。
6.一种芯片,其特征在于,由上述权利要求1-5所述的任一项芯片封装方法制作得到,包括:
封装基板以及若干个沿着垂直于封装基板方向依次压合的良品子芯片;其中,每个所述良品子芯片的芯片等级相同。
7.根据权利要求6所述一种芯片,其特征在于,所述芯片还包括引线以及锡球;所述引线用于连接良品子芯片以及封装基板;所述锡球用于连接所述芯片以及外部电路。
8.根据权利要求7所述一种芯片,其特征在于,所述芯片还包括塑封层;所述塑封层覆盖所述若干个良品子芯片以及所述引线,所述塑封层用于电绝缘所述若干个良品子芯片和外界环境。
9.一种集成电路,其特征在于,包括上述权利要求6-8任一项所述的一种芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310465748.8A CN116487277A (zh) | 2023-04-26 | 2023-04-26 | 一种芯片封装方法、芯片以及集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310465748.8A CN116487277A (zh) | 2023-04-26 | 2023-04-26 | 一种芯片封装方法、芯片以及集成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116487277A true CN116487277A (zh) | 2023-07-25 |
Family
ID=87215338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310465748.8A Pending CN116487277A (zh) | 2023-04-26 | 2023-04-26 | 一种芯片封装方法、芯片以及集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116487277A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733403A (zh) * | 2015-03-23 | 2015-06-24 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级封装结构及制作方法 |
CN114843252A (zh) * | 2022-05-05 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种大容量立体堆叠的Nand Flash芯片 |
CN115902579A (zh) * | 2022-11-11 | 2023-04-04 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
CN115910868A (zh) * | 2022-12-28 | 2023-04-04 | 沛顿科技(深圳)有限公司 | 基于双地图模式多层芯片分等级封装的工艺 |
CN115963382A (zh) * | 2022-12-21 | 2023-04-14 | 成都海光集成电路设计有限公司 | 芯片分级方法、装置及计算机可读存储介质 |
-
2023
- 2023-04-26 CN CN202310465748.8A patent/CN116487277A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733403A (zh) * | 2015-03-23 | 2015-06-24 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级封装结构及制作方法 |
CN114843252A (zh) * | 2022-05-05 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种大容量立体堆叠的Nand Flash芯片 |
CN115902579A (zh) * | 2022-11-11 | 2023-04-04 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
CN115963382A (zh) * | 2022-12-21 | 2023-04-14 | 成都海光集成电路设计有限公司 | 芯片分级方法、装置及计算机可读存储介质 |
CN115910868A (zh) * | 2022-12-28 | 2023-04-04 | 沛顿科技(深圳)有限公司 | 基于双地图模式多层芯片分等级封装的工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
US7595551B2 (en) | Semiconductor package for a large die | |
US20050214980A1 (en) | Land grid array packaged device and method of forming same | |
US8198737B2 (en) | Method of forming wire bonds in semiconductor devices | |
TWI725901B (zh) | 封裝元件以及其製作方法 | |
US8232113B2 (en) | Method for manufacturing and testing an integrated electronic circuit | |
US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
CN108461411B (zh) | 封装结构 | |
US7586182B2 (en) | Packaged semiconductor die and manufacturing method thereof | |
US7993939B2 (en) | Integrated circuit package system with laminate base | |
CN116487277A (zh) | 一种芯片封装方法、芯片以及集成电路 | |
US6818999B2 (en) | Semiconductor device having multiple semiconductor chips in a single package | |
US11004841B2 (en) | Semiconductor device having multiple gate pads | |
US8445906B2 (en) | Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device | |
CN116682743B (zh) | 一种内存芯片封装方法、内存芯片以及集成电路系统 | |
US20100210071A1 (en) | Method of manufacturing semiconductor devices | |
US7294853B2 (en) | Substrate for mounting a semiconductor | |
US9455190B2 (en) | Semiconductor apparatus having TSV and testing method thereof | |
CN206628463U (zh) | 一种芯片及移动终端 | |
CN106971945A (zh) | 一种半导体器件及其制造方法和电子装置 | |
Yao et al. | Assembly process development of 50um fine pitch wire bonded devices | |
US7776650B2 (en) | Method for fabricating a flip chip system in package | |
US20030122255A1 (en) | Ball grid array package | |
US20020074566A1 (en) | Bonding pad structure to avoid probing damage | |
US20030052393A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |