CN106971945A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN106971945A
CN106971945A CN201610024166.6A CN201610024166A CN106971945A CN 106971945 A CN106971945 A CN 106971945A CN 201610024166 A CN201610024166 A CN 201610024166A CN 106971945 A CN106971945 A CN 106971945A
Authority
CN
China
Prior art keywords
projection
semiconductor devices
semiconductor
ellipse
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610024166.6A
Other languages
English (en)
Other versions
CN106971945B (zh
Inventor
殷原梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610024166.6A priority Critical patent/CN106971945B/zh
Publication of CN106971945A publication Critical patent/CN106971945A/zh
Application granted granted Critical
Publication of CN106971945B publication Critical patent/CN106971945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供半导体晶圆，在所述半导体晶圆形成用于与封装基板连接的凸块，其中至少一部分所述凸块的截面为椭圆形，且所述截面为椭圆形的凸块的短轴延伸方向大致垂直于该凸块在半导体器件封装质量测试中所受的应力的方向。本发明的半导体器件制造方法，通过使所有凸块的短轴延伸方向垂直于所受应力方向，可以增强所有凸块的强度，有效克服在封装芯片质量测试中出现的钝化层损伤等问题。该电子装置包括上述的半导体器件，同样具有上述优点。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在集成电路的封装互连中，半导体器件(比如，芯片)和封装基板(比如，引线框架)的连接为电源和信号的分配提供了电路连接。电子封装常见的连接方法有引线键合(Wire Bonding，WB)、载带自动焊(TAPE Automated Bonding TAB)与倒装芯片(Flip chip，FC)。倒装芯片凸块结构由于具有较高的半导体器件安装密度，因而成为一种常用的封装技术。如图1所示，在倒装芯片凸块结构中，芯片100上形成有凸块101，比如铜柱，通过将凸块与基板102其中一个面上的焊盘连接可实现芯片100和基板102的连接，而基板102其中另一个面上形成有焊球103，通过焊球103可以将封装后的芯片安装在印刷电路板(PCB)上，以形成各种电子产品。
当芯片封装完成后，会对其进行芯片封装质量测试，以检验芯片和封装材料的结合性能等。而对不合格品进行失效分析发现芯片钝化层(比如，聚酰亚胺层)破裂并剥落，第二钝化层损伤，以及铝层变形。
因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
发明内容
针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，可以防止在芯片封装质量测试中由于形变应力导致的芯片损伤的问题。
本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：提供半导体晶圆，在所述半导体晶圆形成用于与封装基板连接的凸块，其中至少一部分所述凸块的截面为椭圆形，且所述截面为椭圆形的凸块的短轴延伸方向大致垂直于该凸块在半导体器件封装质量测试中所受的应力的方向。
进一步地，在所述半导体晶圆上形成的所有凸块的截面均为椭圆形。
进一步地，所述截面为椭圆形的凸块位于所述半导体晶圆上凸块密度低的区域。
进一步地，所述方法还包括下述步骤：通过测试获得在半导体器件封装质量测试中，半导体器件上的凸块所受应力的方向分布，并基于所获得的半导体器件上的凸块所受应力的方向分布，确定至少一部分凸块的分布方向，使该部分凸块的短轴延伸方向垂直于所述应力的方向。
进一步地，所述方法还包括下述步骤：提供封装基板，在所述封装基板上形成有与所述凸块对应的焊点；通过所述凸块和焊点完成所述半导体器件的封装。
进一步地，每个所述焊点与对应的凸块的形状和分布方向一致。
本发明的另一个实施例提供一种半导体器件，所述半导体器件包括半导体晶圆，在所述半导体晶圆形成有用于与封装基板连接的凸块，其中至少一部分所述凸块的截面为椭圆形，且所述截面为椭圆形的凸块的短轴延伸方向大致垂直于该凸块在半导体器件封装质量测试中所受应力的方向。
进一步地，在所述半导体晶圆上形成的所有凸块的截面为椭圆形。
进一步地，所述截面为椭圆形的凸块位于所述半导体晶圆上凸块密度低的区域。
进一步地，所述半导体器件还包括：封装基板，所述封装基板上形成有与所述凸块对应的焊点；所述半导体器件和所述封装基板通过所述凸块和焊点完成连接。
进一步地，每个所述焊点与对应的凸块的形状和分布方向一致
本发明的再一个实施例提供一种电子装置，包括上述半导体器件以及与所述半导体器件相连接的电子组件。
本发明的半导体器件制造方法，通过使所有凸块的短轴延伸方向垂直于所受应力方向，可以增强所有凸块的强度，有效克服在封装芯片质量测试中出现的钝化层损伤等问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出现有技术中倒装芯片凸块封装结构示意图；
图2示出倒装芯片凸块封装结构在芯片封装质量测试中形状变化示意图；
图3示出倒装芯片凸块封装结构在芯片封装质量测试中，凸块以及芯片受力示意图；
图4A和图4B示出了倒装芯片凸块封装结构在芯片封装质量测试中芯片损伤前后的SEM照片；
图5A示出了倒装芯片凸块封装结构中芯片的凸块分布示意图；
图5B示出了倒装芯片凸块封装结构中芯片的凸块受力分布示意图；
图6A示出了倒装芯片凸块封装结构的扫描声学诊断结果图；
图6B示出了图6A所示的结果图的示意图；
图7A和图7B示出了图6A和图6B中未通过测试的区域的凸块分布示意图；
图8示出了不同形状的凸块的受力分析示意图；
图9示出了根据本发明一实施例的凸块分布示意；
图10示出了本发明的一个实施例的半导体器件的制造方法的一种流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
如前所述，在对采用倒装芯片凸块结构进行封装的产品进行芯片封装质量测试时，发现存在芯片钝化层(比如，聚酰亚胺层)破裂并剥落，第二钝化层损伤，以及铝层变形的问题，分析认为这是由于在进行芯片封装质量测试时，封装芯片会经历多次冷热循环，而由于芯片100和基板102的热膨胀系数不一致，这一过程会导致封装芯片收缩。由于封装材料，比如基板102的材料通常是塑料，芯片101则是诸如硅的半导体材料，在冷热循环中塑料基板102的形变要远大于芯片100，芯片100和基板102之间形变差异引起巨大的附加应力，该应力首先作用在凸块上，然后转移到芯片上，并最终导致芯片损坏。如图2所示，来自基板102收缩形变的应力导致芯片100边缘的凸块向内侧倾斜，而芯片会因为凸块被迫倾斜而损坏。
具体地，如图3所示，在来自基板收缩形变的应力(图3中黑色箭头所示，)作用下，凸块102向芯片内侧倾斜，而凸块102向芯片内侧倾斜会导致在凸块外侧的芯片区域100A上有拉应力作用，而在凸块内侧的芯片区域100B上则有压应力作用，而拉应力和压应力均会引起芯片严重损伤。比如，在凸块外侧的芯片区域100A，拉应力导致了钝化层破裂和剥落，而在凸块内侧的芯片区域100B，压应力则导致了第二钝化层损伤，以及铝层变形。
通过对芯片100损伤前后的扫描电镜观察，证实了上述分析。图4A和图4B示出了在来自凸块的应力作用下，芯片100的损伤过程的扫描电镜图示。其中，图中400表示的芯片凸块区域(比如，铜柱)，401表示芯片的钝化层区域，402表示芯片的铝层区域(焊盘或再布线层)，如图4A和图4B所示，来自凸块的应力作用下，在凸块外侧的芯片区域100A上有拉应力作用，而在凸块内侧的芯片区域100B上则有压应力作用，拉应力导致了钝化层破裂和剥落，压应力则导致了第二钝化层以及铝层变形。
然而，并非芯片100的所有凸块102在应力作用下都会对芯片造成损伤，接下来，我们继续分析凸块102是否对芯片造成损伤与因素相关。
图5A示出了示出了芯片100上的凸块101的俯视图，图5B示出了存在附加应力时，各个凸块所承受的应力的示意图。在此为了便于说明定义X方向和Y方向，以及位于二者之间的对角线方向。
如图5A和图5B所示，当不存在所述附加应力(即，来自基板收缩形变的应力)时，各个凸块101均不承受额外的应力，而当存在所述附加应力时，对于非角落区域的凸块102则承受来自X方向或Y方向的应力，该应力相对较小，而对于边缘角落区域的凸块102，则会承受来自X方向和Y方向两个方向的应力，该应力相对较大。在X方向和Y方向的复合应力作用下，位于边缘角落区域的凸块102沿对角线倾斜的最严重，并且如前所述拉应力作用在凸块外侧的芯片区域100A上，压应力则作用在凸块内侧的芯片区域100B上，拉应力和压应力均会引起芯片严重损伤。
通过对封装芯片的扫描声波诊断测试(SAT，通过超声波检测芯片是否分层)，证实上述分析，即芯片的角落区域比其他区域易于损伤，如图6A和图6B所示。其中，600A所围区域为通过SAT测试区域，600B所围区域为未通过SAT测试区域，即在封装芯片质量测试中存在钝化层破裂、分层等芯片损伤的区域。通过观察测试发现，在通过测试的区域中，凸块密度(单位面积中凸块数量)较大，而在未通过测试的区域中，凸块密度较小。这是因为，凸块密度小时，每一凸块所受应力较大，相应地这一区域的芯片易于损伤，而相反，凸块密度小时，每一凸块所受应力较小，相应地这一区域的芯片不易于损伤。
进一步地，如图6A和图6B所示，在芯片的左上角和右下角两个区域，芯片易于损伤，我们对这两个区域的凸块继续进行分析，图7A和图7B是分别对应于图6A和图6B左上角和右下角未通过测试区域的部分凸块分布示意图。图中示例性示出了截面为椭圆形的凸块以及凸块的长轴方向(即，图中短实线)，箭头方向表示该区域所受应力方向。其中凸块700、701、702、703、705、708未通过测试，即这些凸块对应的芯片区域出现钝化层破裂、铝层变形等芯片损伤，而凸块704、706、707则通过测试，即这些凸块对应的芯片区域完好。通过观察发现，通过观察发现，通过测试的凸块，其所受应力方向大致垂直于凸块的短轴，而未通过测试的凸块，其所受应力方向大致垂直于长轴。换句话说，当应力方向垂直截面为椭圆形的长轴时，易于引起诸如钝化层破裂等芯片损伤，而当应力方向垂直于截面为椭圆形的短轴时，则不易于引起诸如钝化层破裂等芯片损伤。同样位于角落区域的截面为圆形的凸块也易于被该区域凸块所受应力损伤。
我们继续分析，在此假设冷热循环产生的收缩应力作用在不同形状的凸块上，这些凸块具有相同的接触面积(可以理解为凸块的底面积)如图8中(a)、(b)、(c)所示，应力方向分别垂直于截面圆形为的凸块800a的直径延伸方向、截面为椭圆形的凸块800b的长轴延伸方向、截面为椭圆形的凸块800c的短轴延伸方向，其中801a、801b、801c为再分布铝层，截面为圆形的凸块800a、截面为椭圆形的凸块800b、截面为椭圆形的凸块800c各自与对应的再分布铝层801a、801b、801c的接触面相同，但是在相同应力作用下，它们对应力的耐受是不同的。截面为圆形的凸块800a、截面为椭圆形的凸块800b、截面为椭圆形的凸块800c对应力的耐受值分别为Fa、Fb、Fc，测试发现，Fb<Fa<Fc。分析认为，这是由于三者的受力面积不同导致的，受力面积越小，接触面积越大，则应力的耐受值越大，凸块强度也越高。而图8所示的三个凸块由于接触面积相同，因而应力的耐受值与受力面积直接相关。应力垂直于截面为椭圆形的凸块800c的短轴时，截面为椭圆形的凸块800c的受力面积最小，因而截面为椭圆形的凸块800c的应力耐受值Fc最大，相应地，截面为圆形的凸块800a和截面为椭圆形的凸块800b和的受力面积依次增大，应力耐受值Fa、Fb依次减小。
基于上述分析，本发明提出了一种新的半导体器件的制造方法，用于改善凸块的强度，以防止芯片出现钝化层破裂、剥落以及第二钝化层损伤和铝层变形等问题。该方法的基本理念是改变芯片上的凸块形状以及分布方向，由图5A所示的截面为圆形的凸块，分布方向一致改变为图9所示的截面为椭圆形的凸块，并且使截面为椭圆形的凸块的短轴延伸方向与应力方向垂直，根据前述测试分析可知这样凸块对应力的耐受力最大，强度最高。具体可以参见图9，在图9中不同的箭头900a、900b、900c表示不同的应力方向，不同的凸块900A、900B、900C表示不同的朝向分布。通过使所有凸块的短轴延伸方向垂直于所受应力方向，可以增强所有凸块的强度，有效克服在封装芯片质量测试中出现的钝化层损伤等问题。
可以理解的是，在本发明的优选实施方式中，将所有凸块的都设置有截面椭圆形(即椭圆柱)，且每个凸块的短轴延伸方向垂直于该凸块在半导体器件封装测试中所受应力的方向，这样可以增强所有凸块的强度，防止芯片损伤。然而，本发明并不局限于这种实施方式，比如可以使部分凸块设计为截面为椭圆形，并时该部分凸块的短轴延伸方向垂直于各自在半导体器件封装测试中所受应力的方向，优选地，这部分设计为截面为椭圆形的凸块位于半导体器件(比如，芯片)上凸块密度低的区域(可以参考图6A和图6B)，此处的凸块密度低的区域是相对的，即在该区域凸块相对于密度高的区域，彼此孤立。本领域技术人员可以根据需求确定哪些为凸块密度低的区域，本发明并不限定具体的密度要求。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图10来具体描述本发明的一个实施例的一种半导体器件的制造方法。其中，图10为本发明的一个实施例的半导体器件的制造方法的一种流程图。
本发明实施例一的半导体器件的制造方法，包括如下步骤：
步骤S101，通过测试获得在半导体器件封装质量测试中，半导体器件上的凸块所受应力的方向分布。
步骤S102，基于所获得半导体器件上的凸块所受应力的方向分布，确定每个凸块的分布方向，使每个凸块的短轴延伸方向垂直于所受应力的方向。
步骤S103，根据所确定的每个凸块的分布方向，在半导体器件上制作相应的截面为椭圆形的凸块，以及在封装基板上制作与半导体器件上的截面为椭圆形的凸块对应的焊点。
其中凸块的制作方法采用本领域常用的方法，示例性可以包括下述步骤：形成再布线层，形成第二钝化层，形成凸块底部金属层，形成沟槽，电镀填充等，在此不再赘述。
此外，凸块与焊点的对应指的是，凸块与焊点的形状以及分布方向均一致，当将半导体器件和封装基板连接在一起时，对应的凸块和焊点可以彼此接合，即，焊点和凸块可以彼此重合，或者一个包围另一个，而不会出现凸块和焊点错位或只有部分区域可以彼此接触的情形。
步骤S104：通过所述凸块和焊点完成半导体器件的封装。通过焊料以及合适的焊接方法，可以将凸块和焊点焊接在一起，从而实现半导体器件和封装基板的连接。
至此完成了本实施半导体器件的所有步骤，可以理解的是，在上述步骤之前、之中或之后还可以包括其它步骤，其都涵盖在本发明中。
本实施例的半导体器件制造方法，通过所有凸块的短轴垂直于所受应力方向，可以增强所有凸块的强度，有效克服在半导体器件封装质量测试中出现的诸如钝化层破裂剥落等半导体器件损伤问题。
实施例二
本发明的另一个实施例提供一种半导体器件，其可以采用如上所述的方法制备。
本发明实施例的半导体器件包括半导体晶圆，在所述半导体晶圆形成用于与封装基板连接的凸块，其中至少一部分所述凸块的截面为椭圆形，且所述截面为椭圆形的凸块的短轴延伸方向垂直于该凸块在半导体器件封装质量测试中所受应力的方向。
优选地，在所述半导体晶圆上形成的所有凸块的截面为椭圆形。
优选地，所述截面为椭圆形的凸块位于所述半导体晶圆上凸块密度低的区域。
优选地，本实施例的半导体器件还包括：封装基板，所述封装基板上形成有与所述凸块对应的焊点；所述半导体器件和所述封装基板通过所述凸块和焊点完成连接。
优选地，每个所述焊点与对应的凸块的形状和分布方向一致
示例性地，所述凸块为椭圆形铜柱。
本发明实施例的半导体器件，由于所有凸块采用椭圆形截面设计，并且凸块的短轴延伸方向垂直于所受应力的方向，因而所有凸块的强度都较高，可以有效克服在半导体器件封装质量测试中出现的诸如钝化层破裂剥落等半导体器件损伤问题。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为根据上述的半导体器件的制造方法所制得的半导体器件，或者为如上所述的半导体器件。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体晶圆，在所述半导体晶圆形成用于与封装基板连接的凸块，
其中至少一部分所述凸块的截面为椭圆形，且所述截面为椭圆形的凸块的短轴延伸方向大致垂直于该凸块在半导体器件封装质量测试中所受的应力的方向。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体晶圆上形成的所有凸块的截面均为椭圆形。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述截面为椭圆形的凸块位于所述半导体晶圆上凸块密度低的区域。
4.如权利要求1-3之一所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
通过测试获得在半导体器件封装质量测试中，半导体器件上的凸块所受应力的方向分布，并基于所获得的半导体器件上的凸块所受应力的方向分布，确定至少一部分凸块的分布方向，使该部分凸块的短轴延伸方向垂直于所述应力的方向。
5.如权利要求1-3之一所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
提供封装基板，在所述封装基板上形成有与所述凸块对应的焊点；
通过所述凸块和焊点完成所述半导体器件的封装。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，每个所述焊点与对应的凸块的形状和分布方向一致。
7.一种半导体器件，其特征在于，所述半导体器件包括半导体晶圆，在所述半导体晶圆形成有用于与封装基板连接的凸块，
其中至少一部分所述凸块的截面为椭圆形，且所述截面为椭圆形的凸块的短轴延伸方向大致垂直于该凸块在半导体器件封装质量测试中所受应力的方向。
8.如权利要求7所述的半导体器件，其特征在于，在所述半导体晶圆上形成的所有凸块的截面为椭圆形。
9.如权利要求7所述的半导体器件，其特征在于，所述截面为椭圆形的凸块位于所述半导体晶圆上凸块密度低的区域。
10.如权利要求7-9所述的半导体器件，其特征在于，还包括：
封装基板，所述封装基板上形成有与所述凸块对应的焊点；
所述半导体器件和所述封装基板通过所述凸块和焊点完成连接。
11.如权利要求10所述的半导体器件，其特征在于，每个所述焊点与对应的凸块的形状和分布方向一致。
12.一种电子装置，其特征在于，包括如权利要求7-11之一所述的半导体器件以及与所述半导体器件相连接的电子组件。
CN201610024166.6A 2016-01-14 2016-01-14 一种半导体器件及其制造方法和电子装置 Active CN106971945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610024166.6A CN106971945B (zh) 2016-01-14 2016-01-14 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610024166.6A CN106971945B (zh) 2016-01-14 2016-01-14 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN106971945A true CN106971945A (zh) 2017-07-21
CN106971945B CN106971945B (zh) 2021-01-22

Family

ID=59334677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610024166.6A Active CN106971945B (zh) 2016-01-14 2016-01-14 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN106971945B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310929A (zh) * 2018-03-20 2019-10-08 台湾积体电路制造股份有限公司 封装、叠层封装结构及制造叠层封装结构的方法
WO2022160412A1 (zh) * 2021-01-27 2022-08-04 华进半导体封装先导技术研发中心有限公司 一种用于三维芯片堆叠的低应力表面钝化结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270477A (ja) * 1996-03-29 1997-10-14 Sumitomo Kinzoku Electro Device:Kk セラミック基板
CN101261974A (zh) * 2007-03-05 2008-09-10 国际商业机器公司 电学互连和用于形成电学互连的方法
CN101578696A (zh) * 2007-02-02 2009-11-11 飞思卡尔半导体公司 减少焊接疲劳的动态焊盘尺寸
CN102842547A (zh) * 2011-06-24 2012-12-26 台湾积体电路制造股份有限公司 用于改善布线和减小封装应力的接合焊盘设计
US20130335939A1 (en) * 2011-12-06 2013-12-19 Aleksandar Aleksov Shaped and oriented solder joints
CN103871990A (zh) * 2012-12-17 2014-06-18 巨擘科技股份有限公司 封装结构及封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270477A (ja) * 1996-03-29 1997-10-14 Sumitomo Kinzoku Electro Device:Kk セラミック基板
CN101578696A (zh) * 2007-02-02 2009-11-11 飞思卡尔半导体公司 减少焊接疲劳的动态焊盘尺寸
CN101261974A (zh) * 2007-03-05 2008-09-10 国际商业机器公司 电学互连和用于形成电学互连的方法
CN102842547A (zh) * 2011-06-24 2012-12-26 台湾积体电路制造股份有限公司 用于改善布线和减小封装应力的接合焊盘设计
US20130335939A1 (en) * 2011-12-06 2013-12-19 Aleksandar Aleksov Shaped and oriented solder joints
CN103871990A (zh) * 2012-12-17 2014-06-18 巨擘科技股份有限公司 封装结构及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310929A (zh) * 2018-03-20 2019-10-08 台湾积体电路制造股份有限公司 封装、叠层封装结构及制造叠层封装结构的方法
US11404341B2 (en) 2018-03-20 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package and package-on-package structure having elliptical columns and ellipsoid joint terminals
WO2022160412A1 (zh) * 2021-01-27 2022-08-04 华进半导体封装先导技术研发中心有限公司 一种用于三维芯片堆叠的低应力表面钝化结构

Also Published As

Publication number Publication date
CN106971945B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US9379078B2 (en) 3D die stacking structure with fine pitches
US20080157328A1 (en) Semiconductor device and method for manufacturing same
US20030218243A1 (en) Solder pads for improving reliability of a package
TWI313048B (en) Multi-chip package
US8203849B2 (en) Semiconductor device and manufacture method thereof
TWI329918B (en) Semiconductor multi-package module having wire bond interconnection between stacked packages
CN104094398A (zh) 使用可转移的再分布层制造再分布的晶片的方法
US20080116586A1 (en) Methods for manufacturing thermally enhanced flip-chip ball grid arrays
KR102279469B1 (ko) 반도체 패키지 및 그 형성 방법
TW201115659A (en) Back-to-back chip assembly stacked packaging method and structure
US20090218675A1 (en) Multipackage module having stacked packages with asymmetrically arranged die and molding
CN111403377A (zh) 封装结构
CN108573885B (zh) 一种半导体器件及其制作方法和电子装置
CN106971945A (zh) 一种半导体器件及其制造方法和电子装置
US7838336B2 (en) Method and structure for dispensing chip underfill through an opening in the chip
Hu et al. Embedded glass interposer for heterogeneous multi-chip integration
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
CN106971949B (zh) 一种半导体器件及其制造方法和电子装置
KR100885419B1 (ko) 적층형 패키지 구조체
US20030180988A1 (en) Semiconductor device and method of manufacturing the same
US20020041039A1 (en) Semiconductor device without use of chip carrier and method for making the same
Kim et al. Study of reliable via structure for fan out panel level package (FoPLP)

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant