CN112698185A - 器件窗口检验方法、装置、设备和存储介质 - Google Patents

器件窗口检验方法、装置、设备和存储介质 Download PDF

Info

Publication number
CN112698185A
CN112698185A CN202011616455.8A CN202011616455A CN112698185A CN 112698185 A CN112698185 A CN 112698185A CN 202011616455 A CN202011616455 A CN 202011616455A CN 112698185 A CN112698185 A CN 112698185A
Authority
CN
China
Prior art keywords
chip
window
device window
performance
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011616455.8A
Other languages
English (en)
Other versions
CN112698185B (zh
Inventor
樊强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011616455.8A priority Critical patent/CN112698185B/zh
Publication of CN112698185A publication Critical patent/CN112698185A/zh
Application granted granted Critical
Publication of CN112698185B publication Critical patent/CN112698185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请提供一种器件窗口检验方法、装置、设备和存储介质，该方法包括：获取待测批次中每个晶圆上每个芯片的器件性能信息，其中所述芯片内设置有性能监控测试单元，所述器件性能信息由所述性能监控测试单元测试得到；根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类；对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口。本申请可以快速挑选合适的产品器件窗口检验所需的芯片(die)样本，更准确地检验新的器件窗口，快速修正器件目标值。同时适用于“新产品导入(tape‑out)试生产(engineer lot phase)”和“量产(mass production)产品器件目标值转移(device target shift)”事宜。

Description

器件窗口检验方法、装置、设备和存储介质
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种器件窗口检验方法、装置、设备和存储介质。
背景技术
在集成电路生产过程中，产品器件窗口表示了产品制造的难易度，同时决定了制程控制要求。
假设75％良率是芯片量产的可接受范围，则可根据晶圆中实际的芯片良率圈出一个量产允许的范围，就是器件窗口的位置,这个器件窗口的中心出就是俗称的产品的实际目标值(sweet point)。一个芯片产品在一定的生产工艺下只有一个器件窗口，除非芯片设计有更改或者生产工艺有变化则会形成新的器件窗口。一般通过不同快慢的芯片组来检验、确定、生成器件窗口。
新产品需要对器件窗口和目标值检验确认。而已量产产品的器件窗口和目标值，有时也会因为制程工艺平台升级、或是测试程序版本变动而改变，此时必须重新确定器件窗口(device window)，并移动器件目标值到新的器件窗口中心。
发明内容
本申请实施例的目的在于提供一种器件窗口检验方法、装置、设备和存储介质，可以快速挑选合适的产品器件窗口检验所需的芯片(die)样本，更准确地检验新的器件窗口，快速修正器件目标值。同时适用于“新产品导入(tape-out)试生产(engineer lot phase)”和“量产(mass production)产品器件目标值转移(device target shift)”事宜。
本申请实施例第一方面提供了一种器件窗口检验方法，包括：获取待测批次中每个晶圆上每个芯片的器件性能信息，其中所述芯片内设置有性能监控测试单元，所述器件性能信息由所述性能监控测试单元测试得到；根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类；对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口。
于一实施例中，所述根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类，包括：将多个所述芯片的器件性能信息与预设性能阈值进行比对，按照器件速率的大小，将多个所述芯片划分成多个芯片组。
于一实施例中，所述器件性能信息包括所述芯片的饱和电流；所述预设性能阈值为饱和电流阈值；所述将多个所述芯片的器件性能信息与预设目标值进行比对，按照器件速率的大小，将多个所述芯片划分成多个芯片组，包括：将所述饱和电流在所述饱和电流阈值限定的电流阈值范围内的芯片分入第一芯片组，将所述饱和电流大于所述电流阈值范围的芯片分入第二芯片组，将所述饱和电流小于所述电流阈值范围的芯片分入第三芯片组。
于一实施例中，所述对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口，包括：获取每个所述芯片组的良率信息；基于所述良率信息和预设良率阈值，生成所述芯片产品的所述最终器件窗口和所述最终器件窗口的实际目标值。
于一实施例中，所述基于所述良率信息和预设良率阈值，生成所述芯片产品的所述最终器件窗口和所述最终器件窗口的实际目标值，包括：基于所述良率信息绘制所述芯片组的良率等高线；选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值。
于一实施例中，在所述选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值之后，还包括：将所述最终器件窗口和所述实际目标值输出，并反馈给制程节点。
于一实施例中，在所述选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值之后，还包括：基于所述最终器件窗口和所述实际目标值生成器件窗口修正指令，并发送所述窗口修正指令至制程节点。
本申请实施例第二方面提供了一种器件窗口检验装置，包括：获取模块，用于获取待测批次中每个晶圆上每个芯片的器件性能信息，其中所述芯片内设置有性能监控测试单元，所述器件性能信息由所述性能监控测试单元测试得到；分类模块，用于根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类；检验模块，用于对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口。
于一实施例中，所述分类模块用于：将多个所述芯片的器件性能信息与预设性能阈值进行比对，按照器件速率的大小，将多个所述芯片划分成多个芯片组。
于一实施例中，所述器件性能信息包括所述芯片的饱和电流；所述预设性能阈值为饱和电流阈值；所述将多个所述芯片的器件性能信息与预设目标值进行比对，按照器件速率的大小，将多个所述芯片划分成多个芯片组，包括：将所述饱和电流在所述饱和电流阈值限定的电流阈值范围内的芯片分入第一芯片组，将所述饱和电流大于所述电流阈值范围的芯片分入第二芯片组，将所述饱和电流小于所述电流阈值范围的芯片分入第三芯片组。
于一实施例中，所述检验模块用于：获取每个所述芯片组的良率信息；
基于所述良率信息和预设良率阈值，生成所述芯片产品的所述最终器件窗口和所述最终器件窗口的实际目标值。
于一实施例中，所述基于所述良率信息和预设良率阈值，生成所述芯片产品的所述最终器件窗口和所述最终器件窗口的实际目标值，包括：基于所述良率信息绘制所述芯片组的良率等高线；选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值。
于一实施例中，还包括：反馈模块，用于在所述选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值之后，将所述最终器件窗口和所述实际目标值输出，并反馈给制程节点。
于一实施例中，还包括：所述反馈模块，还用于在所述选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值之后，基于所述最终器件窗口和所述实际目标值生成器件窗口修正指令，并发送所述窗口修正指令至制程工艺节点。
本申请实施例第三方面提供了一种电子设备，包括：存储器，用以存储计算机程序；处理器，用以执行本申请实施例第一方面及其任一实施例的方法，以检验待测批次中每个晶圆上每个芯片的器件性能，并得出芯片产品的器件窗口。
本申请实施例第四方面提供了一种非暂态电子设备可读存储介质，包括：程序，当其藉由电子设备运行时，使得所述电子设备执行本申请实施例第一方面及其任一实施例的方法。
本申请提供的器件窗口检验方法、装置、设备和存储介质，通过设置在晶圆内的性能监控测试单元测试得到待测批次中每个晶圆上每个芯片的器件性能信息，然后根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类，并对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口。如此，近距离内在监控芯片器件性能，收集每批次中每片晶圆(wafer)上的每颗芯片(every die)的器件性能，根据“die的器件性能快慢”来直接分类产品芯片，快速做产品器件窗口验证。可以快速挑选合适的产品器件窗口检验所需的die芯片样本，更准确地检验新的器件窗口，快速修正器件目标值。同时适用于“新产品导入(tape-out)试生产(engineer lot phase)”和“量产(mass production)产品器件目标值转移(device target shift)”事宜。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的电子设备的结构示意图；
图2A为本申请一实施例的器件窗口检验场景示意图；
图2B为本申请一实施例的用晶圆切割道上的WAT(wafer acceptance test)测试单元监控芯片性能的布局示意图；
图3A为本申请一实施例的器件窗口检验方法的流程示意图；
图3B为本申请一实施例的晶圆切割道上的WAT性能监控测试单元32与直接芯片内性能监控测试单元22的对比示意图；
图3C为本申请实施例提供的一种器件窗口检验场景示意图；
图4A为本申请实施例提供的一种器件窗口检验方法的流程示意图；
图4B为本申请实施例提供的一种器件窗口检验等高线示意图；
图5本申请实施例提供的一种器件窗口检验装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，本实施例提供一种电子设备1，包括：至少一个处理器11和存储器12，图1中以一个处理器为例。处理器11和存储器12通过总线10连接。存储器12存储有可被处理器11执行的指令，指令被处理器11执行，以使电子设备1可执行下述的实施例中方法的全部或部分流程，以检验待测批次中每个晶圆上每个芯片的器件性能，并得出芯片产品的器件窗口。
于一实施例中，电子设备1可以是手机、平板电脑、笔记本电脑、台式计算机等设备。
为了更加清楚的描述本实施例的方案，现将涉及到的名词解释如下：
die：晶片颗粒，一颗裸芯片，是一小块半导体材料，在其上制造了给定的功能电路，功能电路一般包括多个MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属氧化物半导体场效应晶体管)管等器件。
Wafer：晶圆，一片晶圆上可以由多个die。
Lot:批次,里面包括了最多25片晶圆。
Device:器件。
NTO:New Tape Out，新产品流片。
Tape-out:流片
WAT:Wafer Acceptance Test，晶圆电性接受性测试。
ECO:Engineering Change Operation，工程修正操作。
IMP:Implant，离子注入。
JTAG:joint test action group，联合测试行为组织，是一种国际标准测试协议。
CP:chip probing，晶圆良率测试。
Sort:测试结果分类。
LVT:low Vt device，低阈值电压器件。
SVT:standard Vt device，标准阈值电压器件。
ULVT:ultra lowVt device，极低阈值电压器件。
TT wafer:wafer with NMOS on target&PMOS on target，是NMOS速度达到目标值且PMOS速度达到目标值的晶圆，量产后产线大部分wafer都是这个条件的晶圆。
Blind wafer：是新产品pi-run试生产阶段，工艺条件不一定匹配器件目标值时的盲打晶圆。
Charz:character curve，良率测试不同参数的特征曲线。
FT:final test，最终测试，可检测封装及晶圆制造过程中的缺陷。
SLT:system level test，系统上板测试。
Idsat：饱和电流。
contour plot：等高线图谱。
Testkey：成条的测试结构组合，可用来测试工艺电性指标。
Sigma：为测得数据的统计学标准差，反应数据波动变异情况。
如图2A所示，其为本申请一实施例的器件窗口检验场景示意图，在半导体产品的器件窗口检验和修正过程中，一般可以包括如下流程：
1)新产品流片NTO或者已量产产品发生器件目标转移(target shift)事件。
2)新投device corner lot(批次内不同晶圆片呈现器件性能快慢围绕目标中心点四角撒开矩阵的组合形态)下线。
2)初始产线制程条件(inline device condition)下生产晶圆，并Full mappingWAT(晶圆所有独立镜头曝光点WAT)量测晶圆内不同曝光区域(曝光区域也称shot)切割道上的器件性能，收集Full mapping WAT值。
以如图2B所示的晶圆20为例，一片晶圆20内包括70个曝光区域(70full shotwithin wafer)，一个曝光区域shot内包含9个die(One shot with9dies)，通过WAT测试设置在切割道上的测试单元22(WAT testkeys in scribe line)，实现WAT监控芯片(die)内重要性能模块21的电性参数。
3)通过每个曝光区域(by shot)的WAT值的快慢来表征此曝光区域内的芯片器件速度，从而分类产品芯片。
4)CP(chip probing)检验不同器件速度下芯片产品的良率。
5)得出最终的器件窗口(product device window)，并确定中心点为目标值(target)。
6)反馈给在线制程(inline process)调整器件速度到新目标(target)点。
但是，上述流程具备如下缺陷：
1)局限性：
a.只有做过器件快慢调整的corner lot才能去检验产品器件窗口，不能广泛的收集TT lot\blind lot等其他wafer中的产品die去做窗口验证。
b.采用芯片外切割道上WAT值，只能表征整个shot的performance(表现特征)，不能很好的表征shot中不同die的performance到底如何，特别是有时曝光区域内(withinshot)的器件均匀性(device uniformity)不是很好的情况下，表征能力有限。
c.芯片外切割道上WAT testkey(WAT测试单元22)远离芯片内部重要性能模块，受限于pattern effect(图案效应)等效应，芯片外WAT器件性能，不能很好的反应芯片内部实际器件性能。
2)及时性差：
d.不是每片wafer都会进行full map WAT测试，只有特定要求情况下才会去加收，因此不能自动加收每个lot(批次)每片wafer(晶圆)的数据，进而无法及时地在更大范围内挑选样本。
3)速度慢
e.必须新投device corner lot下线生产，做窗口检验，然后才能移动目标值(target)，整个过程，周期长，速度慢。
针对上述缺陷，下述实施例用以改善以上缺陷，更快速、更及时、更直接地挑选合适的产品器件窗口检验所需的die芯片样本，更准确地检验新的产品器件窗口(productdevice window)，快速修正器件目标值(device target)。
请参看图3A，其为本申请一实施例的器件窗口检验方法，该方法可由图1所示的电子设备1来执行，并可以应用于如图2A至2B中所示的器件窗口检验场景中，以检验待测批次中每个晶圆20上每个芯片的器件性能，并得出芯片产品的器件窗口。该方法包括如下步骤：
步骤301：获取待测批次中每个晶圆20上每个芯片的器件性能信息，其中晶圆20的芯片内设置有性能监控测试单元32，器件性能信息由性能监控测试单元32测试得到。
在本步骤中，性能监控测试单元32可以预先设置在晶圆20的芯片(die)内，如图3B所示，比如预先在晶圆20的芯片(die)内设置可CP JTAG测试器件性能的性能监控测试单元32(testkey)在芯片内重要性能模块31附近，与图2B中的WAT测试单元22设置在重要性能模块21的芯片外切割道上相比，可以更加近距离监控模块器件性能。可以通过CP测试直接收集每批lot每片晶圆20上每颗芯片(every die)的器件性能信息。此处器件性能信息包含但不限于：器件的电压信息和/或电流信息，比如MOS管的饱和漏电流、临界电压等。
于一实施例中，可以预先在芯片版图(layout)设计阶段摆放可CP JTAG测试的testkey(即性能监控测试单元32)在版图内各个监控位置。
于一实施例中，可CP JTAG测试的testkey，可以包含某一关键监控器件结构或多个独立的不同监控器件结构，亦或多个不同监控器件结构的串并联组合。比如，可CP JTAG方法测试器件性能的testkey，可以包括上例所示LVT关键尺寸结构，也可以是SVT或者ULVT关键尺寸结构。可以是单一结构，也可以是多个独立并列结果，亦或是他们之间的串并联等等。
于一实施例中，摆放testkey方式，可采用人工layout drawing(画版图)方法，也可以是脚本自动填充testkey加人工接口连线引出相结合方式。
于一实施例中，器件性能信息可以通过最终CP良率测试得出，也可以是制程中间过程通过nano-probe(纳米探针)测试得出。
于一实施例中，器件性能信息是CP直测的芯片(或者说die)的性能，是芯片性能的直接表征，而非包含9个die(芯片)的曝光区域(shot)的WAT结果的间接表征，从而避免了因曝光区域内器件均匀性(within shot device uniformity)不好所造成的芯片实际器件性能表征不准确的影响。
于一实施例中，通过收集每批lot每片wafer每颗芯片(every die)的器件性能信息，使得窗口检验的样本选择更广泛，不局限于corner lot，可以从生产线上所有lot(批次)中直接筛选所需的器件性能快慢适合的芯片(die)试样。
于一实施例中，从生产线上(inline)所有lot(批次)产品中直接筛选芯片试样，使得不必一定下corner lot去取样，则使整个检验和修正周期更短，速度更快。
步骤302：根据每个芯片的器件性能信息，对晶圆20中的芯片进行分类。
在本步骤中，可以根据“die(芯片)的器件性能快慢”来直接分类产品芯片。若从生产线上(inline)所有lot(批次)中直接筛选芯片试样，可采用对TT wafer或者pi-run(试生产)blind wafer的within wafer(晶圆内)/wafer-to-wafer(晶圆到晶圆)/lot-to-lot(批次到批次)芯片快慢不均匀分布中筛选出所需数量的快慢不同的各种芯片组。
步骤303：对分类后的芯片组做器件窗口检验，生成芯片产品的最终器件窗口。
在本步骤中，产品器件窗口检验可以是通过CP良率测试各参数charz(属性)检测得出的，也可以是FT或者SLT等其他手段得出，同时可以确定出最终器件窗口对应的实际目标值。
于一实施例中，如图3C所示，在实际应用场景中，以LVT(低阈值电压器件)为例，实现上述方法可以包括如下流程：
第一步：放置可CP JTAG方法测试器件性能的LVT关键尺寸testkey于芯片内。
第二步：新产品tape-out(流片)。
第三步：初始制程条件(initial inline device condition)生产各种blindlot/corner lot。
第四步：进行CP良率测试收集每批lot每片wafer每颗芯片(every die)的器件性能。
第五步：根据“die的器件性能快慢”来直接分类产品芯片。
第六步：CP测试检验不同器件速度下产品芯片的良率。
第七步：得出最终器件窗口和目标值(product device window&target)。
第八步：反馈调整在线制程(inline process)到目标(target)点。
于一实施例中，产品器件窗口验证可以是为新产片流片做的，也可以是为量产产品器件目标转移(target shift)事件发生后重新验证和修正做的。
上述器件窗口检验方法，相比通过WAT full map量测收取各shot(曝光区域)器件性能来表征分类产品芯片快慢，然后做product device window check(产品器件窗口检测)的方法，此方法是在芯片内部直接植入可CP JTAG测试器件性能的testkey。利用CP测试获取良率信息必须测试每片wafer(晶圆)的状况，直接收集每批lot每片wafer每颗芯片(every die)的器件性能，根据“die的器件性能快慢”来直接分类产品芯片。可利用一般TTwafer和blind wafer的within wafer/wafer-to-wafer/lot-to-lot芯片快慢不均匀分布中筛选出所需数量的快慢不同的各种芯片组。
请参看图4A，其为本申请实施例提供的一种器件窗口检验方法的流程示意，该方法可由图1所示的电子设备1来执行，并可以应用于如图2A至2B中所示的器件窗口检验场景中，以检验待测批次中每个晶圆20上每个芯片的器件性能，并得出芯片产品的器件窗口。该方法包括如下步骤：
步骤401：获取待测批次中每个晶圆20上每个芯片的器件性能信息，其中晶圆20的芯片内设置有性能监控测试单元32，器件性能信息由性能监控测试单元32测试得到。详细参见上述实施例中对步骤301的描述。
步骤402：将多个芯片的器件性能信息与预设性能阈值进行比对，按照器件速率的大小，将多个芯片划分成多个芯片组。
在本步骤中，器件性能信息可以有多种，比如电流或者电压，对应的预设性能阈值也可以有多种。通过将器件性能信息与对应的预设性能阈值进行比较，可以基于比较结果按需求对芯片进行分类。
于一实施例中，器件性能信息包括芯片的饱和电流。预设性能阈值为饱和电流阈值。步骤402可以包括：将饱和电流在饱和电流阈值限定的电流阈值范围内的芯片分入第一芯片组，将饱和电流大于电流阈值范围的芯片分入第二芯片组，将饱和电流小于电流阈值范围的芯片分入第三芯片组。
在本步骤中，假设单种器件的饱和电流阈值为IQ，可以采用IQ的百分比来限定电流阈值范围，此处百分比的取值范围可以是2％IQ～10％IQ，比如百分比是5％IQ，则其限定的电流阈值范围可以是-5％IQ～+5％IQ，如果芯片的饱和电流在-5％IQ～+5％IQ范围内，则将其分入第一芯片组，如果芯片的饱和电流大于+5％IQ，则将其分入第二芯片组，如果芯片的饱和电流小于-5％IQ，则将其分入第三芯片组。当然实际操作中，NMOS/PMOS两种器件可以交叉组成corner(四角角落)矩阵，形成更多的芯片组分类。
例如7nm工艺，芯片(die)器件性能信息如果用SVT Width(沟道宽度)/Length(沟道长度)＝0.038/0.008um器件NMOS Idsat/PMOS Idsat值(器件性能信息)来表征，假设3.10mA/um(NMOS)/2.65mA/um(PMOS)为预设性能阈值，则若Idsat值在3.10+-5％mA/um(NMOS)/2.65+-5％mA/um(PMOS)的限定范围内，说明芯片性能符合要求，将满足该条件的芯片分入第一芯片组，记作TT(Target-Target)。若Idsat值大于3.10+5％mA/um(NMOS)/2.65+5％mA/um(PMOS)，说明芯片性能较快，将满足该条件的芯片分入第二芯片组，记作FF(fast-fast)。若Idsat值小于3.10-5％mA/um(NMOS)/2.65-5％mA/um(PMOS)，说明芯片性能较慢，将满足该条件的芯片分入第三芯片组，记作SS(slow-slow)。若NMOS Idsat值大于3.10+5％mA/um，而PMOSIdsat值小于2.65-5％mA/um，将满足该条件的芯片分入第四芯片组，记作FS(fast-slow)。若NMOS Idsat值小于3.10-5％mA/um，而PMOSIdsat值大于2.65+5％mA/um，将满足该条件的芯片分入第五芯片组，记作SF(slow-fast)。
于一实施例中，可以进一步用多种指标对芯片进行分类，比如可以按饱和电流(Idsat)的统计学标准差(sigma)分类芯片，将NMOS管和PMOS管双达标(目标阈值+-1sigma之内)的芯片群记作TT组，将将NMOS管和PMOS管比预设性能目标阈值都快1.5sigma-2sigma内的芯片群记作FF组，将将NMOS管和PMOS管比预设性能目标阈值都慢1.5sigma-2sigma内的芯片群记作SS组，将NMOS管比预设性能目标阈值快1.5sigma-2sigma内且PMOS管比预设性能目标阈值慢1.5sigma-2sigma内的芯片群记作FS组，将NMOS管比预设性能目标阈值慢1.5sigma-2sigma内且PMOS管比预设性能目标阈值快1.5sigma-2sigma内的芯片群记作SF组。
其中，实现芯片分类的分法不限于上述方式，可以是N/PMOS交叉单圈矩阵TT/FF/SS/FS/SF的方法，也可以是TT(+-1sigma之内)/FF(1.5sigma-2sigma)/SS(1.5sigma-2sigma)/FS(1.5sigma-2sigma)/SF(1.5sigma-2sigma)/FF(2.5sigma-3sigma)/SS(2.5sigma-3sigma)/FS(2.5sigma-3sigma)/SF(2.5sigma-3sigma)两圈矩阵等等方式中的一种或几种结合。本申请对实现芯片分类的方式不做限制。
步骤403：获取每个芯片组的良率信息。
在本步骤中，可以将分组后的芯片组分别去测CP良率，得出不同良率值，也可以将分组后的芯片组分别去进行FT或者SLT等其他测试，来获得良率信息。
于一实施例中，可以基于良率信息和预设良率阈值，生成芯片产品的最终器件窗口和最终器件窗口的实际目标值，具体如下：
步骤404：基于良率信息绘制芯片的良率等高线。
在本步骤中，例如：在坐标系中，横轴表示芯片的NMOS管Idsat，纵轴表示芯片的PMOS管Idsat，等高线是良率的contour plot(轮廓图)，如图4B所示。
步骤405：选取符合预设良率阈值的目标等高线，最终器件窗口为目标等高线所属的目标区域范围，实际目标值为目标区域范围的中心点值。
在本步骤中，预设良率阈值是在实际生产中根据实际需求设定的，一般只有达到预设良率阈值的产品才被允许量产。如图4B所示，假设预设良率阈值为75％，则可以在良率等高线(contour plot)中选取符合预设良率阈值的目标等高线，进而圈出一个目标区域，这个目标区域范围就是量产允许的范围，就是最终器件窗口的位置，这个窗口的中心出就是俗称的产品的实际目标值。
步骤406：将最终器件窗口和实际目标值输出，并反馈给制程节点。
在本步骤中，获得产品实际目标值后，则原始的目标值(新产品是由设计仿真假设的，工艺变动前的老产品则是由旧工艺条件下device window check器件窗口检验得出的)需要移位到实际目标值。因此可以将新确定的最终器件窗口和实际目标值反馈给对应的制程节点，以便于修正器件窗口和目标值。
于一实施例中，可以将实际目标值反馈调整产线制程(inline process)，进而实现目标值的修正，具体方式可以是金属功能层(metal work function layer)的厚度调整，也可以是注入剂量(implant dose)的调整等方式。
目标值移位的方法各节点工艺不尽相同，例如65nm节点工艺主要是通过N/PMOSLDD(Lightly Doped Drain，轻掺杂漏极)离子注入浓度的多少来调整。LDD注入多则加快，注入少则变慢，具体剂量通过相应工艺制程的敏感度计算得出。如果是通过halo IMP(晕环离子注入，为了防止漏源之间直接沟通而加入的离子注入制程)调整的话，注入多则变慢，注入少则变快。
14nm节点工艺则主要通过metal work function layer(金属功能层)的厚度增加与减少来做调整。
于一实施例中，也可以基于最终器件窗口和实际目标值生成器件窗口修正指令，并直接发送窗口修正指令至制程节点。
上述方法，通过die的器件性能而非曝光区域(shot)的器件性能来分类芯片，避免了因器件均匀性造成的芯片实际器件性能表征不准确的影响。在芯片内靠近重要模块监控其性能，而非用远处的切割道WAT testkey监控,避免了pattern effect(图形效应)等效应的影响。可以更广泛更快速选样本，即每批lot每片wafer每颗芯片(die)都会进行器件性能收集，则窗口检验的样本选择更广泛(特别是shot内die多的情况)，不局限于corner lot，可以从生产线上所有lot中直接筛选所需的器件快慢适合的芯片(die)试样，周期短，速度快。
请参看图5，其为本申请一实施例的器件窗口检验装置500，该装置可应用于图1所示的电子设备1，并可以应用于如图2A至2B中所示的器件窗口检验场景中，以检验待测批次中每个晶圆20上每个芯片的器件窗口。该装置包括：获取模块501、分类模块502和检验模块503，各个模块的原理关系如下：
获取模块501，用于获取待测批次中每个晶圆20上每个芯片的器件性能信息，其中晶圆20芯片内设置有性能监控测试单元32，器件性能信息由性能监控测试单元32测试得到。详细参见上述实施例中对步骤301的描述。
分类模块502，用于根据每个芯片的器件性能信息，对晶圆20中的芯片进行分类。详细参见上述实施例中对步骤302的描述。
检验模块503，用于对分类后的芯片组做器件窗口检验，生成芯片产品的最终器件窗口。详细参见上述实施例中对步骤303的描述。
于一实施例中，分类模块502用于：将多个芯片的器件性能信息与预设性能阈值进行比对，按照器件速率的大小，将多个芯片划分成多个芯片组。详细参见上述实施例中对步骤402的描述。
于一实施例中，器件性能信息包括芯片的饱和电流。预设性能阈值为饱和电流阈值。将多个芯片的器件性能信息与预设目标值进行比对，按照器件速率的大小，将多个芯片划分成多个芯片组，包括：将饱和电流在饱和电流阈值限定的电流阈值范围内的芯片分入第一芯片组，将饱和电流大于电流阈值范围的芯片分入第二芯片组，将饱和电流小于电流阈值范围的芯片分入第三芯片组。详细参见上述实施例中对步骤402的描述。
于一实施例中，检验模块503用于：获取每个芯片组的良率信息。
基于良率信息和预设良率阈值，生成每芯片产品的最终器件窗口和最终器件窗口的实际目标值。详细参见上述实施例中对步骤403的描述。
于一实施例中，基于良率信息和预设良率阈值，生成芯片产品的最终器件窗口和最终器件窗口的实际目标值，包括：基于良率信息绘制芯片组的良率等高线。选取符合预设良率阈值的目标等高线，最终器件窗口为目标等高线所属的目标区域范围，实际目标值为目标区域范围的中心点值。详细参见上述实施例中对步骤404至步骤405的描述。
于一实施例中，还包括：反馈模块504，用于在选取符合预设良率阈值的目标等高线，最终器件窗口为目标等高线所属的目标区域范围，实际目标值为目标区域范围的中心点值之后，将最终器件窗口和实际目标值输出，并反馈给制程节点。详细参见上述实施例中对步骤406的描述。
于一实施例中，还包括：反馈模块504，还用于在选取符合预设良率阈值的目标等高线，最终器件窗口为目标等高线所属的目标区域范围，实际目标值为目标区域范围的中心点值之后，基于最终器件窗口和实际目标值生成器件窗口修正指令，并发送窗口修正指令至制程节点(process step)。详细参见上述实施例中对步骤406的描述。
上述器件窗口检验装置500的详细描述，请参见上述实施例中相关方法步骤的描述。
本发明实施例还提供了一种非暂态电子设备可读存储介质，包括：程序，当其在电子设备上运行时，使得电子设备可执行上述实施例中方法的全部或部分流程。其中，存储介质可为磁盘、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(RandomAccess Memory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等。存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种器件窗口检验方法，其特征在于，包括：
获取待测批次中每个晶圆上每个芯片的器件性能信息，其中所述芯片内设置有性能监控测试单元，所述器件性能信息由所述性能监控测试单元测试得到；
根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类；
对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口。
2.根据权利要求1所述的方法，其特征在于，所述根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类，包括：
将多个所述芯片的器件性能信息与预设性能阈值进行比对，按照器件速率的大小，将多个所述芯片划分成多个芯片组。
3.根据权利要求2所述的方法，其特征在于，所述器件性能信息包括所述芯片的饱和电流；所述预设性能阈值为饱和电流阈值；所述将多个所述芯片的器件性能信息与预设目标值进行比对，按照器件速率的大小，将多个所述芯片划分成多个芯片组，包括：
将所述饱和电流在所述饱和电流阈值限定的电流阈值范围内的芯片分入第一芯片组，将所述饱和电流大于所述电流阈值范围的芯片分入第二芯片组，将所述饱和电流小于所述电流阈值范围的芯片分入第三芯片组。
4.根据权利要求2所述的方法，其特征在于，所述对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口，包括：
获取每个所述芯片组的良率信息；
基于所述良率信息和预设良率阈值，生成所述芯片产品的所述最终器件窗口和所述最终器件窗口的实际目标值。
5.根据权利要求4所述的方法，其特征在于，所述基于所述良率信息和预设良率阈值，生成所述芯片产品的所述最终器件窗口和所述最终器件窗口的实际目标值，包括：
基于所述良率信息绘制所述芯片产品的良率等高线；
选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值。
6.根据权利要求5所述的方法，其特征在于，在所述选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值之后，还包括：
将所述最终器件窗口和所述实际目标值输出，并反馈给制程节点。
7.根据权利要求5所述的方法，其特征在于，在所述选取符合所述预设良率阈值的目标等高线，所述最终器件窗口为所述目标等高线所属的目标区域范围，所述实际目标值为所述目标区域范围的中心点值之后，还包括：
基于所述最终器件窗口和所述实际目标值生成窗口修正指令，并发送所述窗口修正指令至制程节点。
8.一种器件窗口检验装置，其特征在于，包括：
获取模块，用于获取待测批次中每个晶圆上每个芯片的器件性能信息，其中所述芯片内设置有性能监控测试单元，所述器件性能信息由所述性能监控测试单元测试得到；
分类模块，用于根据每个所述芯片的所述器件性能信息，对所述晶圆中的芯片进行分类；
检验模块，用于对分类后的芯片组做器件窗口检验，生成所述芯片产品的最终器件窗口。
9.一种电子设备，其特征在于，包括：
存储器，用以存储计算机程序；
处理器，用以执行如权利要求1至7中任一项所述的方法，以检验待测批次中每个晶圆上每个芯片的器件性能，并得出芯片产品的器件窗口。
10.一种非暂态电子设备可读存储介质，其特征在于，包括：程序，当其藉由电子设备运行时，使得所述电子设备执行权利要求1至7中任一项所述的方法。
CN202011616455.8A 2020-12-31 2020-12-31 器件窗口检验方法、装置、设备和存储介质 Active CN112698185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011616455.8A CN112698185B (zh) 2020-12-31 2020-12-31 器件窗口检验方法、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011616455.8A CN112698185B (zh) 2020-12-31 2020-12-31 器件窗口检验方法、装置、设备和存储介质

Publications (2)

Publication Number Publication Date
CN112698185A true CN112698185A (zh) 2021-04-23
CN112698185B CN112698185B (zh) 2023-07-21

Family

ID=75512764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011616455.8A Active CN112698185B (zh) 2020-12-31 2020-12-31 器件窗口检验方法、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN112698185B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641882A (zh) * 2021-07-06 2021-11-12 深圳天狼芯半导体有限公司 确定工艺角晶片的方法、装置、电子设备及可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120239178A1 (en) * 2011-03-15 2012-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Device performance parmeter tuning method and system
CN104124181A (zh) * 2013-04-23 2014-10-29 中芯国际集成电路制造(上海)有限公司 一种芯片良率调试的方法和晶圆
CN105206305A (zh) * 2015-09-22 2015-12-30 上海华虹宏力半导体制造有限公司 通过测试程序增加flash器件窗口的方法
CN105849643A (zh) * 2013-12-17 2016-08-10 Asml荷兰有限公司 良品率估计和控制
CN110146798A (zh) * 2019-03-29 2019-08-20 福建省福联集成电路有限公司 一种对失效芯粒的自动分析方法及系统
WO2019202595A1 (en) * 2018-04-16 2019-10-24 Proteantecs Ltd. Integrated circuit profiling and anomaly detection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120239178A1 (en) * 2011-03-15 2012-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Device performance parmeter tuning method and system
CN104124181A (zh) * 2013-04-23 2014-10-29 中芯国际集成电路制造(上海)有限公司 一种芯片良率调试的方法和晶圆
CN105849643A (zh) * 2013-12-17 2016-08-10 Asml荷兰有限公司 良品率估计和控制
CN105206305A (zh) * 2015-09-22 2015-12-30 上海华虹宏力半导体制造有限公司 通过测试程序增加flash器件窗口的方法
WO2019202595A1 (en) * 2018-04-16 2019-10-24 Proteantecs Ltd. Integrated circuit profiling and anomaly detection
CN110146798A (zh) * 2019-03-29 2019-08-20 福建省福联集成电路有限公司 一种对失效芯粒的自动分析方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641882A (zh) * 2021-07-06 2021-11-12 深圳天狼芯半导体有限公司 确定工艺角晶片的方法、装置、电子设备及可读存储介质

Also Published As

Publication number Publication date
CN112698185B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US7710137B2 (en) Method and apparatus for relative testing of integrated circuit devices
US8987010B1 (en) Microprocessor image correction and method for the detection of potential defects
US7441168B2 (en) Fault detecting method and layout method for semiconductor integrated circuit
US6567946B1 (en) Evaluation device of weighted fault coverage and evaluation method of the same
CN101561474A (zh) 可动态变更测试流程的测试方法
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
CN112698185B (zh) 器件窗口检验方法、装置、设备和存储介质
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
CN106599336B (zh) 半导体工艺模拟装置及方法以及计算装置
US7101722B1 (en) In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development
US7774670B2 (en) Method and apparatus for dynamically determining tester recipes
KR20180078897A (ko) 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템
CN109541427B (zh) 晶体管电性测试结构及测试方法
US7368933B2 (en) Method for testing standby current of semiconductor package
Gomez et al. Pinhole latent defect modeling and simulation for defect-oriented analog/mixed-signal testing
US20140244548A1 (en) System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data
Weckx et al. Characterization and simulation methodology for time-dependent variability in advanced technologies
US8862417B2 (en) Systems and methods for determining adjustable wafer acceptance criteria based on chip characteristics
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
US20110172941A1 (en) Screening apparatus, screening method, and program
US7822567B2 (en) Method and apparatus for implementing scaled device tests
CN115602238A (zh) 半导体器件的测试方法与半导体器件的测试装置
US9368416B2 (en) Continuous voltage product binning
US6931297B1 (en) Feature targeted inspection
CN116264168A (zh) 常温下筛选高温静态电流失效晶圆的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant