CN117169700B - 一种基于分组测试的芯片测试系统及方法 - Google Patents
一种基于分组测试的芯片测试系统及方法 Download PDFInfo
- Publication number
- CN117169700B CN117169700B CN202311451250.2A CN202311451250A CN117169700B CN 117169700 B CN117169700 B CN 117169700B CN 202311451250 A CN202311451250 A CN 202311451250A CN 117169700 B CN117169700 B CN 117169700B
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- equipment
- instruction
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 773
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000011217 control strategy Methods 0.000 claims abstract description 61
- 230000003993 interaction Effects 0.000 claims abstract description 51
- 238000004891 communication Methods 0.000 claims abstract description 42
- 230000008054 signal transmission Effects 0.000 claims description 6
- 238000010998 test method Methods 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于分组测试的芯片测试系统及方法,涉及通信技术领域,主要目的在于解决现有芯片测试效率低的问题。系统包括:主控设备,数据交互设备,至少一个测试子设备,以及与所述测试子设备连接的测试板卡,所述主控设备与所述数据交互设备进行数据连接,用于发送芯片测试指令,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息;所述数据交互设备与至少一个所述测试子设备进行通信连接,用于向所述测试子设备转发所述芯片测试指令;所述测试子设备,用于按照所述芯片测试指令向所述测试板卡中承载的至少一个待测试芯片发送测试控制指令,以按照与所述测试分组对应的测试控制策略对所述待测试芯片进行测试。
Description
技术领域
本发明涉及一种通信技术领域,特别是涉及一种芯片测试系统及方法。
背景技术
芯片作为微型电路为不同大型电子设备提供着硬件上的支持,在芯片生产出来之后,需要对芯片进行测试,以确保电子设备的正常运行,
目前,现有对芯片的测试仅仅是对于单个芯片做简单测试,如芯片是否通电,若进行全功能测试需要较长的测试时间,单个芯片测试时间较长,增加测试成本,从而降低了对芯片进行测试的效率。
发明内容
有鉴于此,本发明提供一种芯片测试系统及方法,主要目的在于解决现有芯片测试效率低的问题。
依据本发明一个方面,提供了 一种基于分组测试的芯片测试系统,包括:主控设备,数据交互设备,至少一个测试子设备,以及与所述测试子设备连接的测试板卡,
所述主控设备与所述数据交互设备进行数据连接,用于发送芯片测试指令,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息;
所述数据交互设备与至少一个所述测试子设备进行通信连接,用于向所述测试子设备转发所述芯片测试指令;
所述测试子设备,用于按照所述芯片测试指令向所述测试板卡中承载的至少一个待测试芯片发送测试控制指令,以按照与所述测试分组对应的测试控制策略对所述待测试芯片进行测试。
进一步地,所述主控设备,还用于获取所述待测试芯片的芯片功能信息、芯片布局信息,并基于芯片测试目标、所述芯片功能信息、所述芯片布局信息确定所述待测试芯片的测试分组信息;生成包含所述测试分组信息的所述芯片测试指令。
进一步地,所述测试子设备,具体用于当接收所述芯片测试指令后,基于所述芯片测试指令中携带的所述测试分组信息确定所述待测试芯片的测试控制策略,所述测试控制策略用于表征按照所述芯片测试目标对所述待测试芯片控制测试的测试时间、测试次序、板卡分组中至少一项的控制规则;生成包含所述测试控制策略的测试控制指令。
进一步地,所述测试子设备,具体还用于解析所述测试控制指令中的所述测试控制策略,并确定按照所述测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组;按照所述目标测试时间、所述目标测试次序、所述目标测试分组中至少一项控制所述测试板卡上的所述待测试芯片进行测试操作;其中,所述测试板卡上的所述待测试芯片为基于不同分组进行承载排布,每一分组的所述待测试芯片的芯片功能信息、芯片布局信息均相同。
进一步地,所述系统还包括通信设备,所述通信设备分别与所述数据交互设备以及对应的测试子设备进行数据连接,
所述通信设备,用于为所述数据交互设备以及所述测试子设备提供信号传输通道;
所述测试子设备,还用于当控制所述待测试芯片完成测试后,获取芯片测试结果,并将所述芯片测试结果通过所述通信设备发送至所述数据交换设备中,以通过所述数据交换设备转发至所述主控设备中。
依据本发明一个方面,提供了 一种基于分组测试的芯片测试方法,包括:
当主控设备生成芯片测试指令后,通过所述主控设备向数据交互设备发送所述芯片测试指令,以使所述数据交互设备向至少一个测试子设备转发所述芯片测试指令,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息;
当所述测试子设备接收所述芯片测试指令后,通过所述测试子设备生成测试控制指令;
通过所述测试子设备按照所述测试控制指令对应的测试控制策略控制测试板卡中承载的至少一个待测试芯片进行测试,所述测试控制策略为基于所述测试分组信息确定的。
进一步地,所述通过所述主控设备向数据交互设备发送所述芯片测试指令之前,所述方法还包括:
通过所述主控设备获取所述待测试芯片的芯片功能信息、芯片布局信息,并基于芯片测试目标、所述芯片功能信息、所述芯片布局信息确定所述待测试芯片的测试分组信息;
通过所述主控设备生成包含所述测试分组信息的所述芯片测试指令。
进一步地,所述通过所述测试子设备生成测试控制指令包括:
当所述测试子设备接收所述芯片测试指令后,基于所述芯片测试指令中携带的所述测试分组信息确定所述待测试芯片的测试控制策略,所述测试控制策略用于表征按照所述芯片测试目标对所述待测试芯片控制测试的测试时间、测试次序、板卡分组中至少一项的控制规则;
通过所述测试子设备生成包含所述测试控制策略的测试控制指令。
进一步地,所述通过所述测试子设备按照所述测试控制指令控制测试板卡中承载的至少一个待测试芯片进行测试包括:
通过所述测试子设备解析所述测试控制指令中的所述测试控制策略,并确定按照所述测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组;
通过所述测试子设备按照所述目标测试时间、所述目标测试次序、所述目标测试分组控制所述测试板卡上的所述待测试芯片进行测试操作;
其中,所述测试板卡上的所述待测试芯片为基于不同分组进行承载排布,每一分组的所述待测试芯片的芯片功能信息、芯片布局信息均相同。
进一步地,所述方法还包括:
当控制所述待测试芯片完成测试后,通过所述测试子设备获取芯片测试结果,并将所述芯片测试结果通过通信设备发送至所述数据交换设备中,以通过所述数据交换设备转发至所述主控设备中;
其中,所述通信设备用于为所述数据交互设备以及所述测试子设备提供信号传输通道。
借由上述技术方案,本发明实施例提供的技术方案至少具有下列优点:
本发明提供了一种基于分组测试的芯片测试系统及方法,与现有技术相比,本发明实施例系统包括:主控设备,数据交互设备,至少一个测试子设备,以及与所述测试子设备连接的测试板卡,所述主控设备与所述数据交互设备进行数据连接,用于发送芯片测试指令,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息;所述数据交互设备与至少一个所述测试子设备进行通信连接,用于向所述测试子设备转发所述芯片测试指令;所述测试子设备,用于按照所述芯片测试指令向所述测试板卡中承载的至少一个待测试芯片发送测试控制指令,以按照与所述测试分组对应的测试控制策略对所述待测试芯片进行测试,实现多芯片并行或异步的测试目的,减少芯片的测试成本,从而提高芯片的测试效率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了本发明实施例提供的一种基于分组测试的芯片测试系统组成框图;
图2示出了本发明实施例提供的另一种基于分组测试的芯片测试系统组成框图;
图3示出了本发明实施例提供的一种基于分组测试的芯片测试方法流程图;
图4示出了本发明实施例提供的一种基于分组测试的芯片测试系统数据通信结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明实施例提供一种基于分组测试的芯片测试系统,如图1所示,包括:主控设备101,数据交互设备102,至少一个测试子设备103,以及与所述测试子设备连接的测试板卡104,
所述主控设备101与所述数据交互设备102进行数据连接,用于发送芯片测试指令;
所述数据交互设备102与至少一个所述测试子设备103进行通信连接,用于向所述测试子设备103转发所述芯片测试指令;
所述测试子设备103,用于按照所述芯片测试指令向所述测试板卡104中承载的至少一个待测试芯片发送测试控制指令,以对所述待测试芯片进行测试。
本发明实施例中,如图1所示,当前芯片测试系统中,主控设备101作为上位机,可以为云端服务器或终端处理器,数据交互设备102作为芯片测试指令的中转站,可以为具有片选功能的单片机或处理器,测试子设备103作为与每个测试板卡104相连接的测试控制子单元,可以为具有测试控制功能的控制器,测试板卡104为承载多个芯片的板卡测试座,如包括64个soket座,以插入64个芯片,此时,64个芯片,可以以8×8矩阵的形式排列于测试板卡之上,本发明实施例不做具体限定。另外,主控设备101、数据交互设备102、测试子设备103、测试板卡104之间的数据连接方式,可以为有线连接,也可以为无线连接,本发明实施例中不做具体限定。
需要说明的是,测试人员可以在主控设备101中录入对芯片进行测试的芯片测试目标,主控设备101基于芯片测试目标生成芯片测试指令,发送至数据交换单元102中,数据交换单元102基于芯片测试指令确定需要控制芯片测试的测试子设备103,并向对应的测试子设备103发送此芯片测试指令。测试子设备103接收到芯片测试指令后,生成测试控制指令,并基于此测试控制指令控制测试板卡中对应的待测试芯片进行测试。其中,芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息,以按照测试分组信息确定测试控制策略,以按照与测试分组对应的测试控制策略对待测试芯片进行测试。
在另一个本发明实施例中,所述主控设备,还用于获取所述待测试芯片的芯片功能信息、芯片布局信息,并基于芯片测试目标、所述芯片功能信息、所述芯片布局信息确定所述待测试芯片的测试分组信息;生成包含所述测试分组信息的所述芯片测试指令。
为了实现灵活地芯片测试目的,在主控设备中,可以预先基于程序编码方式编辑生成芯片测试指令的具体执行逻辑,具体的,可以为首先获取待测试芯片的芯片功能信息、以及芯片布局信息。其中,芯片功能信息用于表征芯片执行处理数据的具体功能内容,包括但不限于数据处理功能芯片、指令控制功能芯片等,芯片布局信息用于表征芯片各引脚的布局,包括但不限于引脚数量、以及引脚的功能等,本发明实施例不做具体限定。在主控设备中,可以通过测试人员录入的方式存储不同待测试芯片的芯片功能信息以及芯片布局信息,以基于芯片测试目标、芯片测试功能信息、芯片布局信息确定待测试芯片的测试分组信息,此时,测试分组信息用于表征全部待测试信息按照不同的测试控制策略进行分组测试的数量、组数等信息,从而按照测试分组信息生成芯片测试的指令。其中,芯片测试目标用于表征对芯片进行测试的目的指标,包括但不限于工作时长、芯片温度、芯片功率等,本发明实施例不做具体限定。
需要说明的是,主控设备在确定测试分组信息时,可以基于不同测试板卡上不同功能的芯片、以及不同引脚布局得到芯片进行分组确定,具体的,相同的芯片功能信息以及相同的芯片布局信息可以分类至一个测试分组中,不同的测试分组中芯片功能信息以及芯片布局信息可以相同,也可以不同,本发明实施例不做具体限定。另外,在确定测试分组时,可以基于测试人员对待测试芯片处于测试板卡中数量、板卡矩阵布局、测试子设备的个数进行选取配置,也可以基于预先写入的分组映射关系进行配置,以便在需要确定测试分组信息时,基于分组映射关系中不同测试板卡中承载芯片数量、板卡矩阵布局、测试子设备的个数与测试分组之间的关系进行匹配确定,本发明实施例中不做具体限定。同时,主控设备在生成包含测试分组信息的所述芯片测试指令时,可以将指示每一个测试子设备的芯片测试指令单独进行生成,也可以生成一个包含指示全部测试子设备进行测试的芯片测试指令,以发送给测试子设备进行解析,本发明实施例不做具体限定。
在另一个本发明实施例中,所述测试子设备,具体用于当接收所述芯片测试指令后,基于所述芯片测试指令中携带的所述测试分组信息确定所述待测试芯片的测试控制策略;生成包含所述测试控制策略的测试控制指令。
为了满足不同测试控制方法,测试子设备在接收到数据交互单元转发的芯片测试指令后,基于芯片测试指令中携带的测试分组信息确定待测试芯片的测试控制策略,以按照测试控制策略对待测试芯片进行控制测试。其中,测试控制策略用于表征对按照芯片测试目标、测试分组信息对待测试芯片控制测试时间、测试次序的测试规则,例如,芯片测试目标为芯片初始化时长,测试板卡上承载有64个待测试芯片,测试控制策略可以配置为每隔5分钟对芯片进行初始化控制,并记录初始化时间,又如,芯片测试目标为芯片温度,测试板卡上承载有64个待测试芯片,测试控制策略可以配置为控制启动8×8矩阵中一行芯片或一列通电后1小时检测一次芯片温度,持续通电5小时后,变更下一行或下一列芯片进行通电温度测试,此时,即按照确定的测试控制策略生成对应的测试控制指令即可,以通过控制信号控制待测试芯片的测试,本发明实施例不做具体限定。
需要说明的是,测试子设备作为对待测试芯片进行选择控制的处理器,在选择待测试芯片时,还可以基于生成片选真值表的形式选择针对不同测试控制策略的待测试芯片,例如,每个soket座放一颗芯片,一个测试板卡中共放置64颗芯片,形成8×8矩阵,确定的测试分组信息为每一列为一组,每组中的芯片处理数据、时钟线连接到一起,片选信号由3-8译码器输出控制,其中,第一组为A组,芯片ID为A1-A8,即排列第8组8颗芯片的ID为H1-H8,从而生成片选控制信号真值,以在生成测试控制信号时,基于片选信号进行测试控制。
在另一个本发明实施例中,所述测试子设备,具体还用于解析所述测试控制指令中的所述测试控制策略,并确定按照所述测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组;按照所述目标测试时间、所述目标测试次序、所述目标测试分组中至少一项控制所述测试板卡上的所述待测试芯片进行测试操作。
为了使测试子设备满足不同的芯片测试需求,测试子设备在控制待测试芯片进行测试操作时,由于生成的测试控制指令中包括测试控制策略,因此,在触发测试操作时,测试子设备首先解析芯片测试指令中的测试控制策略以确定待测试芯片按照测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组中的至少一项。其中,目标测试时间即为待测试芯片进行测试控制的目标时间,目标测试次序为测试板卡中各个板卡分组进行测试的次序,目标测试分组即为测试板卡中进行相同控制测试的板卡分组,例如,测试板卡中包含8行、8列,按照每一行为一个板卡分组,目标测试分组可以为2行为一组、4行为一组或者2列为一组、4列为一组,本发明实施例不做具体限定。当测试子设备确定目标测试时间、目标测试次序、目标测试分组中至少一项后,测试子设备按照目标测试时间、目标测试次序、目标测试分组中至少一项控制测试板卡上的待测试芯片进行测试操作,本发明实施例不做具体限定。
需要说明的是,测试板卡上的待测试芯片为基于不同分组进行承载排布,每一分组的待测试芯片的芯片功能信息、芯片布局信息均相同。同时,测试子设备在确定待测试芯片按照测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组中至少一项时,由于测试控制策略是用于表征对待测试芯片进行测试控制的规则,因此,针对此测试控制策略可以确定出针对哪些待测试芯片控制测试,即确定出目标测试时间、目标测试次序、目标测试分组即可。具体的,可以在测试子设备中录入已配置的控制选取规则,即针对不同的测试控制策略可选取的测试时间、各板卡分组测试的测试次序、各板卡分组的测试分组之间的选取关系,以便自动进行适配,从而提高芯片的灵活测试效果。
在另一个本发明实施例中,如图2所示,所述系统还包括通信设备105,所述通信设备105分别与所述数据交互设备102以及对应的测试子设备103进行数据连接,
所述通信设备105,用于为所述数据交互设备102以及所述测试子设备103提供信号传输通道;
所述测试子设备103,还用于当控制所述待测试芯片完成测试后,获取芯片测试结果,并将所述芯片测试结果通过所述通信设备105发送至所述数据交换设备102中,以通过所述数据交换设备102转发至所述主控设备101中。
为了满足芯片测试系统的数据传输需求,芯片测试系统中还包括通信设备105,每一个测试子设备103均配置连接有一个对应的通信设备105,如通信设备1到N,每个通信设备带有固定分配的地址,通过主控设备分配到每个通信设备中,以用来区分每个测试子单元的芯片测试指令。每一个芯片测试指令在测试交互设备102中转之后,若芯片测试指令为一个,则可以向全部的通信设备105中进行发送,以传输至测试子设备103中进行解析,是否包含有指示本测试子设备103的指令,若芯片测试指令为多个,可以通过芯片测试指令中携带对应的通信地址,在数据交互设备102中进行识别分发至对应的通信设备105中,以减少各个测试子设备的处理压力,本发明实施例不做具体限定。
另外,当各个待测芯片完成测试后,测试子设备103获取芯片测试结果,并将芯片测试结果通过通信设备105发送至数据交换设备102中,以通过数据交换设备102转发至主控设备101中,测试人员可以基于主控设备101中的测试界面来查看测试结果。
本发明实施例提供了一种基于分组测试的芯片测试系统,与现有技术相比,本发明实施例系统包括:主控设备,数据交互设备,至少一个测试子设备,以及与所述测试子设备连接的测试板卡,所述主控设备与所述数据交互设备进行数据连接,用于发送芯片测试指令;所述数据交互设备与至少一个所述测试子设备进行通信连接,用于向所述测试子设备转发所述芯片测试指令;所述测试子设备,用于按照所述芯片测试指令向所述测试板卡中承载的至少一个待测试芯片发送测试控制指令,以按照与所述测试分组对应的测试控制策略对所述待测试芯片进行测试,实现多芯片并行或异步的测试目的,减少芯片的测试成本,从而提高芯片的测试效率。
进一步的,作为对上述图1所示系统的实现,本发明实施例提供了另一种芯片测试方法,如图3所示,该方法包括:
201、当主控设备生成芯片测试指令后,通过所述主控设备向数据交互设备发送所述芯片测试指令,以使所述数据交互设备向至少一个测试子设备转发所述芯片测试指令;
202、当所述测试子设备接收所述芯片测试指令后,通过所述测试子设备生成测试控制指令;
203、通过所述测试子设备按照所述测试控制指令对应的测试控制策略控制测试板卡中承载的至少一个待测试芯片进行测试。
本发明实施例中,主控设备作为上位机,可以为云端服务器或终端处理器,数据交互设备作为芯片测试指令的中转站,可以为具有片选功能的单片机或处理器,测试子设备作为与每个测试板卡相连接的测试控制子单元。测试人员可以在主控设备中录入对芯片进行测试的芯片测试目标,主控设备基于芯片测试目标生成芯片测试指令,发送至数据交换单元中,数据交换单元基于芯片测试指令确定需要控制芯片测试的测试子设备,并向对应的测试子设备发送此芯片测试指令。测试子设备接收到芯片测试指令后,生成测试控制指令,并基于此测试控制指令控制测试板卡中对应的待测试芯片进行测试。其中,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息,以按照与测试分组对应的测试控制策略对所述待测试芯片进行测试。
需要说明的是,当主控设备发送芯片测试指令之前,还可以通过指令播报的方式对各个测试子设备上的待测试芯片进行测试初始化,以排除芯片测试过程中因安插错误而造成的测试异常情况。具体的,在测试人员完成全部待测芯片的安插后,主控设备按照播报时间间隔向全部的测试子设备发送芯片初始化指令,此时,初始化指示各个测试子设备向全部卡座进行电压引脚端的通电,并反馈各个引脚端的通电结果。若全部引脚端通电正常,则说明待测芯片安插正常,若引脚端通电异常,则说明存在芯片安插异常的芯片,因此,主控制设备生成初始化异常的结果,以指示测试人员进行重新安插或更换芯片即可,本发明实施例不做具体限定。
在另一个本发明实施例中,为了进一步限定及说明,步骤通过所述主控设备向数据交互设备发送所述芯片测试指令之前,所述方法还包括:
通过所述主控设备获取所述待测试芯片的芯片功能信息、芯片布局信息,并基于芯片测试目标、所述芯片功能信息、所述芯片布局信息确定所述待测试芯片的测试分组信息;
通过所述主控设备生成包含所述测试分组信息的所述芯片测试指令。
为了实现灵活地芯片测试目的,在主控设备中,可以预先基于程序编码方式编辑生成芯片测试指令的具体执行逻辑,具体的,可以为首先获取待测试芯片的芯片功能信息、以及芯片布局信息。其中,芯片功能信息用于表征芯片执行处理数据的具体功能内容,包括但不限于数据处理功能芯片、指令控制功能芯片等,芯片布局信息用于表征芯片各引脚的布局,包括但不限于引脚数量、以及引脚的功能等,本发明实施例不做具体限定。在主控设备中,可以通过测试人员录入的方式存储不同待测试芯片的芯片功能信息以及芯片布局信息,以基于芯片测试目标、芯片测试功能信息、芯片布局信息确定待测试芯片的测试分组信息。此时,测试分组信息用于表征全部待测试信息按照不同的测试控制策略进行分组测试的数量、组数等信息,即不同的测试分组可以匹配不同的测试控制策略,从而按照测试分组信息生成芯片测试的指令。其中,芯片测试目标用于表征对芯片进行测试的目的指标,包括但不限于工作时长、芯片温度、芯片功率等,本发明实施例不做具体限定。
需要说明的是,主控设备在确定测试分组信息时,可以基于测试板卡上的不同功能的芯片、以及不同引脚布局的芯片按照芯片测试目标进行分组确定,具体的,相同的芯片功能信息以及相同的芯片布局信息可以分类至一个测试分组中,不同的测试分组中芯片功能信息以及芯片布局信息可以相同,也可以不同,本发明实施例不做具体限定。另外,在确定测试分组时,可以基于测试人员对待测试芯片处于测试板卡中数量、板卡矩阵布局、测试子设备的个数进行选取配置,也可以基于预先写入的分组映射关系进行配置,以便在需要确定测试分组信息时,基于分组映射关系中不同测试板卡中承载芯片数量、板卡矩阵布局与芯片测试目标对应的测试分组之间的关系进行匹配确定,本发明实施例中不做具体限定。同时,主控设备在生成包含测试分组信息的所述芯片测试指令时,可以将指示每一个测试子设备的芯片测试指令单独进行生成,也可以生成一个包含指示全部测试子设备进行测试的芯片测试指令,以发送给测试子设备进行解析,本发明实施例不做具体限定。
在一个具体的实施场景中,分组映射关系中记录测试板卡a、b中承载芯片数量分别为64与16,板卡矩阵布局分别为8×8、4×4,芯片测试目标为芯片温度、芯片启动时长对应的测试分组之间的关系,即可以查询到测试板卡a中前4行芯片与测试板卡中的全部芯片作为芯片温度测试目标的分组1,测试板卡a中后4行芯片作为芯片启动时长测试目标的分组2,本发明实施例不做具体限定。另外,各个测试分组之间可以包含相同的芯片,也可以包含不同的芯片,本发明实施例不做具体限定。
在另一个本发明实施例中,为了进一步限定及说明,步骤通过所述测试子设备生成测试控制指令包括:
当所述测试子设备接收所述芯片测试指令后,基于所述芯片测试指令中携带的所述测试分组信息确定所述待测试芯片的测试控制策略;
通过所述测试子设备生成包含所述测试控制策略的测试控制指令。
为了满足不同测试控制方法,测试子设备在接收到数据交互单元转发的芯片测试指令后,基于芯片测试指令中携带的测试分组信息确定待测试芯片的测试控制策略,以按照测试控制策略对待测试芯片进行控制测试。其中,测试控制策略用于表征对按照芯片测试目标、测试分组信息对待测试芯片控制测试时间、测试次序的测试规则,例如,芯片测试目标为芯片初始化时长,测试板卡上承载有64个待测试芯片,测试控制策略可以配置为每隔5分钟对芯片进行初始化控制,并记录初始化时间,又如,芯片测试目标为芯片温度,测试板卡上承载有64个待测试芯片,测试控制策略可以配置为控制启动8×8矩阵中一行芯片或一列芯片(一个测试分组)通电后1小时检测一次芯片温度,持续通电5小时后,变更下一行或下一列芯片(下一个测试分组)进行通电温度测试,此时,即按照确定的测试控制策略生成对应的测试控制指令即可,以通过控制信号控制待测试芯片的测试,本发明实施例不做具体限定。
需要说明的是,测试子设备作为对待测试芯片进行选择控制的处理器,在选择待测试芯片时,还可以基于生成片选真值表的形式选择针对不同测试控制策略的待测试芯片,例如,每个soket座放一颗芯片,一个测试板卡中共放置64颗芯片,形成8×8矩阵,确定的测试分组信息为每一列为一组,每组中的芯片处理数据、时钟线连接到一起,片选信号由3-8译码器输出控制,其中,第一组为A组,芯片ID为A1-A8,即排列第8组8颗芯片的ID为H1-H8,从而生成片选控制信号真值,以在生成测试控制信号时,基于片选信号进行测试控制。
在另一个本发明实施例中,为了进一步限定及说明,步骤通过所述测试子设备按照所述测试控制指令控制测试板卡中承载的至少一个待测试芯片进行测试包括:
通过所述测试子设备解析所述测试控制指令中的所述测试控制策略,并确定按照所述测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组;
通过所述测试子设备按照所述目标测试时间、所述目标测试次序、所述目标测试分组控制所述测试板卡上的所述待测试芯片进行测试操作。
为了使测试子设备满足不同的芯片测试需求,测试子设备在控制待测试芯片进行测试操作时,由于生成的测试控制指令中包括测试控制策略,因此,在触发测试控制操作时,测试子设备首先解析芯片测试指令中的测试控制策略以确定待测试芯片按照测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组中的至少一项。其中,目标测试时间即为待测试芯片进行测试控制的目标时间,目标测试次序为测试板卡中各个板卡分组进行测试的次序,目标测试分组即为测试板卡中进行相同控制测试的分组待测试芯片,例如,测试板卡中包含8行、8列,目标测试分组可以为2行为一组、4行为一组或者2列为一组、4列为一组,此时,一个目标测试分组的测试控制是一致的,本发明实施例不做具体限定。当测试子设备确定目标测试时间、目标测试次序、目标测试分组后,测试子设备按照目标测试时间、目标测试次序、目标测试分组控制测试板卡上的待测试芯片进行测试操作,本发明实施例不做具体限定。
需要说明的是,测试板卡上的待测试芯片为基于不同分组进行承载排布,每一分组的待测试芯片的芯片功能信息、芯片布局信息均相同。同时,测试子设备在确定待测试芯片按照测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组时,由于测试控制策略是用于表征对待测试芯片进行测试控制的规则,因此,针对此测试控制策略可以确定出针对哪些待测试芯片控制测试,即确定出目标测试时间、目标测试次序、目标测试分组即可。具体的,可以在测试子设备中录入已配置的控制选取规则,即针对不同的测试控制策略可选取的测试时间、各测试分组的测试次序、各测试分组中的待测试芯片之间的选取关系,以便自动进行适配,从而提高芯片的灵活测试效果。
在另一个本发明实施例中,为了进一步限定及说明,步骤还包括:
当控制所述待测试芯片完成测试后,通过所述测试子设备获取芯片测试结果,并将所述芯片测试结果通过所述通信设备发送至所述数据交换设备中,以通过所述数据交换设备转发至所述主控设备中。
为了满足芯片测试结果的有效展示,当各个待测芯片完成测试后,测试子设备获取芯片测试结果,并将芯片测试结果通过通信设备发送至数据交换设备中,以通过数据交换设备转发至主控设备中,测试人员可以基于主控设备中的测试界面来查看测试结果。
需要说明的是,芯片测试系统中还包括通信设备,为数据交互设备以及所述测试子设备提供信号传输通道。其中,每一个测试子设备均配置连接有一个对应的通信设备,如图4所示,如通信设备1到N,每个通信设备带有固定分配的地址,通过主控设备分配到每个通信设备中,以用来区分每个测试子单元的芯片测试指令。每一个芯片测试指令在测试交互设备中转之后,若芯片测试指令为一个,则可以向全部的通信设备中进行发送,以传输至测试子设备中进行解析,是否包含有指示本测试子设备的指令,若芯片测试指令为多个,可以通过芯片测试指令中携带对应的通信地址,在数据交互设备中进行识别分发至对应的通信设备中,以减少各个测试子设备的处理压力,本发明实施例不做具体限定。
本发明提供了一种芯片测试方法,与现有技术相比,本发明实施例系统当主控设备生成芯片测试指令后,通过所述主控设备向数据交互设备发送所述芯片测试指令,以使所述数据交互设备向至少一个测试子设备转发所述芯片测试指令;当所述测试子设备接收所述芯片测试指令后,通过所述测试子设备生成测试控制指令;通过所述测试子设备按照所述测试控制指令控制测试板卡中承载的至少一个待测试芯片进行测试,实现多芯片并行或异步的测试目的,减少芯片的测试成本,从而提高芯片的测试效率。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明实施例中不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包括在本发明的保护范围之内。
Claims (6)
1.一种基于分组测试的芯片测试系统,其特征在于,包括:主控设备,数据交互设备,至少一个测试子设备,以及与所述测试子设备连接的测试板卡,
所述主控设备与所述数据交互设备进行数据连接,用于发送芯片测试指令,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息;
所述数据交互设备与至少一个所述测试子设备进行通信连接,用于向所述测试子设备转发所述芯片测试指令;
所述测试子设备,用于按照所述芯片测试指令向所述测试板卡中承载的至少一个待测试芯片发送测试控制指令,以按照与所述测试分组对应的测试控制策略对所述待测试芯片进行测试;
其中,所述主控设备,还用于获取所述待测试芯片的芯片功能信息、芯片布局信息,并基于芯片测试目标、所述芯片功能信息、所述芯片布局信息确定所述待测试芯片的测试分组信息;生成包含所述测试分组信息的所述芯片测试指令;
所述测试子设备,具体用于当接收所述芯片测试指令后,基于所述芯片测试指令中携带的所述测试分组信息确定所述待测试芯片的测试控制策略,所述测试控制策略用于表征按照所述芯片测试目标对所述待测试芯片控制测试的测试时间、测试次序、板卡分组中至少一项的控制规则;生成包含所述测试控制策略的测试控制指令。
2.根据权利要求1所述的系统,其特征在于,
所述测试子设备,具体还用于解析所述测试控制指令中的所述测试控制策略,并确定按照所述测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组;按照所述目标测试时间、所述目标测试次序、所述目标测试分组中至少一项控制所述测试板卡上的所述待测试芯片进行测试操作;其中,所述测试板卡上的所述待测试芯片为基于不同分组进行承载排布,每一分组的所述待测试芯片的芯片功能信息、芯片布局信息均相同。
3.根据权利要求1或2所述的系统,其特征在于,所述系统还包括通信设备,所述通信设备分别与所述数据交互设备以及对应的测试子设备进行数据连接,
所述通信设备,用于为所述数据交互设备以及所述测试子设备提供信号传输通道;
所述测试子设备,还用于当控制所述待测试芯片完成测试后,获取芯片测试结果,并将所述芯片测试结果通过所述通信设备发送至所述数据交互设备中,以通过所述数据交互设备转发至所述主控设备中。
4.一种芯片测试方法,其特征在于,包括:
当主控设备生成芯片测试指令后,通过所述主控设备向数据交互设备发送所述芯片测试指令,以使所述数据交互设备向至少一个测试子设备转发所述芯片测试指令,所述芯片指令中携带有基于芯片功能信息、芯片布局信息得到的测试分组信息;
当所述测试子设备接收所述芯片测试指令后,通过所述测试子设备生成测试控制指令;
通过所述测试子设备按照所述测试控制指令对应的测试控制策略控制测试板卡中承载的至少一个待测试芯片进行测试,所述测试控制策略为基于所述测试分组信息确定的;
其中,所述通过所述主控设备向数据交互设备发送所述芯片测试指令之前,所述方法还包括:
通过所述主控设备获取所述待测试芯片的芯片功能信息、芯片布局信息,并基于芯片测试目标、所述芯片功能信息、所述芯片布局信息确定所述待测试芯片的测试分组信息;
通过所述主控设备生成包含所述测试分组信息的所述芯片测试指令;
所述通过所述测试子设备生成测试控制指令包括:
当所述测试子设备接收所述芯片测试指令后,基于所述芯片测试指令中携带的所述测试分组信息确定所述待测试芯片的测试控制策略,所述测试控制策略用于表征按照所述芯片测试目标对所述待测试芯片控制测试的测试时间、测试次序、板卡分组中至少一项的控制规则;
通过所述测试子设备生成包含所述测试控制策略的测试控制指令。
5.根据权利要求4所述的方法,其特征在于,所述通过所述测试子设备按照所述测试控制指令控制测试板卡中承载的至少一个待测试芯片进行测试包括:
通过所述测试子设备解析所述测试控制指令中的所述测试控制策略,并确定按照所述测试控制策略驱动测试控制的目标测试时间、目标测试次序、目标测试分组;
通过所述测试子设备按照所述目标测试时间、所述目标测试次序、所述目标测试分组控制所述测试板卡上的所述待测试芯片进行测试操作;
其中,所述测试板卡上的所述待测试芯片为基于不同分组进行承载排布,每一分组的所述待测试芯片的芯片功能信息、芯片布局信息均相同。
6.根据权利要求4或5所述的方法,其特征在于,所述方法还包括:
当控制所述待测试芯片完成测试后,通过所述测试子设备获取芯片测试结果,并将所述芯片测试结果通过通信设备发送至所述数据交互设备中,以通过所述数据交互设备转发至所述主控设备中;
其中,所述通信设备用于为所述数据交互设备以及所述测试子设备提供信号传输通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311451250.2A CN117169700B (zh) | 2023-11-03 | 2023-11-03 | 一种基于分组测试的芯片测试系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311451250.2A CN117169700B (zh) | 2023-11-03 | 2023-11-03 | 一种基于分组测试的芯片测试系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117169700A CN117169700A (zh) | 2023-12-05 |
CN117169700B true CN117169700B (zh) | 2024-02-23 |
Family
ID=88939890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311451250.2A Active CN117169700B (zh) | 2023-11-03 | 2023-11-03 | 一种基于分组测试的芯片测试系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117169700B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117995255B (zh) * | 2024-04-02 | 2024-07-02 | 中科鉴芯(北京)科技有限责任公司 | 存储器自测试动态分组方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6721276B1 (en) * | 2000-06-29 | 2004-04-13 | Cisco Technology, Inc. | Automated microcode test packet generation engine |
CN111781488A (zh) * | 2020-06-24 | 2020-10-16 | 芯佰微电子(北京)有限公司 | 芯片与芯片测试系统 |
CN111833959A (zh) * | 2020-07-20 | 2020-10-27 | 北京百度网讯科技有限公司 | 存储器的测试的方法、装置、电子设备和计算机可读存储介质 |
CN217112613U (zh) * | 2022-03-03 | 2022-08-02 | 中国安全防伪证件研制中心 | 一种芯片测试设备 |
CN116721691A (zh) * | 2023-06-29 | 2023-09-08 | 深圳国微福芯技术有限公司 | 芯片存储器的测试方法、存储介质 |
CN116737482A (zh) * | 2023-08-10 | 2023-09-12 | 上海孤波科技有限公司 | 一种芯片测试数据的实时收集方法、装置及电子设备 |
-
2023
- 2023-11-03 CN CN202311451250.2A patent/CN117169700B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6721276B1 (en) * | 2000-06-29 | 2004-04-13 | Cisco Technology, Inc. | Automated microcode test packet generation engine |
CN111781488A (zh) * | 2020-06-24 | 2020-10-16 | 芯佰微电子(北京)有限公司 | 芯片与芯片测试系统 |
CN111833959A (zh) * | 2020-07-20 | 2020-10-27 | 北京百度网讯科技有限公司 | 存储器的测试的方法、装置、电子设备和计算机可读存储介质 |
CN217112613U (zh) * | 2022-03-03 | 2022-08-02 | 中国安全防伪证件研制中心 | 一种芯片测试设备 |
CN116721691A (zh) * | 2023-06-29 | 2023-09-08 | 深圳国微福芯技术有限公司 | 芯片存储器的测试方法、存储介质 |
CN116737482A (zh) * | 2023-08-10 | 2023-09-12 | 上海孤波科技有限公司 | 一种芯片测试数据的实时收集方法、装置及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN117169700A (zh) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117169700B (zh) | 一种基于分组测试的芯片测试系统及方法 | |
EP0204507A2 (en) | System configuration tracing method and apparatus | |
CN112214366B (zh) | 测试方法、装置、系统、设备及介质 | |
CN115361327B (zh) | 一种自动化测试网卡ncsi命令的方法、装置、终端及介质 | |
US8516430B2 (en) | Test apparatus and circuit apparatus | |
CN111381150B (zh) | 芯片自动验证系统及其方法 | |
CN109660386B (zh) | 一种半导体存储器老化测试系统软件升级方法 | |
US6901541B2 (en) | Memory testing method and apparatus | |
US8391162B2 (en) | Apparatus and method for testing SMNP cards | |
CN116910160B (zh) | 一种老练测试一体机用的pattern文件快速下发方法 | |
CN111752785B (zh) | 一种sata信号的测试系统和方法 | |
CN117076214A (zh) | 服务器硬盘背板拨码防呆检测方法、系统、终端及介质 | |
KR20050109548A (ko) | 시험 장치 및 설정 방법 | |
CN116226019A (zh) | 一种基于通用控制器的多种类io板卡管理系统与方法 | |
CN115267489A (zh) | 一种芯片测试方法、系统及测试装置 | |
CN115827342A (zh) | 一种测试治具、测试系统和ocp网卡测试方法 | |
CN106610913A (zh) | 卡池的处理方法及装置、卡池系统 | |
CN114880972A (zh) | 支持错误注入验证测试的验证方法、计算机可读介质 | |
EP0145194A1 (en) | Automatic test equipment | |
CN112798932A (zh) | 一种多芯片兼容测试方法及装置 | |
CN112462246A (zh) | 边界扫描测试系统及其方法 | |
CN111858781A (zh) | 一种基于预设通信协议的仿真方法及装置 | |
CN116227427B (zh) | 验证方法、验证装置、介质及电子设备 | |
CN114779057B (zh) | 一种输入门限电压自动验证系统、方法及电子设备 | |
CN117667818B (zh) | 信号传输结构、服务器以及信号传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |