CN111752785B - 一种sata信号的测试系统和方法 - Google Patents
一种sata信号的测试系统和方法 Download PDFInfo
- Publication number
- CN111752785B CN111752785B CN202010606043.XA CN202010606043A CN111752785B CN 111752785 B CN111752785 B CN 111752785B CN 202010606043 A CN202010606043 A CN 202010606043A CN 111752785 B CN111752785 B CN 111752785B
- Authority
- CN
- China
- Prior art keywords
- test
- sata
- control module
- tested
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 358
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004891 communication Methods 0.000 claims abstract description 22
- 230000000694 effects Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
Abstract
本申请公开了一种SATA信号的测试系统,包括:示波器;测试主机;第一自动测试控制器,用于在示波器与测试主机通信连接,且SATA项目测试控制模块接收到测试指令之后,从SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送;第二自动测试控制器,用于在示波器与测试主机通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块;在接收到任意一项测试所需要的测试码型时,通过码型输出控制模块控制被测试的SATA端口将该测试码型发送至示波器,以得到该项测试的测试结果。应用本申请的方案,有利于提高测试效率,降低误操作概率。本申请还提供了一种SATA信号的测试方法,具有相应技术效果。
Description
技术领域
本发明涉及信号测试技术领域,特别是涉及一种SATA信号的测试系统和方法。
背景技术
SATA(Serial Advanced Technology Attachment,串行高级技术附件)接口,是一种基于行业标准的串行硬件驱动器接口,具有结构简单,传输速度快,执行效率高的优点。随着SATA硬盘的广泛使用,为了保证SATA信号高速传输数据的发送和接收不出错,对SATA信号的测试变得尤为重要。
目前对SATA信号进行TX测试时,主要的方法是通过SATA治具引出SATA信号,通过线缆连接到示波器实现测试。而SATA的信号码型包括HFTP、MFTP、LFTP、LBP等。相同码型还可以有多种不同的测试项目。由于SATA信号的测试项目比较多,频繁的更换码型测试增加了测试人员的测试负担,SATA信号的测试占用的时间特别长。并且,人工操作进行切换码型时,还有可能出现测试项目遗漏的情况,特别是连续对多个SATA端口测试时,长时间的测试工作使得测试人员更容易出错。
综上所述,如何有效地进行SATA信号的测试,提高测试效率,是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种SATA信号的测试系统和方法,以有效地进行SATA信号的测试,提高测试效率,降低误操作概率。
为解决上述技术问题,本发明提供如下技术方案:
一种SATA信号的测试系统,包括:
设置有第一自动测试控制器以及SATA项目测试控制模块的示波器;
设置有第二自动测试控制器以及码型输出控制模块的测试主机;
所述第一自动测试控制器,用于在所述示波器与所述测试主机通信连接,且所述SATA项目测试控制模块接收到测试指令之后,从所述SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送至所述第二自动测试控制器;
所述第二自动测试控制器,用于在所述示波器与所述测试主机通信连接之后,将被测试的SATA端口的配置信息填入至所述码型输出控制模块;在接收到任意一项测试所需要的测试码型时,通过所述码型输出控制模块控制被测试的SATA端口将该测试码型发送至所述示波器,以得到该项测试的测试结果。
优选的,还包括:
与所述第二自动测试控制器连接的配置信息记录模块,用于预先记录被测试的SATA端口的配置信息并发送至所述第二自动测试控制器。
优选的,所述码型输出控制模块包括用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元以及用于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元。
优选的,所述测试码型包括HFTP,MFTP,LFTP以及LBP。
优选的,还包括:
信息输出装置,用于在被测试的SATA端口的各项测试均通过之后,输出第一提示信息,当被测试的SATA端口的任意一项测试未通过时,输出第二提示信息。
一种SATA信号的测试方法,应用于上述任一项所述的SATA信号的测试系统中,包括:
第二自动测试控制器在示波器与测试主机通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块;
第一自动测试控制器在所述示波器与所述测试主机通信连接,且SATA项目测试控制模块接收到测试指令之后,从所述SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送至所述第二自动测试控制器;
所述第二自动测试控制器在接收到任意一项测试所需要的测试码型时,通过所述码型输出控制模块控制被测试的SATA端口将该测试码型发送至所述示波器,以得到该项测试的测试结果。
优选的,还包括:
与所述第二自动测试控制器连接的配置信息记录模块预先记录被测试的SATA端口的配置信息并发送至所述第二自动测试控制器。
优选的,所述码型输出控制模块包括用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元以及用于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元。
优选的,所述测试码型包括HFTP,MFTP,LFTP以及LBP。
优选的,还包括:
信息输出装置在被测试的SATA端口的各项测试均通过之后,输出第一提示信息,当被测试的SATA端口的任意一项测试未通过时,输出第二提示信息。
应用本发明实施例所提供的技术方案,通过设置的第一自动测试控制器以及第二自动测试控制器来实现SATA信号的自动化测试。具体的,在示波器与测试主机通信连接,且SATA项目测试控制模块接收到测试指令之后,第一自动测试控制器可以从SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送至第二自动测试控制器。第二自动测试控制器则可以在示波器与测试主机通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块,并且第二自动测试控制器在接收到任意一项测试所需要的测试码型时,通过测试主机中的码型输出控制模块控制被测试的SATA端口将该测试码型发送至示波器,从而可以得到该项测试的测试结果。可以看出,本申请的SATA信号的测试系统并不需要如传统的方案中由测试人员进行码型的切换,而是通过SATA信号的测试系统自动进行SATA端口的各项测试,有利于提高测试效率,也有利于降低人工误操作的概率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中一种SATA信号的测试系统的结构示意图;
图2为本发明中一种SATA信号的测试方法的实施流程图。
具体实施方式
本发明的核心是提供一种SATA信号的测试系统,有利于提高测试效率,也有利于降低人工误操作的概率。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图1为本发明中一种SATA信号的测试系统的结构示意图,该SATA信号的测试系统可以包括:
设置有第一自动测试控制器11以及SATA项目测试控制模块12的示波器10;
设置有第二自动测试控制器21以及码型输出控制模块22的测试主机20;
第一自动测试控制器11,用于在示波器10与测试主机20通信连接,且SATA项目测试控制模块12接收到测试指令之后,从SATA项目测试控制模块12中获取各项测试所需要的测试码型并逐个发送至第二自动测试控制器21;
第二自动测试控制器21,用于在示波器10与测试主机20通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块22;在接收到任意一项测试所需要的测试码型时,通过码型输出控制模块22控制被测试的SATA端口将该测试码型发送至示波器10,以得到该项测试的测试结果。
具体的,示波器10中设置有SATA项目测试控制模块12以及第一自动测试控制器11,SATA项目测试控制模块12的具体类型可以根据实际需要进行设定和调整,只要能够实现本申请的目的即可,例如可以是常用的基于SATA6G测试的SATA项目测试控制模块12。
本申请的方案需要建立示波器10与测试主机20之间的通信连接,具体的,即建立第一自动测试控制器11与第二自动测试控制器21之间的通信连接,通常,可以通过第一自动测试控制器11以及第二自动测试控制器21进行IP地址的配置,使得示波器10与测试主机20连接到同一局域网下进行通信。
在示波器10与测试主机20通信连接之后,第一自动测试控制器11便可以开启示波器10中的SATA项目测试控制模块12,即第一自动测试控制器11会自动选择SATA信号的测试项目,实现初始化。而当SATA项目测试控制模块12接收到测试指令之后,第一自动测试控制器11便可以从SATA项目测试控制模块12中获取各项测试所需要的测试码型,进而逐个发送至第二自动测试控制器21。通常,对于任意一个被测试的SATA端口而言,会有十多个测试项目,并且各项测试项目的顺序通常可以预先设定完毕,第一自动测试控制器11可以按照该顺序进行各项测试所需要的测试码型的发送。
在示波器10与测试主机20通信连接之后,第二自动测试控制器21也会开始其初始化进程,具体的,第二自动测试控制器21会将被测试的SATA端口的配置信息填入至码型输出控制模块22。
针对被测试的SATA端口的配置信息,需要预先进行获取。在测试之前,例如有20个待测试的SATA端口,则可以按顺序为这20个待测试的SATA端口插入SATA盘,从而记录下各个SATA端口的配置信息,例如可以由测试人员进行记录,进而输入至第二自动测试控制器21。
此外需要指出的是,本申请的方案中,描述的是某一个SATA端口的测试过程,在实际应用中,通常需要测试多个SATA端口,则在将某一个SATA端口测试完毕之后,在更换了被测试的SATA端口之后,可以按照相同的测试过程进行测试。并且需要强调的是,按照顺序将各个被测试的SATA端口的配置信息输入至第二自动测试控制器21时,后续通常也需要按照相同的顺序,依次测试各个SATA端口。
第二自动测试控制器21将被测试的SATA端口的配置信息填入至码型输出控制模块22之后,当第二自动测试控制器21接收到任意一项测试所需要的测试码型时,第二自动测试控制器21便会通过测试主机20中的码型输出控制模块22控制被测试的SATA端口将该测试码型发送至示波器10,从而可以得到该项测试的测试结果。
通常,测试码型可以包括HFTP(High Frequency Test Pattern,高频测试码型),通常是1010101010 1010101010b,MFTP(Mid Frequency Test Pattern,中频测试码型),通常是1100110011 0011001100b,LFTP(Low Frequency Test Pattern,低频测试码型),通常是0111100011 1000011100b以及LBP(Lone Bit Pattern,单比特测试码型),通常是2048个Double words长度。当然,在实际应用中,也可以根据实际需要进行码型的补充以及调整。
如前文的描述,对于任意一个被测试的SATA端口而言,通常会有十多个测试项目,即相同码型可以有多种不同的测试项目。并且,对于任意一个被测试的SATA端口,这十多个测试项目需要依次测试,即第一自动测试控制器11会从SATA项目测试控制模块12中获取各项测试所需要的测试码型并逐个发送至第二自动测试控制器21,而这十多个测试项目中,相邻的测试项目通常不会采用相同的码型。例如,测试项A,需要的测试码型为HFTP,之后是测试项B,需要的测试码型例如为MFTP,例如再然后是测试项C,需要的测试码型为HFTP,之后的是测试项D,例如需要的测试码型为LFTP。如前文的描述,虽然各个测试项的顺序可以预先设定和调整,但通常不会设置为出现相邻的测试项采用同一码型的情况。
针对被测试的SATA端口,当每一项测试均执行完毕时,该SATA端口便测试完毕,当然,可以保存下各项测试的测试结果。可以理解的是,如果都通过,则可以说明该SATA端口通过了测试。各项测试结果可以直接保存在示波器10中,也可以保存在测试主机20中,均不影响本发明的实施。
此外需要说明的是,测试主机20与被测试的SATA端口通信,通常,并不是直接通信,而是通过PMC芯片或LSI芯片通信。具体的,第二自动测试控制器21在接收到任意一项测试所需要的测试码型之后,码型输出控制模块22便会将携带有该测试码型的指令发送至PMC芯片或LSI芯片,这一过程是通过串口进行发送,进而可以根据该指令控制PMC芯片或LSI芯片,控制器便会通过被测试的SATA端口输出该项测试所需要的测试码型。而被测试的SATA端口输出的测试码型可以由SATA治具引出,通过线缆传送到示波器10中,实现该项测试。
在本发明的一种具体实施方式中,码型输出控制模块22包括用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元以及用于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元。
通常,SATA信号产生的控制器不同,需要使用的码型输出控制模块22可能会不同。例如,由PCH产生的SATA信号可以使用intel提供的PLEVT工具,由LSI和PMC厂商生产的LSI卡和PMC卡引出的SATA信号,可以使用Scrutiny工具和ChipLink工具。
因此,该种实施方式中,考虑到通常需要进行本申请的SATA信号测试的是LSI卡和PMC卡,则该种实施方式中,码型输出控制模块22可以包括Scrutiny码型输出控制单元以及Chiplink码型输出控制单元,即该种实施方式中,既可以支持LSI卡引出的SATA端口的测试,同时也可以支持PMC卡引出的SATA端口的测试,有利于方便测试人员的工作。
在本发明的一种具体实施方式中,还可以包括:
与第二自动测试控制器21连接的配置信息记录模块,用于预先记录被测试的SATA端口的配置信息并发送至第二自动测试控制器21。
在前述实施例中提到,配置信息可以由测试人员输入至第二自动测试控制器21中,该种实施方式中,考虑到测试人员可能存在误输入的情况,为了进一步地降低人工误操作的概率,该种实施方式中还设置了配置信息记录模块,可以自动记录被测试的SATA端口的配置信息并发送至第二自动测试控制器21。
例如,在测试之前,有多个待测试的SATA端口,可以按顺序为这些待测试的SATA端口插入SATA盘,配置信息记录模块可以记录下各个SATA端口的配置信息并且按顺序发送至第二自动测试控制器21。
具体的,对于用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元而言,需要记录的配置信息通常包括SATA端口所对应的芯片型号,通常有expander、HBAcard controller或Raid卡controller,该SATA端的物理端口号以及Default TX setting值。对于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元而言,需要记录的配置信息通常包括Device Type和Connection Type,连接的COM端口号和相应的Bandrate,以及该SATA端的物理端口号和Default TX setting值。
在本发明的一种具体实施方式中,还可以包括:
信息输出装置,用于在被测试的SATA端口的各项测试均通过之后,输出第一提示信息,当被测试的SATA端口的任意一项测试未通过时,输出第二提示信息。
该种实施方式中,考虑到本申请的SATA信号的测试系统无需测试人员手动切换码型,而是自动执行,因此为了提醒测试人员某一个SATA端口测试完毕,在被测试的SATA端口的各项测试均通过之后,该种实施方式可以通过信息输出装置输出第一提示信息,提醒测试人员将SATA治具切换至下一个被测试的SATA端口。而当被测试的SATA端口的任意一项测试未通过时,信息输出装置可以输出第二提示信息,提醒测试人员及时注意到该情况。
应用本发明实施例所提供的技术方案,通过设置的第一自动测试控制器11以及第二自动测试控制器21来实现SATA信号的自动化测试。具体的,在示波器10与测试主机20通信连接,且SATA项目测试控制模块12接收到测试指令之后,第一自动测试控制器11可以从SATA项目测试控制模块12中获取各项测试所需要的测试码型并逐个发送至第二自动测试控制器21。第二自动测试控制器21则可以在示波器10与测试主机20通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块22,并且第二自动测试控制器21在接收到任意一项测试所需要的测试码型时,通过测试主机20中的码型输出控制模块22控制被测试的SATA端口将该测试码型发送至示波器10,从而可以得到该项测试的测试结果。可以看出,本申请的SATA信号的测试系统并不需要如传统的方案中由测试人员进行码型的切换,而是通过SATA信号的测试系统自动进行SATA端口的各项测试,有利于提高测试效率,也有利于降低人工误操作的概率。
相应于上面的系统实施例,本发明实施例还提供了一种SATA信号的测试方法,可与上文相互对应参照。可参阅图2所示,为本发明中一种SATA信号的测试方法的实施流程图,该方法可以应用于任一实施例中的SATA信号的测试系统中,包括:
步骤S101:第二自动测试控制器在示波器与测试主机通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块;
步骤S102:第一自动测试控制器在示波器与测试主机通信连接,且SATA项目测试控制模块接收到测试指令之后,从SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送至第二自动测试控制器;
步骤S103:第二自动测试控制器在接收到任意一项测试所需要的测试码型时,通过码型输出控制模块控制被测试的SATA端口将该测试码型发送至示波器,以得到该项测试的测试结果。
在本发明的一种具体实施方式中,还包括:
与第二自动测试控制器连接的配置信息记录模块预先记录被测试的SATA端口的配置信息并发送至第二自动测试控制器。
在本发明的一种具体实施方式中,码型输出控制模块包括用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元以及用于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元。
在本发明的一种具体实施方式中,测试码型包括HFTP,MFTP,LFTP以及LBP。
在本发明的一种具体实施方式中,还可以包括:
信息输出装置在被测试的SATA端口的各项测试均通过之后,输出第一提示信息,当被测试的SATA端口的任意一项测试未通过时,输出第二提示信息。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种SATA信号的测试系统,其特征在于,包括:
设置有第一自动测试控制器以及SATA项目测试控制模块的示波器;
设置有第二自动测试控制器以及码型输出控制模块的测试主机;
所述第一自动测试控制器,用于在所述示波器与所述测试主机通信连接,且所述SATA项目测试控制模块接收到测试指令之后,从所述SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送至所述第二自动测试控制器;
所述第二自动测试控制器,用于在所述示波器与所述测试主机通信连接之后,将被测试的SATA端口的配置信息填入至所述码型输出控制模块;在接收到任意一项测试所需要的测试码型时,通过所述码型输出控制模块控制被测试的SATA端口将该测试码型发送至所述示波器,以得到该项测试的测试结果。
2.根据权利要求1所述的SATA信号的测试系统,其特征在于,还包括:
与所述第二自动测试控制器连接的配置信息记录模块,用于预先记录被测试的SATA端口的配置信息并发送至所述第二自动测试控制器。
3.根据权利要求1所述的SATA信号的测试系统,其特征在于,所述码型输出控制模块包括用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元以及用于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元。
4.根据权利要求1所述的SATA信号的测试系统,其特征在于,所述测试码型包括HFTP,MFTP,LFTP以及LBP。
5.根据权利要求1至4任一项所述的SATA信号的测试系统,其特征在于,还包括:
信息输出装置,用于在被测试的SATA端口的各项测试均通过之后,输出第一提示信息,当被测试的SATA端口的任意一项测试未通过时,输出第二提示信息。
6.一种SATA信号的测试方法,其特征在于,应用于如权利要求1至5任一项所述的SATA信号的测试系统中,包括:
第二自动测试控制器在示波器与测试主机通信连接之后,将被测试的SATA端口的配置信息填入至码型输出控制模块;
第一自动测试控制器在所述示波器与所述测试主机通信连接,且SATA项目测试控制模块接收到测试指令之后,从所述SATA项目测试控制模块中获取各项测试所需要的测试码型并逐个发送至所述第二自动测试控制器;
所述第二自动测试控制器在接收到任意一项测试所需要的测试码型时,通过所述码型输出控制模块控制被测试的SATA端口将该测试码型发送至所述示波器,以得到该项测试的测试结果。
7.根据权利要求6所述的SATA信号的测试方法,其特征在于,还包括:
与所述第二自动测试控制器连接的配置信息记录模块预先记录被测试的SATA端口的配置信息并发送至所述第二自动测试控制器。
8.根据权利要求6所述的SATA信号的测试方法,其特征在于,所述码型输出控制模块包括用于进行LSI卡引出的SATA端口的测试的Scrutiny码型输出控制单元以及用于进行PMC卡引出的SATA端口的测试的Chiplink码型输出控制单元。
9.根据权利要求6所述的SATA信号的测试方法,其特征在于,所述测试码型包括HFTP,MFTP,LFTP以及LBP。
10.根据权利要求6至9任一项所述的SATA信号的测试方法,其特征在于,还包括:
信息输出装置在被测试的SATA端口的各项测试均通过之后,输出第一提示信息,当被测试的SATA端口的任意一项测试未通过时,输出第二提示信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010606043.XA CN111752785B (zh) | 2020-06-29 | 2020-06-29 | 一种sata信号的测试系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010606043.XA CN111752785B (zh) | 2020-06-29 | 2020-06-29 | 一种sata信号的测试系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111752785A CN111752785A (zh) | 2020-10-09 |
CN111752785B true CN111752785B (zh) | 2022-06-17 |
Family
ID=72677993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010606043.XA Active CN111752785B (zh) | 2020-06-29 | 2020-06-29 | 一种sata信号的测试系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111752785B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112527578A (zh) * | 2020-12-04 | 2021-03-19 | 浪潮电子信息产业股份有限公司 | 一种sata芯片信号测试方法、系统及相关组件 |
CN114006631B (zh) * | 2021-09-17 | 2023-04-07 | 苏州浪潮智能科技有限公司 | 一种基于码型信号验证的线缆测试装置及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100410890C (zh) * | 2006-04-07 | 2008-08-13 | 建兴电子科技股份有限公司 | 一种可以产生特定信号码型的装置及其产生方法 |
CN103376380B (zh) * | 2013-07-04 | 2016-12-28 | 曙光信息产业(北京)有限公司 | 一种测试系统及方法 |
-
2020
- 2020-06-29 CN CN202010606043.XA patent/CN111752785B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111752785A (zh) | 2020-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111752785B (zh) | 一种sata信号的测试系统和方法 | |
CN110058147B (zh) | 基于fpga的芯片测试系统及方法 | |
CN107193699A (zh) | 一种通过rdma方式自动测试hca卡带宽延时方法 | |
US20200191865A1 (en) | Batch Testing System And Method Thereof | |
CN111563042A (zh) | 一种应用于Wi-Fi5芯片的无线性能测试系统及方法 | |
IL166605A (en) | Universal approach for simulating, emulating and testing a variety of serial bus types | |
CN107832176A (zh) | 一种Windows下硬盘压力自动测试方法及系统 | |
JPH0215753A (ja) | データ伝送システムの評価方法及び評価システム | |
CN103913672B (zh) | 一种卫星低频接口自动化测试系统 | |
CN110646723A (zh) | 总线接口测试电路和方法 | |
CN116319475A (zh) | 一种信号分析方法、装置、设备及存储介质 | |
CN113204475B (zh) | 一种服务器背板硬盘点灯装置、方法及服务器 | |
CN109885420A (zh) | 一种PCIe链路故障的分析方法、BMC及存储介质 | |
CN113219319B (zh) | 集成测试板卡、芯片测试系统及芯片测试方法 | |
CN106059723B (zh) | 信号产生装置和方法、误码测试仪和方法 | |
CN111400117B (zh) | 一种自动化测试Ceph集群的方法 | |
CN115328708A (zh) | 串行外设接口时序的参数测试方法及测试装置 | |
CN112491653A (zh) | 一种通信设备自动测试系统及其测试方法 | |
TW201807583A (zh) | 自動控制系統與應用於其上之儀器自動搜尋方法 | |
CN217766718U (zh) | 一种芯片测试系统 | |
US20240129224A1 (en) | Verification system for i2s bus protocol | |
CN115480145A (zh) | 一种测试控制系统及其使用方法 | |
JP3279404B2 (ja) | 電子装置の試験方法及び装置 | |
CN115840125A (zh) | 测试非易失性存储器储存装置背板的系统及方法 | |
CN117608952A (zh) | 检测装置以及检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |