CN113219319B - 集成测试板卡、芯片测试系统及芯片测试方法 - Google Patents

Abstract

本申请涉及芯片测试技术领域，具体公开一种集成测试板卡、系统及测试方法。装置包括中断产生模块、主控模块及功能测试模块：中断产生模块用于在接收到测试终端发出的测试指令时，产生第一中断触发信号；主控模块响应于第一中断触发信号，获取与测试指令对应的测试参数信息，并根据测试参数信息配置功能测试模块，以使功能测试模块对待测芯片进行测试；主控模块还用于在功能测试模块测试完毕后产生应答指令，并发送应答指令至中断产生模块；中断产生模块还用于在接收到应答指令时，产生第二中断触发信号，并发送第二中断触发信号至测试终端，以通知测试终端获取测试结果。上述集成测试板卡节约了测试终端大量的资源，有利于实现高效稳定的测试。

Description

集成测试板卡、芯片测试系统及芯片测试方法

技术领域

本发明涉及芯片测试技术领域，特别是涉及一种集成测试板卡、芯片测试系统及芯片测试方法。

背景技术

IC测试设备往往又称为ATE(Automatic Test Equipment，自动化测试设备)，其一般是由大量的测试机集合在一起，由计算机控制，实现各类芯片的测试。

每台ATE设备往往包括多张测试板卡，在进行测试之前，PC端需配置好所有测试板卡的参数，然后再发起功能测试，测试过程中，PC端一般会定时获取各测试板卡的测试数据。但由于PC端获取测试数据与测试板卡完成测试生成测试数据之间存在时间差，导致PC端出现重复的无用获取操作，而PC端往往同时连接大量的测试板卡，重复的无用获取的操作将浪费PC端大量的资源，影响PC端运行速度，延长测试时长，导致测试效率低。

发明内容

基于此，有必要针对PC端重复的无用获取操作导致测试效率低的问题，提供一种集成测试板卡、芯片测试系统及芯片测试方法。

一种集成测试板卡，用于对待测芯片进行测试，所述集成测试板卡包括中断产生模块、主控模块以及功能测试模块：

所述中断产生模块用于在接收到测试终端发出的测试指令时，产生第一中断触发信号；

所述主控模块连接所述中断产生模块，响应于所述第一中断触发信号，获取与所述测试指令对应的测试参数信息，并根据所述测试参数信息配置所述功能测试模块，以使所述功能测试模块对所述待测芯片进行测试，所述测试参数信息预先存储于所述主控模块；

所述主控模块还用于在所述功能测试模块测试完毕后产生应答指令，并发送所述应答指令至所述中断产生模块；

所述中断产生模块还用于在接收到所述应答指令时，产生第二中断触发信号，并发送所述第二中断触发信号至测试终端，以通知所述测试终端获取测试结果。

在其中一个实施例中，所述主控模块内部预先存储有若干组测试参数信息，每组所述测试参数信息均对应于一个测试指令。

在其中一个实施例中，所述功能测试模块还用于在所述待测芯片测试完毕后缓存测试数据。

在其中一个实施例中，所述集成测试板卡还包括编解码模块，所述编解码模块用于对接收到的所述测试指令进行解码，以及对待发的所述应答指令进行编码。

在其中一个实施例中，所述主控模块包括FPGA芯片。

一种芯片测试系统，用于对待测芯片进行测试，所述芯片测试系统包括测试终端和如上述的集成测试板卡，所述测试终端用于生成测试指令并发送所述测试指令至所述集成测试板卡，以及在收到所述第二中断触发信号时，获取测试结果。

在其中一个实施例中，所述测试终端同时连接多个所述集成测试板卡，用于控制多个所述集成测试板卡并行测试。

一种芯片测试方法，应用于集成测试板卡，所述芯片测试方法包括：

接收测试终端发出的测试指令，并产生第一中断触发信号；

响应于所述第一中断触发信号，获取与所述测试指令对应的测试参数信息，并根据所述测试参数信息配置功能测试模块，以使所述功能测试模块对待测芯片进行测试；

在测试完毕后产生应答指令，并产生第二中断触发信号；

发送所述第二中断触发信号至所述测试终端，以通知所述测试终端获取测试结果。

在其中一个实施例中，在所述接收测试终端发出的测试指令，并产生第一中断触发信号的步骤之前，所述芯片测试方法还包括：

形成测试指令和测试参数信息的映射关系；

将所述测试指令和测试参数信息的映射关系存储于所述集成测试板卡内部；

所述响应于所述第一中断触发信号，获取与所述测试指令对应的测试参数信息的步骤包括：

根据所述测试指令和测试参数信息的映射关系，获取与当前测试指令对应的测试参数信息。

在其中一个实施例中，在测试完毕后，所述芯片测试方法还包括对测试数据进行缓存的步骤。

上述集成测试板卡，包括中断产生模块、主控模块以及功能测试模块，中断产生模块用于在接收到测试终端发出的测试指令时产生第一中断触发信号，主控模块响应于第一中断触发信号，获取与测试指令对应的测试参数信息，并根据测试参数信息配置功能测试模块，以使功能测试模块对待测芯片进行测试；当测试完毕，主控模块产生应答指令并将其发给中断产生模块，中断产生模块接收到应答指令时产生第二中断触发信号，用于触发测试终端，以通知测试终端获取测试结果。由此，在测试的整个过程中，测试终端仅需要发出测试指令和在测试完毕后受第二中断触发信号触发之后去获取测试结果即可，取代了传统的定时获取测试数据的方式，避免出现重复的无用获取操作，且配置测试参数信息是由集成测试板卡直接从本地根据测试指令获取对应的测试参数信息，无需测试终端参与，减少了测试终端在测试中途的参与度。综上，上述集成测试板卡节约了测试终端大量的资源，有利于实现高效稳定的测试。

附图说明

图1为本申请实施例一提供的集成测试板卡的结构示意图；

图2为本申请实施例二提供的芯片测试系统的结构示意图；

图3为本申请实施例三提供的芯片测试方法的流程框图。

附图标记说明：

100、测试终端；110、机箱；200、集成测试板卡；210、中断产生模块；220、主控模块；230、功能测试模块；300、待测芯片。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解得更加透彻全面。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

正如背景技术所述，常规的ATE设备在测试芯片时，往往是通过测试终端(例如PC机)首先配置好各测试板卡的参数，然后再进行功能性测试，测试过程中，通过测试终端定时获取各测试板卡的测试数据。但是在实际应用中，测试终端获取测试数据的时间与测试板卡完成测试生成测试数据的时间之间往往存在时间差，这将导致测试终端在做获取操作时会出现获取不到测试数据的情况，即出现重复的无用获取操作。并且，一般地，测试终端会连接大量的测试板卡，同时进行多个芯片的测试，即针对每个测试板卡均会出现无用获取的操作，这将浪费测试终端的大量资源，影响到测试终端的运行速度，延长测试时长，导致测试效率低。

针对上述问题，本申请实施例提供了一种集成测试板卡、芯片测试系统以及芯片测试方法。

实施例一

本实施例提供了一种集成测试板卡200，用于对待测芯片300进行测试，参照图1，所述集成测试板卡200包括中断产生模块210、主控模块220以及功能测试模块230。

其中，所述中断产生模块210用于在接收到测试终端100发出的测试指令时，产生第一中断触发信号；

所述主控模块220连接所述中断产生模块210，响应于所述第一中断触发信号，获取与所述测试指令对应的测试参数信息，并根据所述测试参数信息配置所述功能测试模块230，以使所述功能测试模块230对所述待测芯片300进行测试，所述测试参数信息预先存储于所述主控模块；

所述主控模块220还用于在所述功能测试模块230测试完毕后产生应答指令，并发送所述应答指令至所述中断产生模块210；

所述中断产生模块210还用于在接收到所述应答指令时，产生第二中断触发信号，并发送所述第二中断触发信号至测试终端100，以通知所述测试终端100获取测试结果。

通过上述集成测试板卡200，在测试的整个过程中，测试终端100仅需要发出测试指令和在测试完毕后受第二中断触发信号触发之后去获取测试结果即可，取代了传统的定时获取测试数据的方式，避免出现重复的无用获取操作，且配置测试参数信息是由集成测试板卡200直接从本地根据测试指令获取对应的测试参数信息，无需测试终端100参与，减少了测试终端100在测试中途的参与度。综上，上述集成测试板卡200节约了测试终端100大量的资源，有利于实现高效稳定的测试。

在实际应用中，测试终端100可以将测试指令写入中断产生模块210的规定地址中，中断产生模块210根据该地址生成对应的第一中断触发信号，主控模块220收到第一中断触发信号后，则收取第一中断产生模块210规定地址处的测试指令，并根据测试指令从本地获取与该测试指令对应的测试参数信息，再根据测试参数信息配置功能测试模块230，功能测试模块230对待测芯片300进行测试。当功能测试模块230测试结束，主控模块220检测到测试状态(成功或失败)，则产生应答指令，并将应答指令写入至中断产生模块的规定地址，中断产生模块则根据该地址生成对应的第二中断触发信号并发送给测试终端100，测试终端100接收到第二中断触发信号后，再从中断产生模块的规定地址处获取应答指令，从而获知测试状态，也可以进一步去获取实际的测试数据。

在其中一个实施例中，所述主控模块220内部预先存储有若干组测试参数信息，每组所述测试参数信息均对应于一个测试指令。在常规技术中，在进行每一项测试之前，均需通过测试终端100对功能测试模块230进行相应的配置，且每一个测试项目所需的配置参数信息均不同，这无疑会给测试终端100带来巨大的工作量。本实施例中，在开始测试之前，预先形成测试指令、测试项目与测试参数信息之间的一一对应关系，并将其存储于主控模块220中，由此在为功能测试模块230参数配置时，可以根据收到的测试指令和内部存储的对应关系确定当前测试项目所需的测试参数信息，无需测试终端100介入，减少了对测试终端100的资源耗费，提高测试效率。

其中，每一组测试参数信息可以以预定格式的表格存储于主控模块220内部。

每一个测试指令可以具有与其对应的指令编号，每一组测试参数信息构成的测试参数表可以具有对应的参数表编号，实际存储时，可以将指令编号与参数表编号一一对应，当获取到测试指令后，可以根据对应的指令编号获取到与之对应的参数表编号，并获取该参数表编号所代表的测试参数信息。或者，测试指令中携带有对应的参数表编号，功能测试模块230可以直接从测试指令中得到参数表编号。采用以上存储方式，更利于存储和获取数据，有利于测试效率的进一步提高。

在其中一个实施例中，所述功能测试模块230还用于在所述待测芯片300测试完毕后缓存测试数据。当功能测试模块230完成对芯片的测试后，其可以缓存测试数据，以备测试终端100获取。

在其中一个实施例中，所述集成测试板卡200还包括编解码模块，所述编解码模块用于对接收到的所述测试指令进行解码，以及对待发的所述应答指令进行编码。编解码模块设置于集成测试板卡200的对外通信接口处，以便于对集成测试板卡200和测试终端100之间的往来信息进行编码或解码。

在其中一个实施例中，所述主控模块220包括FPGA芯片。

实施例二

本实施例提供了一种芯片测试系统，用于对待测芯片300进行测试，参照图1，所述芯片测试系统包括测试终端100和实施例一所提供的集成测试板卡200，所述测试终端100用于生成测试指令并发送所述测试指令至所述集成测试板卡200，以及在收到所述第二中断触发信号时，获取测试结果。

通过上述芯片测试系统，在测试的整个过程中，测试终端100仅需要发出测试指令和在测试完毕后受第二中断触发信号触发之后去获取测试结果即可，取代了传统的定时获取测试数据的方式，避免出现重复的无用获取操作，且配置测试参数信息是由集成测试板卡200直接从本地根据测试指令获取对应的测试参数信息，无需测试终端100参与，减少了测试终端100在测试中途的参与度。综上，上述集成测试板卡200节约了测试终端100大量的资源，有利于实现高效稳定的测试。

关于集成测试板卡200的具体结构可参见实施例一中的相应描述，在此不赘述。

在其中一个实施例中，参照图2，所述测试终端100同时连接多个所述集成测试板卡200，用于控制多个所述集成测试板卡200并行测试。由于测试终端100在测试过程中的参与程度得到有效降低，也无需耗费大量的资源，因此，测试终端100具有足够的资源来并行控制多个集成测试板卡200进行测试，提高芯片的测试并行度，大大提高效率。

具体应用中，测试终端100可以是PC电脑端，参照图2，PC电脑端通过若干个PCIE接口连接若干个机箱110，每个机箱110内具有多个槽位，槽位用于给集成测试板卡200提供电源和PCIE接口，即，每个槽位内均设置有多个集成测试板卡200。由此，测试终端100能够同时控制各机箱110内的各个集成测试板卡200对各芯片进行测试。

实施例三

本实施例提供了一种芯片测试方法，应用于集成测试板卡200，参照图3，所述芯片测试方法包括以下步骤：

步骤S200、接收测试终端100发出的测试指令，并产生第一中断触发信号；

步骤S400、响应于所述第一中断触发信号，获取与所述测试指令对应的测试参数信息，并根据所述测试参数信息配置功能测试模块230，以使所述功能测试模块230对待测芯片300进行测试；

步骤S600、在测试完毕后产生应答指令，并产生第二中断触发信号；

步骤S800、发送所述第二中断触发信号至所述测试终端100，以通知所述测试终端100获取测试结果。

通过上述芯片测试方法，在测试的整个过程中，测试终端100仅需要发出测试指令和在测试完毕后受第二中断触发信号触发之后去获取测试结果即可，取代了传统的定时获取测试数据的方式，避免出现重复的无用获取操作，且配置测试参数信息是由集成测试板卡200直接从本地根据测试指令获取对应的测试参数信息，无需测试终端100参与，减少了测试终端100在测试中途的参与度。综上，上述集成测试板卡200节约了测试终端100大量的资源，有利于实现高效稳定的测试。

在步骤S200中，测试终端100可以将测试指令写入中断产生模块210的规定地址中，中断产生模块210根据该地址生成对应的第一中断触发信号。

在步骤S400中，收到第一中断触发信号后，则可以收取第一中断产生模块210规定地址处的测试指令，并根据测试指令从本地获取与该测试指令对应的测试参数信息，再根据测试参数信息配置功能测试模块230，功能测试模块230对待测芯片300进行测试。

在步骤S600中，当功能测试模块230测试结束，主控模块220检测到测试状态(成功或失败)，则产生应答指令，并将应答指令写入至中断产生模块的规定地址，中断产生模块则根据该地址生成对应的第二中断触发信号。

在步骤S800中，中断产生模块将第二中断触发信号发送给测试终端100，测试终端100接收到第二中断触发信号后，再从中断产生模块的规定地址处获取应答指令，从而获知测试状态，也可以进一步去获取实际的测试数据。

本实施例提供的芯片测试方法与实施例一提供的集成测试板卡200属于同一发明构思，关于集成测试板卡200的具体内容可参见实施例一中的对应描述，在此不赘述。

在其中一个实施例中，在步骤S200，即所述接收测试终端100发出的测试指令，并产生第一中断触发信号的步骤之前，本实施例提供的芯片测试方法还包括以下步骤：

步骤S110、形成测试指令和测试参数信息的映射关系；

步骤S120、将所述测试指令和测试参数信息的映射关系存储于所述集成测试板卡200内部；

步骤S400，所述响应于所述第一中断触发信号，获取与所述测试指令对应的测试参数信息的步骤包括：

步骤S410、根据所述测试指令和测试参数信息的映射关系，获取与当前测试指令对应的测试参数信息。

每一组测试参数信息可以以预定格式的表格进行保存，每一个测试指令可以具有对应的指令编号，每一组测试参数信息构成的测试参数表可以具有对应的参数表编号。实际存储时，可以将指令编号与参数表编号一一对应，当获取到测试指令后，可以根据对应的指令编号获取到与之对应的参数表编号，并获取该参数表编号所代表的测试参数信息。或者，测试指令中携带有对应的参数表编号，功能测试模块230可以直接从测试指令中得到参数表编号。采用以上存储方式，更利于存储和获取数据，有利于测试效率的进一步提高。

在其中一个实施例中，在测试完毕后，所述芯片测试方法还包括对测试数据进行缓存的步骤。当功能测试模块230完成对芯片的测试后，其可以缓存测试数据，以备测试终端100获取。

在其中一个实施例中，在步骤S200，即接收测试终端100发出的测试指令，并产生第一中断触发信号的步骤中，先对接收到的测试指令进行解码分析，再产生第一中断触发信号。同时，在测试终端100和集成测试板卡200之间的往来信息均可首先进行编码和解码，保证数据的安全稳定。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种芯片测试系统，其特征在于，所述芯片测试系统包括测试终端和与其连接的多个集成测试板卡，所述测试终端用于并行控制多个所述集成测试板卡同时实现多个芯片的功能测试，所述集成测试板卡包括中断产生模块、主控模块以及功能测试模块：

所述中断产生模块用于在测试终端写入测试指令至所述中断产生模块的第一规定地址中时，产生第一中断触发信号；

所述主控模块连接所述中断产生模块，用于响应于所述第一中断触发信号，从所述第一规定地址处获取所述测试指令且从所述主控模块内部获取与所述测试指令对应的测试参数信息，并根据所述测试参数信息配置所述功能测试模块，以使所述功能测试模块对待测芯片的目标测试项目进行测试，其中，所述主控模块内部预先存储有若干组测试参数信息，所述测试参数信息分别与所述测试指令和所述待测芯片的测试项目一一对应；

所述主控模块还用于在所述功能测试模块测试完毕后产生应答指令，并将所述应答指令写入至所述中断产生模块的第二规定地址；

所述中断产生模块还用于根据所述第二规定地址产生第二中断触发信号，并发送所述第二中断触发信号至测试终端，以通知所述测试终端获取应答指令中所述目标测试项目的测试结果。

2.根据权利要求1所述的芯片测试系统，其特征在于，所述功能测试模块还用于在所述待测芯片测试完毕后缓存测试数据。

3.根据权利要求1所述的芯片测试系统，其特征在于，所述集成测试板卡还包括编解码模块，所述编解码模块用于对接收到的所述测试指令进行解码，以及对待发的所述应答指令进行编码。

4.根据权利要求1所述的芯片测试系统，其特征在于，所述主控模块包括FPGA芯片。

5.一种芯片测试方法，应用于集成测试板卡，所述集成测试板卡与测试终端连接，所述测试终端用于并行控制多个所述集成测试板卡同时实现多个芯片的功能测试，所述集成测试板卡包括中断产生模块和主控模块，其特征在于，所述芯片测试方法包括：

在测试终端写入测试指令至所述中断产生模块的第一规定地址中时，产生第一中断触发信号；

响应于所述第一中断触发信号，从所述第一规定地址处获取所述测试指令且从所述主控模块内部获取与所述测试指令对应的测试参数信息，并根据所述测试参数信息配置功能测试模块，以使所述功能测试模块对待测芯片的目标测试项目进行测试，其中，所述主控模块内部预先存储有若干组测试参数信息，所述测试参数信息分别与所述测试指令和所述待测芯片的测试项目一一对应；

在测试完毕后产生应答指令，将所述应答指令写入至所述中断产生模块的第二规定地址，并根据所述第二规定地址产生第二中断触发信号；

发送所述第二中断触发信号至所述测试终端，以通知所述测试终端获取应答指令中所述目标测试项目的测试结果。

6.根据权利要求5所述的芯片测试方法，其特征在于，在测试完毕后，所述芯片测试方法还包括对测试数据进行缓存的步骤。