CN113009316A - 接口转换电路、多芯片互联系统及其测试方法 - Google Patents

Abstract

本发明公开了一种接口转换电路、多芯片互联系统及其测试方法。接口转换电路置于芯片内部，包括：芯片识别模块、数据模块、控制模块、写入模块、读取模块和比较输出模块。芯片位于多芯片互联系统中，芯片中含有芯片标识码。芯片识别模块用于识别芯片识别码并输出识别匹配信息；数据模块用于根据测试向量得到测试指令和测试数据；测试指令包括识别码指令；测试数据包括写入数据和期待响应数据；控制模块用于判断识别匹配信息与识别码指令是否匹配；写入模块用于将写入数据输出至芯片；读取模块用于采集芯片的读取数据；比较输出模块用于根据读取数据和期待响应数据，得到错误信号并输出。本发明实施例可以提高芯片测试的通用性、灵活性和效率。

Description

接口转换电路、多芯片互联系统及其测试方法

技术领域

本发明实施例涉及芯片测试技术领域，尤其涉及一种接口转换电路、多芯片互联系统及其测试方法。

背景技术

传统的芯片测试要通过联合测试工作组(Joint Test Action Group，JTAG)测试引脚进行，标准JTAG协议的测试方法，是在测试数据输入端口向芯片灌入测试向量，然后在测试数据输出端口获取芯片的响应信号，以此来判断芯片的功能是否正常。芯片内部的测试电路负责接收并执行外部测试系统发送来的测试向量，然后将结果向量反馈给外部的芯片测试系统。随着计算需求的高度发展，软件对运算算力的要求越来越高，导致芯片规模越来越大，测试向量越来越复杂，使得芯片测试所需的时间越来越长；并且，随之而来的对芯片良率和功耗的制约，使得多芯片互联、多卡互联等技术应用越来越流行，互联系统中的芯片之间通常采用高速端口来实现互联；而多数互联系统级的芯片在系统板级应用中不再引出JTAG引脚，这就导致需要额外的连接线和配置来进行芯片测试。因此，现有的芯片测试方法存在通用性差、灵活性差、效率低的问题。

发明内容

本发明实施例提供了一种接口转换电路、多芯片互联系统及其测试方法，以提高芯片测试的通用性、灵活性和效率。

第一方面，本发明实施例提供了一种接口转换电路，置于芯片内部，用于芯片测试，所述芯片为多芯片互联系统中的芯片，所述芯片中含有芯片标识码，所述接口转换电路包括：

芯片识别模块，所述芯片识别模块用于识别所述芯片的芯片识别码并输出识别匹配信息；

数据模块，所述数据模块的输入端用于与外部的主控设备连接；所述数据模块用于根据所述主控设备发出的测试向量得到测试指令和测试数据；其中，所述测试向量与所述接口转换电路匹配；所述测试指令包括识别码指令；所述测试数据包括写入数据和期待响应数据；

控制模块，所述控制模块的第一输入端与所述芯片识别模块的输出端连接，所述控制模块的第二输入端与所述数据模块的第一输出端连接；所述控制模块用于判断所述识别匹配信息与所述识别码指令是否匹配；

写入模块，所述写入模块的第一输入端与所述数据模块的第二输出端连接，所述写入模块的第二输入端与所述控制模块的输出端连接，所述写入模块的输出端与所述芯片的测试访问端口的输入端连接，以将所述写入数据输出至所述芯片；

读取模块，所述读取模块的输入端与所述芯片的测试访问端口的输出端连接；所述读取模块用于采集所述芯片反馈的读取数据；

比较输出模块，所述比较输出模块的第一输入端与所述数据模块的第三输出端连接，所述比较输出模块的第二输入端与所述读取模块的输出端连接；所述比较输出模块用于根据所述读取数据和所述期待响应数据，得到错误信号并通过输出端输出。

可选地，所述测试数据还包括掩码数据；

所述比较输出模块包括：与单元、异或单元和错误寄存器；

所述与单元的第一输入端与所述数据模块的第四输出端连接；所述与单元的第二输入端与所述读取模块的输出端连接；所述与单元用于根据所述掩码数据和所述读取数据得到实际关心数据，并过滤不关心数据；

所述异或单元的第一输入端与所述数据模块的第三输出端连接；所述异或单元的第二输入端与所述与单元的输出端连接；所述异或单元用于根据所述实际关心数据和所述期待响应数据得到比较结果；

所述错误寄存器的第一输入端与所述异或单元的输出端连接，所述错误寄存器的第一输出端为所述比较输出模块的输出端；所述错误寄存器用于根据所述比较结果得到所述错误信号，以及存储并输出所述错误信号。

可选地，所述数据模块内配置有指令集，所述数据模块依据所述指令集的规则解析所述测试向量，得到所述测试指令和所述测试数据。

可选地，所述指令集中的指令包括芯片测试选择指令或多芯片测试指令。

可选地，所述控制模块与下一级芯片的接口转换电路连接；所述控制模块还包括广播使能单元；所述广播使能单元用于将所述测试向量传送至所述下一级芯片。

可选地，所述测试指令包括循环指令，所述控制模块还包括顺序控制单元；所述顺序控制单元分别与所述数据模块、所述写入模块和所述读取模块连接；所述顺序控制单元用于根据所述循环指令控制测试顺序。

可选地，所述控制模块还包括模式控制单元；所述接口转换电路还包括：数据选择模块；

所述数据选择模块分别与所述比较输出模块和所述读取模块连接；所述数据选择模块输出测试结果；所述测试结果包括所述错误信号或所述读取数据；

所述模式控制单元与所述数据选择模块连接，用于选择所述数据选择模块输出的所述测试结果为所述错误信号或所述读取数据。

第二方面，本发明实施例还提供了一种多芯片互联系统，包括：主控设备和至少两个芯片；所述芯片包括芯片标识码和如本发明任意实施例所提供的接口转换电路。

可选地，所述多芯片互联系统为星型结构，每个所述芯片均与所述主控设备连接；

或者，所述多芯片互联系统为菊花链式结构，所述主控设备与多个所述芯片级联连接。

第三方面，本发明实施例还提供了一种多芯片互联系统的测试方法，包括：

主控设备将与所述多芯片互联系统中的芯片中的接口转换电路相匹配的测试向量传送给所述芯片中的接口转换电路；

数据模块接收所述测试向量，并根据所述测试向量得到测试指令和测试数据；所述测试指令包括识别码指令；所述测试数据包括写入数据和期待响应数据；

芯片识别模块识别所述芯片的芯片识别码并输出识别匹配信息；

控制模块判断所述识别匹配信息与所述识别码指令是否匹配；若是，则控制测试开始；

写入模块将所述写入数据通过测试访问端口传输给所述芯片；

读取模块通过所述测试访问端口采集所述芯片反馈的读取数据；

比较输出模块根据所述读取数据和所述期待响应数据得到错误信号并输出。

本发明实施例提供的接口转换电路，通过设置芯片识别模块、数据模块和控制模块，可以实现对待检测的芯片的识别。当芯片识别模块识别出的识别匹配信息与数据模块解析出的识别码指令相匹配时，在该芯片使能测试；并且，读取模块采集到的读取数据中，也可以包含芯片标识码相关的信息，以表明读取数据的身份，从而保证测试准确有效。同时，芯片识别码的设置，使得在测试向量中可以指定需要测试的芯片；而无需在所有阶段都对系统中所有芯片进行测试，从而使得芯片测试灵活高效。并且，该写入模块和读取模块的设置，使得写入数据可以直接灌入测试访问端口，读取数据可以直接从测试访问端口提取。这样设置，可以使芯片测试脱离JTAG引脚进行，通过接口转换逻辑可以灵活的应用各种功能接口加载测试向量，特别是在封装后测试时，系统级测试向量可以全部整合为一系列统一的测试向量进行管理，提高了芯片测试的通用性和灵活性。以及，比较输出模块的设置，使得在芯片内部可以进行读取数据和期待响应数据的比较，测试系统直接获取错误信号便可得知芯片是否正常，并不需要获取所有读取数据传输至主控设备进行处理，从而减少数据传输，提高测试效率。因此，与现有技术相比，本发明实施例可以提高芯片测试的通用性、灵活性和效率。

附图说明

图1是本发明实施例提供的一种接口转换电路的结构示意图；

图2是本发明实施例提供的另一种接口转换电路的结构示意图；

图3是本发明实施例提供的又一种接口转换电路的结构示意图；

图4是本发明实施例提供的又一种接口转换电路的结构示意图；

图5是本发明实施例提供的一种比较输出模块的结构示意图；

图6是本发明实施例提供的一种多芯片互联系统的结构示意图；

图7是本发明实施例提供的另一种多芯片互联系统的结构示意图；

图8是本发明实施例提供的一种多芯片互联系统的测试方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种接口转换电路，置于芯片内部，用于芯片测试。图1是本发明实施例提供的一种接口转换电路的结构示意图。参见图1，芯片1为多芯片互联系统中的芯片，芯片1中含有芯片标识码30，芯片标识码30用于指示该芯片的ID(比如芯片的编号或芯片在多芯片互联系统中的位置等)。

该接口转换电路10包括：芯片识别模块110、数据模块120、控制模块130、写入模块140、读取模块150和比较输出模块160。

其中，芯片识别模块110用于识别芯片1的芯片识别码30，并输出识别匹配信息。数据模块120的输入端用于与外部的主控设备2连接；数据模块120用于根据主控设备2发出的测试向量得到测试指令和测试数据；其中，测试向量与接口转换电路10匹配；测试指令包括识别码指令；测试数据包括写入数据和期待响应数据。控制模块130的第一输入端与芯片识别模块110的输出端连接，控制模块130的第二输入端与数据模块120的第一输出端连接；控制模块130用于判断识别匹配信息与识别码指令是否匹配。写入模块140的第一输入端与数据模块120的第二输出端连接，写入模块140的第二输入端与控制模块130的输出端连接，写入模块140的输出端与芯片1的测试访问端口(Testing Access Port，TAP)20的输入端连接，以将写入数据输出至芯片1。读取模块150的输入端与芯片1的测试访问端口20的输出端连接；读取模块150用于采集芯片1反馈的读取数据。比较输出模块160的第一输入端与数据模块120的第二输出端连接，比较输出模块160的第二输入端与读取模块150的输出端连接；比较输出模块160用于根据读取数据和期待响应数据，得到错误信号并通过输出端输出。

示例性地，该接口转换电路10的工作过程为：数据模块120对接收到的测试向量进行解析，得到测试指令(包括识别码指令)和测试数据，并传输给控制模块130和写入模块140和比较输出模块160。芯片识别模块110对芯片1的芯片识别码30进行识别，得到识别匹配信息；其中，芯片识别码可以包括芯片的编号和在互联系统中的位置等信息，用于区分各个芯片，每个芯片有其唯一的芯片识别码。控制模块130判断识别匹配信息与识别码指令是否匹配；若是则控制测试开始；否则结束测试。当控制模块130控制测试开始时，控制模块130传输开始指令给写入模块140；写入模块140通过测试访问端口20将接收到的测试数据中的写入数据输出至芯片1。等待芯片1对写入数据进行处理后，读取模块150通过测试访问端口20采集芯片1反馈的读取数据，并传输给比较输出模块160。比较输出模块160将该读取数据与之前接收到的测试数据中的期待响应数据进行比较，产生错误信号并输出给主控设备2。

可选地，以对一条测试向量的解析过程为例，数据模块120将测试向量解析后，得到至少一条测试指令和对应的一组测试数据。测试指令和测试数据构成一整条解析后的向量。其中，测试指令相当于根据一定规则对该组测试数据进行抽象描述的数据，占据解析后的向量中的指令标识位；示例性地，测试指令可以包括指示测试数据对应的芯片的识别码指令或指示测试数据长度的长度指令等等。测试数据占据解析后的向量中的数据位。数据模块120在完成解析后，将整条解析后的向量向其他模块传输。示例性地，一条测试向量中，多条测试指令可以对应一条测试数据，或者整组测试数据，或者其中几条测试数据，测试指令和测试数据的对应关系可以根据需求进行描述，此处不做限定。或者，数据模块120将测试向量解析后，可以得到仅包含测试指令的指令向量和仅包含测试数据的数据向量；并将指令向量传输给控制模块130，将数据向量传输给写入模块140和比较输出模块160；进一步地，数据模块120可以将测试数据进行拆分，进将写入数据传输给写入模块140；将期待响应数据传输给比较输出模块160，以便减少数据的传输量。

可选地，识别匹配信息与识别码指令的格式相匹配，以便于控制模块130进行处理。期待响应数据与写入数据一一对应，用于检测芯片1反馈的读取数据是否正确。

可选地，该接口转换电路10适用于串行外设接口(Serial PeripheralInterface，SPI)、I2C(Inter－Integrated Circuit)、通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter，UART)、控制器局域网总线(Controller AreaNetwork，CAN)、通用串行总线(Universal Serial Bus，USB)、高速串行计算机扩展总线(Peripheral Component Interconnect Express，PCIE)等多种常用的总线、接口和协议类型，可以将对芯片1在不同阶段的不同测试环境统一化，用一致的设置环境来测试所有向量。这样，使得该接口转换电路10可以适配多芯片互联系统中多种不同的芯片，解决系统中不同类型芯片不能统一进行测试的问题。

可选地，比较输出模块160输出错误信号的方式有多种，在实际应用时可以根据需求进行设置。比如，当芯片1需要对多个测试向量进行处理时，比较输出模块160可以每次都将代表结果正确或错误的标识信号传输给主控设备2；或者，在结果正确时不输出信号，直到出现错误结果或测试完成时才输出信号；或者，将每个测试向量对应的结果储存，在测试结束后将正确结果和错误结果的个数和它们对应的指令位置一起输出。总之，读取数据与期待响应数据的比较在芯片1的内部完成，接口转换电路10仅输出标识测试结果的错误信号，减少了数据的传输和测试的时间。

本发明实施例提供的接口转换电路10，通过设置芯片识别模块110、数据模块120和控制模块130，可以实现对待检测的芯片1的识别。当芯片识别模块110识别出的识别匹配信息与数据模块130解析出的识别码指令相匹配时，在该芯片1使能测试；并且，读取模块150采集到的读取数据中，也可以包含芯片标识码30相关的信息，以表明读取数据的身份，从而保证测试准确有效。同时，芯片识别码30的设置，使得在测试向量中可以指定需要测试的芯片；而无需在所有阶段都对系统中所有芯片进行测试，从而使得芯片测试灵活高效。并且，写入模块140和读取模块150的设置，使得写入数据可以直接灌入测试访问端口20，读取数据可以直接从测试访问端口20提取。这样设置，可以使芯片测试脱离JTAG引脚进行，通过接口转换逻辑可以灵活的应用各种功能接口加载测试向量，特别是在封装后测试时，系统级测试向量可以全部整合为一系列统一的测试向量进行管理，提高了芯片测试的通用性和灵活性。以及，比较输出模块160的设置，使得在芯片1内部可以进行读取数据和期待响应数据的比较，测试系统直接获取错误信号便可得知芯片是否正常，并不需要获取所有读取数据传输至主控设备2进行处理，从而减少数据传输，提高测试效率。因此，本发明实施例可以提高芯片测试的通用性、灵活性和效率。

在上述各实施方式的基础上，可选地，数据模块120内配置有指令集，数据模块120依据指令集的规则解析测试向量，得到测试指令和测试数据。可选地，测试数据中包括写入数据、期待响应数据和掩码数据。其中掩码数据应用于比较输出模块160的比较过程，该应用在下面实施例中进行具体说明，此处不再展开。

可选地，指令集中可以包括多种指令，下面就其中的几种进行说明。在

在一种实施方式中，可选地，指令集中包括芯片测试选择指令。当测试向量中指定了包含特定芯片识别码30的芯片1需要测试，而其他芯片不需要测试时，该指令可以指示芯片的固定ID，控制模块130在接收到该指令时，只使能对应ID的芯片测试。这样，在调试的时候，或者对特定芯片进行排查的时候，可以选择测试对应目标芯片，非常灵活高效。

在另一种实施方式中，可选地，指令集中包括多芯片测试指令。该指令可以使能广播控制功能，使控制模块130将接口转换电路接收到的测试向量广播给通过下一个接口转换电路互联的芯片。这样，可以往后续芯片中广播、中继测试向量，也可以实现测试结果相关数据的回收。该指令适用于多芯片级联的系统，其具体实现在以下实施例中进行说明，此处不再展开。

图2是本发明实施例提供的另一种接口转换电路的结构示意图。参见图2，本实施例提供一种可能的多芯片互联系统中芯片的连接方式，可选地，在互联系统中，主控设备2并不与所有的芯片1连接，而是与其中的一部分芯片1连接(如本图中的第m个芯片1-m)；其他芯片(如本图中的第n个芯片1-n)作为与主控设备连接的芯片级联的后续芯片。示例性地，系统中级联连接的芯片都具有相同的结构；即第n个芯片1-n由与第m个芯片1-m相同的模块构成，具有相同的连接方式；因此，此处仅示例性地给出了第n个芯片1-n，其结构参考第m个芯片1-m即可。

在上述各实施方式的基础上，可选地，芯片1中还包括：第一接口191、第二接口192、第一缓存模块171和第二缓存模块172。其中，第一接口191分别与主控设备2和第一缓存模块171连接；第一缓存模块171位于接口转换电路10中，分别与控制模块130、数据模块120和比较输出模块160连接；第二缓存模块172分别与控制模块130和第二接口192连接；第二接口192与后续芯片(第n个芯片1-n)连接。

第一接口191与第二接口192均为芯片1与外部进行数据传输的接口，可以执行输入与输出的操作；二者的接口类型可以根据实际需求进行设置，此处不作限定。第一缓存模块171既可以向数据模块120传输测试向量，也可以获取比较输出模块160的测试结果并外传输，其工作模式可以由控制模块130来控制；同时，第一缓存模块171也可以在控制模块130和第一接口191之间传输数据。同样地，第二缓存模块172也可以在第二接口192和控制模块130之间传输数据和指令。

示例性地，该系统中测试向量的传输过程为：主控设备2将测试向量输出；第m个芯片1-m中的第一接口191接收测试向量并传输给第一缓存模块171；第一缓存模块171将测试向量传输给控制模块130和数据模块120；数据模块120解析测试向量得到测试指令(比如多芯片测试指令)，并传输给控制模块130；控制模块根据测试指令，将测试向量传输给第二缓存模块172；第二缓存模块172通过第二接口192将测试向量传输至第n个芯片1-n。

该系统中测试结果的传输过程为：第n个芯片1-n的测试结果传输给第m个芯片1-m；通过第m个芯片1-m中的第二接口192、第二缓存模块172、控制模块130、第一缓存模块171和第一接口191传输给主控设备2。给第m个芯片1-m的测试结果由比较输出模块160产生，通过第一缓存模块171和第一接口191传输给主控设备2。其中，每个芯片的测试结果中均包含与芯片识别码有关的信息，以区分测试结果的所属芯片。

可选地，数据模块120中包括解码单元121和数据单元122；解码单元121用于解析测试向量得到测试指令；数据单元122用于解析测试向量得到测试数据。

图3是本发明实施例提供的又一种接口转换电路的结构示意图。参见图3，在上述各实施方式的基础上，可选地，接口转换电路10还包括缓存模块170。缓存模块170与主控设备2、数据模块120、比较输出模块160和控制模块130连接，用于主控设备2与芯片1之间的数据传输。具体地，缓存模块170读取主控设备2中的测试向量，并传输给数据模块120；比较输出模块160输出错误信号给缓存模块170，由缓存模块170传输给主控设备2。缓存模块170传输测试向量和错误信号的方式可以由控制模块130来控制。示例性地，在测试开始时，缓存模块170可以对所有测试向量进行缓存并逐个传输给数据模块120；并且，在测试过程中，缓存模块170可以对多个测试向量的测试结果进行存储，最终一起传输给主控设备2。

继续参见图3，在上述各实施方式的基础上，可选地，接口转换电路10还包括并串转换模块141和串并转换模块151。其中，并串转换模块141连接在写入模块140和测试访问端口20之间；串并转换模块151连接在读取模块150和测试访问端口20之间。这样设置，通过并串转换将写入数据由测试访问端口20中的输入端(记为TDI)输入；并且芯片1的反馈数据(即读取数据)由测试访问端口20中的输出端(记为TDO)输出后，用串并转换成并行数据被读取模块150读取，可以减少测试时间，提高测试效率。

继续参见图3，在上述各实施方式的基础上，可选地，由于在某些测试过程中，只关心芯片1反馈的数据中的部分位是否正确，因此并不需要对读取数据中的每一位都进行判断。为了简化比较过程，数据模块130还包括第四输出端，测试数据中包括掩码数据；比较输出模块160还包含第三输入端，比较输出模块160的第三输入端与数据模块130的第三输出端连接。在此基础上，示例性地，比较输出模块160的工作过程为：先根据读取数据和掩码数据得到实际关心数据，并过滤不关心数据；再将实际关心数据与期待响应数据进行比较，以判断芯片1反馈的读取数据是否正确。其中，数据模块130根据测试向量解析出的期待响应数据的格式与实际关心数据的格式相对应。

继续参见图3，在上述各实施方式的基础上，可选地，在控制模块130中，包括多种功能单元，用于执行不同的测试指令对应的操作。其中，不同的测试指令对应接口转换电路10中不同的模块，下面就几种可能的实施方式进行说明，但不作为对本发明的限定。

在一种实施方式中，可选地，控制模块130包括使能控制单元131，与写入模块140连接，用于控制测试开始或结束。示例性地，使能控制单元131可以在控制模块130判断识别匹配信息与识别码指令是否匹配之后，根据判断结果产生是否使能的控制信号，并传输给写入模块140。或者，在比较输出模块160中的比较结果第一次出现错误时即认定芯片1不合格，由使能控制单元131控制测试结束，以缩短测试时间，使得芯片测试的过程可控，提高测试效率。

在一种实施方式中，可选地，测试指令包括循环指令，即重复执行同一个测试数据包含的测试过程，在测试指令中包含循环次数。控制模块130包括顺序控制单元132；顺序控制单元132分别与数据模块120、写入模块140和读取模块150连接，用于根据循环指令控制测试顺序。例如顺序控制单元132中包含指令计数器，在控制测试循环进行的同时，记录循环次数，在循环次数到达指定值时，停止对该写入数据的测试。这样，在循环测试时，无需数据模块120每次测试都进行测试向量的读取解析、以及测试指令和测试数据的传输，简化测试逻辑，节约测试时间，提高测试效率。

继续参见图3，在另一种实施方式中，可选地，测试指令为调试指令，接口转换电路10中还包括：数据选择模块180。其中，数据选择模块180分别与比较输出模块160、读取模块150和缓存模块170连接；数据选择模块180输出测试结果；测试结果包括错误信号或读取数据。控制模块130还包括模式控制单元133；模式控制单元133与数据选择模块180连接，用于选择数据选择模块180输出的测试结果为错误信号或读取数据。示例性地，模式控制单元133在调试指令的控制下，控制芯片测试为调试模式或正常模式。其中，在调试模式下可以兼容传统的测试方案，即在读取模块150每次读取芯片1反馈的数据之后都由数据选择模块180返回给缓存模块170，或在特定测试向量处停下返回读取数据给缓存模块170。这种模式在早期芯片测试阶段非常有用，可以快速确定芯片1中的问题位置。在测试向量和测试环境稳定之后，芯片测试则可以采用正常模式，在正常模式下，模式控制单元133控制数据选择模块180读取比较输出模块160中的错误信号并输出，有利于提高测试效率。

图4是本发明实施例提供的又一种接口转换电路的结构示意图。参见图4，多芯片互联系统中包括至少两个级联的芯片1。每个芯片1中的接口转换电路10中的控制模块130与下一级芯片1的接口转换电路10连接，以实现测试向量的广播或中继。可选地，本实施例中的接口转换电路10的结构与上述各实施例中相同，不同点仅在于控制模块130中包括的功能单元，因此此处仅示例性地示出了接口转换电路10中的控制模块130，控制模块130中包括广播使能单元134，广播使能单元134用于将测试向量传送至下一级芯片1。

示例性地，图4中示出了两个芯片1，分别为第一个芯片1-1和第二个芯片1-2。第一个芯片1-1中包括第一芯片识别码30-1、第一接口转换电路10-1和第一测试访问端口20-1；其中，第一接口转换电路10-1分别与第一芯片识别码30-1、第一测试访问端口20-1和主控设备2连接；第一接口转换电路10-1中包括第一控制模块130-1，第一控制模块130-1中包括第一广播使能单元134-1。第二个芯片1-2中包括第二芯片识别码30-2、第二接口转换电路10-2和第二测试访问端口20-2；其中，第二接口转换电路10-2分别与第二芯片识别码30-2、第二测试访问端口20-2和第一控制模块130-1中的第一广播使能单元134-1连接。第二控制模块130-2中的第二广播使能单元134-2用于与下一级芯片连接。

该级联的多芯片互联系统中，测试向量的传递过程为：主控设备2发出的测试向量传输至第一接口转换电路10-1；第一接口转换电路10-1接收测试向量后进行解析(比如，由缓存模块接收测试向量并传递给数据模块和控制模块，数据模块对解析测试向量，并将解析后的包括测试指令和测试数据的向量传输给控制模块)；第一控制模块130-1接收解析后的向量并进行处理，分离出其中的多芯片测试指令；由第一广播使能单元134-1根据多芯片测试指令的指示，控制测试向量向下一级芯片传递(比如传递给第二接口转换电路10-2中的缓存模块)。

可选地，广播使能单元134控制测试向量向下一级芯片传递的方式有多种，可以根据实际需求进行设置。比如：控制模块本身接收了原始的测试向量，向下一级芯片传输；或者，控制模块接收了解析后的向量，向下一级芯片传输；或者，控制模块仅接收测试指令，广播使能单元134根据指令控制数据模块将测试向量向下一级芯片传输。

上述各实施例示例性地对接口转换电路10的工作原理进行了说明，以下，就比较输出模块160的一种可能结构进行说明，但不作为对本发明的限定。

图5是本发明实施例提供的一种比较输出模块的结构示意图。参见图5，在一种实施方式中，可选地，比较输出模块160包括：与单元161、异或单元162和错误寄存器163。

其中，与单元161的第一输入端与数据模块120的第四输出端连接，用于接收掩码数据Dmask；与单元161的第二输入端与读取模块150的输出端连接，用于接收读取数据Dread；与单元161用于根据掩码数据Dmask和读取数据Dread(将掩码数据Dmask和读取数据Dread进行与运算)得到实际关心数据，并过滤不关心数据。异或单元162的第一输入端与数据模块120的第三输出端连接，用于接收期待响应数据Dexp；异或单元162的第二输入端与与单元161的输出端连接，用于接收实际关心数据；异或单元162用于根据实际关心数据和期待响应数据Dexp(将实际关心数据和期待响应数据Dexp进行异或运算)得到比较结果。错误寄存器163的第一输入端与异或单元162的输出端连接，错误寄存器163的第一输出端为比较输出模块160的输出端；错误寄存器163用于根据比较结果得到错误信号Serror，以及存储并输出错误信号Serror。

可选地，错误寄存器163可以是加法寄存器(或累积寄存器)，当有多个测试向量时，每次比较结果都暂存在错误寄存器163中。错误寄存器163在比较结果指示实际关心数据有误时自动累加。最终，错误寄存器163可以将错误次数、报错数据和错误数据位等内容作为错误信号Serror输出。示例性地，当错误信号Serror代表错误次数时，设置错误寄存器163中记录的初始数值为0，只要最终的错误信号Serror不为0，就说明芯片1不合格，测试失败。

本发明实施例还提供了一种多芯片互联系统，包括：主控设备和至少两个芯片；其中，芯片包括芯片标识码和如本发明任意实施例所提供的接口转换电路，具有相应的有益效果。特别是在系统级测试的时候，很多情况下，已经使用接口转换电路完成了系统级芯片互联，利用已存在的互联即可实现多芯片协同测试，简化测试步骤，提高测试效率。

基于芯片的互联结构，本发明实施例支持几种最基本的互联模式。下面就其中的几种进行说明。

图6是本发明实施例提供的一种多芯片互联系统的结构示意图。参见图6，在一种实施方式中，可选地，多个芯片1以星型结构互联，即主控设备2同时并行连接每个芯片(此处示例性地给出了四个芯片，分别是第一个芯片1-1、第二个芯片1-2、第三个芯片1-3和第四个芯片1-4；每个芯片1中均包含接口转换电路10，图中分别表示为第一接口转换电路10-1、第二接口转换电路10-2、第三接口转换电路10-3和第四接口转换电路10-4)。

在该结构下，测试向量可以由主控设备2并行发送给所有被测芯片。当测试向量中包含芯片测试选择指令时，目标芯片对其进行反应。由于芯片1中存在接口转换电路10，在进行测试时，无需每次传输返回读取数据，只需在最后测试完成之后，由主控设备2依次收回不同芯片的测试结果(错误信号)。并且，接口转换电路10在芯片1测试完成后，还可以将与芯片的芯片识别码有关的信息和测试结果一起返回，以表明数据的身份，便于分辨出返回数据所属的芯片。

图7是本发明实施例提供的另一种多芯片互联系统的结构示意图。参见图7，在一种实施方式中，可选地，多个芯片1以菊花链式结构互联，相当于主控设备2与所有芯片级联连接，主控设备2与第一个和最后一个芯片连接，构成一个环路。

在该结构下，测试向量可以由主控设备2发送给第一个芯片1-1中的第一接口转换电路10-1。可选地，测试向量中包含多芯片测试指令，以将测试向量依次广播给后续芯片。由于每个芯片的测试过程均不用返回读取数据，在测试完成后，串行返回每颗芯片的测试结果至主控设备2即可，有利于减少数据传输，提高测试效率。可选地，该系统中的接口转换电路可以将与芯片的芯片识别码有关的信息和测试结果一起返回，以表明数据的身份，便于分辨出返回数据所属的芯片。

以上述实施例中描述的两种互联结构作为基础，针对任意芯片互联的结构，都可以分解成星型互联和菊花链互联相结合的结构。因此即可以说本发明实施例提供的接口转换电路可以支持任意复杂的芯片互联结构的高效测试，提高了接口转换电路的通用性。

在上述各实施方式的基础上，可选地，多芯片互联系统的测试系统可以包括软件系统，与主控设备连接，用于生成测试向量。示例性地，软件系统读入多芯片互联结构的描述文件和目标测试芯片的芯片识别码，可以向原始的单芯片测试的测试向量添加结构性的描述数据和相关指令数据，自动产生针对多芯片进行测试的测试向量。

本发明实施例还提供了一种多芯片互联系统的测试方法，用于对本发明任意实施例所提供的多芯片互联系统中的芯片进行测试，具有相应的有益效果。

图8是本发明实施例提供的一种多芯片互联系统的测试方法的流程示意图。参见图8，该多芯片互联系统的测试方法包括以下步骤：

S110、主控设备将与多芯片互联系统中的芯片中的接口转换电路相匹配的测试向量传送给芯片中的接口转换电路。

其中，主控设备可以通过缓存模块将测试向量传输给数据模块。

S120、数据模块接收测试向量，并根据测试向量得到测试指令和测试数据；测试指令包括识别码指令；测试数据包括写入数据和期待响应数据。

其中，以对一条测试向量的解析过程为例，数据模块将测试向量解析后，得到至少一条测试指令和对应的一组测试数据。测试指令和测试数据构成一整条解析后的向量。数据模块在完成解析后，将整条解析后的向量向其他模块传输。或者，数据模块将测试向量解析后，可以得到仅包含测试指令的指令向量和仅包含测试数据的数据向量；并将指令向量传输给控制模块，将数据向量传输给写入模块和比较输出模块；进一步地，数据模块可以将测试数据进行拆分，进将写入数据传输给写入模块；将期待响应数据传输给比较输出模块，以便减少数据的传输量。

S130、芯片识别模块识别芯片的芯片识别码并输出识别匹配信息。

其中，芯片识别码可以包括芯片的编号和在互联系统中的位置等信息，用于区分各个芯片，每个芯片有其唯一的芯片识别码。

S140、控制模块判断识别匹配信息与识别码指令是否匹配；若是，则执行S150；否则执行S180。

其中，控制模块中可以包括使能控制单元，用于控制测试开始或结束。

S150、写入模块将写入数据通过测试访问端口传输给芯片。

其中，写入模块可通过并串转换模块将写入数据传输至测试访问端口的输入端TDI，通过数据输入传输给芯片。

S160、读取模块通过测试访问端口采集芯片反馈的读取数据。

其中，读取模块可以通过串并转换模块捕获测试访问端口的数据输出来采集芯片反馈的读取数据。

S170、比较输出模块根据读取数据和期待响应数据得到错误信号并输出。

其中，比较输出模块输出错误信号的方式有多种，在实际应用时可以根据需求进行设置。比如，当芯片需要对多个测试向量进行处理时，比较输出模块可以每次都将代表结果正确或错误的标识信号传输给主控设备；或者，在结果正确时不输出信号，直到出现错误结果或测试完成时才输出信号；或者，将每个测试向量对应的结果储存，在测试结束后将正确结果和错误结果的个数和它们对应的指令位置一起输出。总之，读取数据与期待响应数据的比较在芯片的内部完成，接口转换电路仅输出标识测试结果的错误信号。

S180、结束测试。

其中，当识别匹配信息与识别码指令不匹配时，表明该芯片并非测试向量的目标芯片，所以结束该芯片的本轮测试，直至属于该芯片的测试向量到来再开始测试。

可选地，由于在某些测试过程中，只关心芯片反馈的数据中的部分位是否正确，因此并不需要对读取数据中的每一位都进行判断。为了简化比较过程，该测试方法还包括：

数据模块根据测试向量得到掩码数据；

比较输出模块先根据读取数据和掩码数据得到实际关心数据，并过滤不关心数据；再将实际关心数据与期待响应数据进行比较，以判断芯片反馈的读取数据是否正确。其中，期待响应数据的格式与实际关心数据的格式相对应。

可选地，当测试过程中，需要对芯片中的问题定位时，该测试方法还可以包括：控制模块根据测试指令控制芯片测试为调试模式；

数据选择模块在控制模块的控制下从读取模块获得读取数据，并将读取数据作为测试结果输出。

可选地，当芯片级联的多芯片互联系统中需要对多个芯片进行测试时，不必由主控设备向所有芯片传输测试向量；可以由控制模块根据多芯片测试指令，将测试向量向后级芯片传输。可选地，控制模块接收到多芯片测试指令时，马上将测试向量向后传输，以提高整体测试效率。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种接口转换电路，置于芯片内部，用于芯片测试，其特征在于，所述芯片为多芯片互联系统中的芯片，所述芯片中含有芯片标识码，所述接口转换电路包括：

芯片识别模块，所述芯片识别模块用于识别所述芯片的芯片识别码并输出识别匹配信息；

数据模块，所述数据模块的输入端用于与外部的主控设备连接；所述数据模块用于根据所述主控设备发出的测试向量得到测试指令和测试数据；其中，所述测试向量与所述接口转换电路匹配；所述测试指令包括识别码指令；所述测试数据包括写入数据和期待响应数据；

控制模块，所述控制模块的第一输入端与所述芯片识别模块的输出端连接，所述控制模块的第二输入端与所述数据模块的第一输出端连接；所述控制模块用于判断所述识别匹配信息与所述识别码指令是否匹配；

写入模块，所述写入模块的第一输入端与所述数据模块的第二输出端连接，所述写入模块的第二输入端与所述控制模块的输出端连接，所述写入模块的输出端与所述芯片的测试访问端口的输入端连接，以将所述写入数据输出至所述芯片；

读取模块，所述读取模块的输入端与所述芯片的测试访问端口的输出端连接；所述读取模块用于采集所述芯片反馈的读取数据；

比较输出模块，所述比较输出模块的第一输入端与所述数据模块的第三输出端连接，所述比较输出模块的第二输入端与所述读取模块的输出端连接；所述比较输出模块用于根据所述读取数据和所述期待响应数据，得到错误信号并通过输出端输出。

2.根据权利要求1所述的接口转换电路，其特征在于，所述测试数据还包括掩码数据；

所述比较输出模块包括：与单元、异或单元和错误寄存器；

所述与单元的第一输入端与所述数据模块的第四输出端连接；所述与单元的第二输入端与所述读取模块的输出端连接；所述与单元用于根据所述掩码数据和所述读取数据得到实际关心数据，并过滤不关心数据；

所述异或单元的第一输入端与所述数据模块的第三输出端连接；所述异或单元的第二输入端与所述与单元的输出端连接；所述异或单元用于根据所述实际关心数据和所述期待响应数据得到比较结果；

所述错误寄存器的第一输入端与所述异或单元的输出端连接，所述错误寄存器的第一输出端为所述比较输出模块的输出端；所述错误寄存器用于根据所述比较结果得到所述错误信号，以及存储并输出所述错误信号。

3.根据权利要求1所述的接口转换电路，其特征在于，所述数据模块内配置有指令集，所述数据模块依据所述指令集的规则解析所述测试向量，得到所述测试指令和所述测试数据。

4.根据权利要求3所述的接口转换电路，其特征在于，所述指令集中的指令包括芯片测试选择指令或多芯片测试指令。

5.根据权利要求4所述的接口转换电路，其特征在于，所述控制模块与下一级芯片的接口转换电路连接；所述控制模块还包括广播使能单元；所述广播使能单元用于将所述测试向量传送至所述下一级芯片。

6.根据权利要求1所述的接口转换电路，其特征在于，所述测试指令包括循环指令，所述控制模块还包括顺序控制单元；所述顺序控制单元分别与所述数据模块、所述写入模块和所述读取模块连接；所述顺序控制单元用于根据所述循环指令控制测试顺序。

7.根据权利要求1所述的接口转换电路，其特征在于，所述控制模块还包括模式控制单元；所述接口转换电路还包括：数据选择模块；

所述数据选择模块分别与所述比较输出模块和所述读取模块连接；所述数据选择模块输出测试结果；所述测试结果包括所述错误信号或所述读取数据；

所述模式控制单元与所述数据选择模块连接，用于选择所述数据选择模块输出的所述测试结果为所述错误信号或所述读取数据。

8.一种多芯片互联系统，其特征在于，包括：主控设备和至少两个芯片；所述芯片包括芯片标识码和如权利要求1-7任一项所述的接口转换电路。

9.根据权利要求8所述的多芯片互联系统，其特征在于，所述多芯片互联系统为星型结构，每个所述芯片均与所述主控设备连接；

或者，所述多芯片互联系统为菊花链式结构，所述主控设备与多个所述芯片级联连接。

10.一种多芯片互联系统的测试方法，其特征在于，包括：

主控设备将与所述多芯片互联系统中的芯片中的接口转换电路相匹配的测试向量传送给所述芯片中的接口转换电路；

数据模块接收所述测试向量，并根据所述测试向量得到测试指令和测试数据；所述测试指令包括识别码指令；所述测试数据包括写入数据和期待响应数据；

芯片识别模块识别所述芯片的芯片识别码并输出识别匹配信息；

控制模块判断所述识别匹配信息与所述识别码指令是否匹配；若是，则控制测试开始；

写入模块将所述写入数据通过测试访问端口传输给所述芯片；

读取模块通过所述测试访问端口采集所述芯片反馈的读取数据；

比较输出模块根据所述读取数据和所述期待响应数据得到错误信号并输出。

Images