CN113990382B - 片上系统芯片、测试方法及测试系统 - Google Patents
片上系统芯片、测试方法及测试系统 Download PDFInfo
- Publication number
- CN113990382B CN113990382B CN202111036811.3A CN202111036811A CN113990382B CN 113990382 B CN113990382 B CN 113990382B CN 202111036811 A CN202111036811 A CN 202111036811A CN 113990382 B CN113990382 B CN 113990382B
- Authority
- CN
- China
- Prior art keywords
- scan
- field
- pin
- register
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种片上系统芯片、测试方法及测试系统，涉及集成电路技术领域。该片上系统芯片包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，每个扫描链各扫描寄存器的时钟引脚连接一个数据选择器的输出引脚，各扫描寄存器的扫描使能端并联在一起，根据扫描使能信号进入测试模式；现场模式输出引脚连接数据选择器的控制引脚，数据选择器的一个输入引脚连接内部时钟，另一个输入引脚连接现场时钟输出引脚，最后一个扫描寄存器的输出引脚连接现场输入引脚，现场输出引脚用于输出采集到的目标电路模块中每个扫描链上各扫描寄存器内的状态数据。
Description
技术领域
本发明涉及集成电路技术领域，具体而言，涉及一种片上系统芯片、测试方法及测试系统。
背景技术
随着集成电路行业的发展，每个芯片上集成的功能也越来越复杂，运行在芯片上的软件系统也越来越复杂，软件系统复杂度的上升，使得软件出现bug或死机的现象越来越多。
对于芯片上运行操作系统或程序的硬件，一般采用仿真器通过JTAG(Joint TestAction Group，联合测试工作组)接口连接到芯片内部的用于调试的硬件逻辑，硬件逻辑再去获取或改变芯片中的部分硬件状态，最后将芯片中的某些寄存器中的状态通过JTAG接口由仿真器展示出来。
采用上述方法仿真器只能访问芯片中的部分硬件资源，当芯片在运行程序进入死循环或死机状态时，仿真器无法获取硬件资源进行调试的。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种片上系统芯片、测试方法及测试系统，以便在芯片进入死循环或死机状态时，对芯片故障进行分析。
为实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请实施例提供了一种片上系统芯片，包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，所述每个扫描链上前一级扫描寄存器的输出引脚连接后一级扫描寄存器的串行输入引脚；所述每个扫描链上各扫描寄存器的时钟引脚连接一个所述数据选择器的输出引脚；所述每个扫描链上各扫描寄存器的扫描使能端并联在一起，以根据输入的扫描使能信号进入测试模式；
所述导出模块具有多个现场模式输出引脚、多个现场输入引脚、现场输出引脚、现场串行输入引脚、现场时钟输入引脚、现场时钟输出引脚；
每个现场模式输出引脚连接一个所述数据选择器的控制引脚，所述数据选择器的一个输入引脚连接内部时钟，所述数据选择器的另一个输入引脚连接所述现场时钟输出引脚，所述每个扫描链上最后一个扫描寄存器的输出引脚连接一个现场输入引脚，以基于所述现场串行输入引脚的现场模式控制信号、所述现场时钟输入引脚所输入的外部时钟信号的作用下，将目标电路模块中每个扫描链上最后一个扫描寄存器的输出引脚连接至所述导出模块，其中，所述目标电路模块为所述多个现场模式输出引脚中基于所述现场模式控制信号输出时钟选择信号的现场模式输出引脚所连接的数据选择器对应的电路模块，所述时钟选择信号用于使得所述目标电路模块中每个扫描链上各扫描寄存器的时钟引脚输入所述外部时钟信号，其他电路模块中每个扫描链上各扫描寄存器的时钟引脚输入内部时钟信号；
所述现场输出引脚用于输出采集到的所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据，以根据所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
可选的，所述每个扫描链上各扫描寄存器的扫描使能端用于连接外部设备，以接收所述外部设备输入的所述扫描使能信号。
可选的，所述导出模块具有现场模式输入引脚，用于连接外部设备，以接收所述外部设备输入的所述扫描使能信号，所述每个扫描链上各扫描寄存器的扫描使能端连接所述现场模式输入引脚，以接收所述扫描使能信号。
第二方面，本申请实施例还提供一种片上系统芯片的测试方法，所述片上系统芯片为上述实施例中任一所述的片上系统芯片，所述测试方法包括：
所述片上系统芯片内每个电路模块中每个扫描链在通过所述每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的扫描使能信号的作用下，进入测试模式；
所述片上系统芯片中导出模块的现场串行输入引脚在外部输入的现场模式控制信号的作用下，通过所述多个现场模式输出引脚中的目标现场模式输出引脚输出时钟控制信号，控制所述目标现场模式输出引脚连接的数据选择器所对应的电路模块被选中为目标电路模块；
外部输入的外部时钟信号，依次通过所述导出模块的现场时钟输入引脚、现场时钟输出引脚以及所述目标电路模块中每个扫描链所连接的数据选择器的另一输入引脚作用至所述目标电路模块的每个扫描链；
所述目标电路模块中每个扫描链上各扫描寄存器中的状态数据在所述外部时钟信号的作用下，通过所述导出模块的现场输出引脚输出，以根据所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
可选的，所述方法还包括：
采用与所述导出模块的现场输出引脚连接的外部采样设备，对所述目标电路模块中每个扫描链在各个时钟周期下的状态数据进行记录。
可选的，所述方法还包括：
通过所述导出模块的现场串行输入引脚重新输入现场模式控制信号；
基于重新输入的现场模式控制信号以及所述外部时钟信号，控制所述重新输入的现场模式控制信号对应的另一电路模块中每个扫描链上各扫描寄存器中的状态数据通过所述导出模块的现场输出引脚进行输出，直至所述多个电路模块依次均被选中，并获取到对应的扫描寄存器状态数据。
可选的，所述方法还包括：
所述每个电路模块中每个扫描链在通过所述每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的工作使能信号的作用下，从测试模式复位至工作模式。
可选的，所述片上系统芯片内所述每个电路模块中每个扫描链在通过所述每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的扫描使能信号的作用下，进入测试模式之前，所述方法还包括：
在所述片上系统芯片进入死机状态或者非期望状态时，输入所述扫描使能信号。
可选的，所述在所述片上系统芯片进入死机状态或者非期望状态时，输入所述扫描使能信号之前，所述方法还包括：
将所述片上系统芯片进入死机状态或者非期望状态之前所述片上系统芯片内所述每个电路模块中每个扫描链上各扫描寄存器的状态数据进行保存。
第三方面，本申请实施例还提供一种芯片测试系统，包括：采样设备和上述实施例中任一所述的片上系统芯片；所述采样设备的输入端连接所述片上系统芯片中导出模块的现场输出引脚，以采集所述片上系统芯片内每个电路模块中每个扫描链上各扫描寄存器的状态数据，以根据所述每个电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
本申请的有益效果是：
本申请提供一种片上系统芯片、测试方法及测试系统，其中片上系统芯片包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，每个扫描链上前一级扫描寄存器的输出引脚连接后一级扫描寄存器的串行输入引脚，每个扫描链上各扫描寄存器的时钟引脚连接一个数据选择器的输出引脚，每个扫描链上各扫描寄存器的扫描使能端并联在一起，以根据输入的扫描使能信号进入测试模式；导出模块具有多个现场模式输出引脚、多个现场输入引脚、现场输出引脚、现场串行输入引脚、现场时钟输入引脚、现场时钟输出引脚；每个现场模式输出引脚连接一个数据选择器的控制引脚，数据选择器的一个输入引脚连接内部时钟，数据选择器的另一个输入引脚连接现场时钟输出引脚，每个扫描链上最后一个扫描寄存器的输出引脚连接一个现场输入引脚，以基于现场串行输入引脚的现场模式控制信号、现场时钟输入引脚所输入的外部时钟信号的作用下，将目标电路模块中每个扫描链上最后一个扫描寄存器的输出引脚输出至导出模块，现场输出引脚用于输出采集到的目标电路模块中扫描链上多个扫描寄存器内的状态数据。通过本申请，可在片上系统芯片发生故障时，通过导出模块将多个电路模块中目标电路模块的多个扫描寄存器内的状态数据导出，以根据状态数据对片上系统芯片的故障进行分析。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的第一种片上系统芯片的结构示意图；
图2为本申请实施例提供的第二种片上系统芯片的结构示意图；
图3为本申请实施例提供的第一种片上系统芯片的测试方法的流程示意图；
图4为本申请实施例提供的第二种片上系统芯片的测试方法的流程示意图；
图5为本申请实施例提供的一种芯片测试系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
图1为本申请实施例提供的第一种片上系统芯片的结构示意图；如图1所示，该系统包括：导出模块10、多个电路模块20以及多个数据选择器30。
每个电路模块20中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，每个扫描链上前一级扫描寄存器的输出引脚Q连接后一级扫描寄存器的串行输入引脚SI，每个扫描链上各扫描寄存器的时钟引脚连接一个数据选择器30的输出引脚，每个扫描链上各扫描寄存器的扫描使能端SE并联在一起，以根据输入的扫描使能信号进入测试模式。
导出模块10具有多个现场模式输出引脚field_modex、多个现场输入引脚field_outx、现场输出引脚field_so、现场串行输入引脚field_si、现场时钟输入引脚field_clk、现场时钟输出引脚field_clk_o。
每个现场模式输出引脚field_modex连接一个数据选择器30的控制引脚scan_modex，数据选择器30的一个输入引脚clk连接内部时钟，数据选择器30的另一个输入引脚scan_clkx连接现场时钟输出引脚field_clk_o，每个扫描链上最后一个扫描寄存器的输出引脚scan_outx连接一个现场输入引脚field_outx，以基于现场串行输入引脚field_si的现场模式控制信号、现场时钟输入引脚field_clk所输入的外部时钟信号的作用下，将目标电路模块中每个扫描链上最后一个扫描寄存器的输出引脚scan_outx连接至导出模块10，其中，目标电路模块为多个现场模式输出引脚field_modex中输出时钟选择信号的现场模式输出引脚field_modex所连接的数据选择器30对应的电路模块20，时钟选择信号用于使得目标电路模块中每个扫描链上各扫描寄存器的时钟引脚输入外部时钟信号，其他电路模块中每个扫描链上各扫描寄存器的时钟引脚输入内部时钟信号，现场输出引脚field_so用于输出采集到的目标电路模块中每个扫描链上各扫描寄存器21内的状态数据，以根据每个电路模块20中每个扫描链上各扫描寄存器21内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
具体的，导出模块10用于从多个电路模块中选择一个电路模块作为目标电路模块，以获取目标电路模块中每个扫描链上各扫描寄存器内的状态数据。
为了检测芯片的故障，需要在芯片设计阶段，在芯片中设计用于DFT(design fortest，可测性设计)逻辑的扫描链结构，通过对芯片多个功能的拆分，使得每个电路模块中的扫描链对应芯片的部分功能，本申请实施例利用DFT逻辑的扫描链结构，通过导出模块10增加一些简单的控制逻辑，既可以对每个扫描链上各扫描寄存器内的状态数据进行分析。
如图1所示，每个扫描链的结构为：由多个扫描寄存器构成，前一级扫描寄存器的输出引脚Q连接后一级扫描寄存器的串行输入引脚SI，多个扫描寄存器的扫描使能端SE并联在一起，以接收扫描使能信号，使得整个扫描链的多个扫描寄存器一起进入测试模式；多个扫描寄存器的时钟引脚共同并联在一个数据选择器30的输出引脚。
需要说明的是，每个扫描寄存器还具有一个数据输入引脚D，当扫描使能端SE置为0时，扫描寄存器进入工作模式，数据输入引脚D作为扫描寄存器的输入端；当扫描使能端SE置为1时，扫描寄存器进入测试模式，串行输入引脚SI作为扫描寄存器的输入端。在本申请实施例中，由于本申请实施例的目的在于分析芯片死机前发生的故障，因此只需要将芯片死机前扫描寄存器的状态数据导出即可，因此每个扫描链上的首个扫描寄存器的串行输入引脚SI不连接任何输入数据。
如图1所示，数据选择器30的结构为：两个输入引脚、一个控制引脚和一个输出引脚；其中一个输入引脚连接内部时钟CLK，另一个输入引脚引脚连接现场时钟输出引脚field_clk_o，控制引脚连接现场模式输出引脚field_modex，以根据现场模式输出引脚field_modex的输出值选择内部时钟信号还是现场输入的外部时钟信号。
需要说明的是，多个现场模式输出引脚field_modex中每次只有一个现场模式输出引脚field_modex可以输出时钟选择信号，时钟选择信号用于选择一个扫描链上各扫描寄存器的时钟引脚输入外部时钟信号，其他扫描链上各扫描寄存器的时钟引脚输入内部时钟信号。
为使得每次只有一个电路模块被选中作为目标电路模块，输出目标电路模块中每个扫描链上各扫描寄存器内的状态数据，因此将多个数据选择器30的一个输入引脚所连接的内部时钟被切换至关闭状态，即CLK＝0，此时只有时钟选择信号选中的目标电路模块的扫描链上各扫描寄存器的时钟引脚输入的外部时钟信号为有效信号，未被选中的其他电路模块的扫描链上各扫描寄存器的时钟引脚输入的外部时钟信号为无效信号，即其他电路模块的扫描链上各扫描寄存器内的状态数据无法被导出。
如图1所示，导出模块10的现场串行输入引脚field_si用于输入现场模式控制信号，多个现场模式输出引脚field_modex用于根据现场模式控制信号决定其中一个现场模式输出引脚field_modex输出时钟选择信号，其他现场模式输出引脚field_modex输出无效信号，接收时钟选择信号的数据选择器所对应的电路模块为目标电路模块。现场时钟输入引脚field_clk用于输入现场时钟信号，现场时钟输出引脚field_clk_o与多个数据选择器30的另一个输入引脚连接，用于将现场时钟信号通过现场时钟输出引脚field_clk_o传输至多个数据选择器30的另一个输入引脚。多个现场输入引脚field_outx用于分别连接每个扫描链上最后一个扫描寄存器的输出引脚scan_outx，以接收每个扫描链上各扫描寄存器内的状态数据，现场输出引脚field_so用于将目标电路模块中每个扫描链上各扫描寄存器内的状态数据。
将目标电路模块中每个扫描链上各扫描寄存器内的状态数据导出后，对目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考状态数据进行分析，以分析存在故障的扫描寄存器。
本申请实施例提供的片上系统芯片包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，每个扫描链上前一级扫描寄存器的输出引脚连接后一级扫描寄存器的串行输入引脚，每个扫描链上各扫描寄存器的时钟引脚连接一个数据选择器的输出引脚，每个扫描链上各扫描寄存器的扫描使能端并联在一起，以根据输入的扫描使能信号进入测试模式；导出模块具有多个现场模式输出引脚、多个现场输入引脚、现场输出引脚、现场串行输入引脚、现场时钟输入引脚、现场时钟输出引脚；每个现场模式输出引脚连接一个数据选择器的控制引脚，数据选择器的一个输入引脚连接内部时钟，数据选择器的另一个输入引脚连接现场时钟输出引脚，每个扫描链上最后一个扫描寄存器的输出引脚连接一个现场输入引脚，以基于现场串行输入引脚的现场模式控制信号、现场时钟输入引脚所输入的外部时钟信号的作用下，将目标电路模块中扫描链上最后一个扫描寄存器的输出引脚输出至导出模块，现场输出引脚用于输出采集到的目标电路模块中每个扫描链上各扫描寄存器内的状态数据。通过本申请实施例，可在片上系统芯片发生故障时，通过导出模块将多个电路模块中目标电路模块的多个扫描寄存器内的状态数据导出，以根据状态数据对片上系统芯片的故障进行分析。
在一种可选实施方式中，如图1所示，每个扫描链上各扫描寄存器的扫描使能端SE用于连接外部设备，以接收外部设备输入的扫描使能信号。
具体的，当扫描使能端SE置为0时，扫描寄存器进入工作模式，当扫描使能端SE置为1时，扫描寄存器进入测试模式，当片上系统芯片发生故障或死机时，通过外部设备向所有扫描链上各扫描寄存器的扫描使能端SE输入扫描使能信号，即将扫描使能端置为1，使得片上系统芯片的所有扫描寄存器统一进入测试模式。
在另一种可选实施方式中，图2为本申请实施例提供的第二种片上系统芯片的结构示意图，如图2所示，导出模块10具有现场模式输入引脚field_mode，用于连接外部设备，以接收外部设备输入的扫描使能信号，每个扫描链上各扫描寄存器的扫描使能端连接现场模式输入引脚，以接收扫描使能信号。
具体的，导出模块10的现场模式输入引脚field_mode用于决定片上系统芯片的模式，当现场模式输入引脚field_mode为0时，片上系统芯片为工作模式，此时每个扫描链上首个扫描寄存器的串行输入引脚SI用于输入功能数据；当现场模式输入引脚field_mode为1时，片上系统芯片为测试模式，此时每个扫描链上首个扫描寄存器的串行输入引脚SI不连接任何输入数据。因此，可将每个扫描链上各扫描寄存器的扫描使能端SE与导出模块10的现场模式输入引脚field_mode连接，使得外部设备可同时为导出模块输入扫描使能信号，为扫描寄存器输入扫描使能信号。
在上述任一实施例的基础上，本申请实施例还提供一种片上系统芯片的测试方法，片上系统芯片为上述任一实施例中的片上系统芯片，图3为本申请实施例提供的第一种片上系统芯片的测试方法的流程示意图，如图3所示，该测试方法包括：
S11：片上系统芯片内每个电路模块中每个扫描链在通过每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的扫描使能信号的作用下，进入测试模式。
具体的，每个电路模块包括至少一个扫描链，每个扫描链由多个扫描寄存器串联而成，多个扫描寄存器的扫描使能端并联在一起，以接收外部输入的扫描使能信号，以使得扫描链进入测试模式。
在一种可选实施方式中，在S11之前，该方法还包括：
在片上系统芯片进入死机状态或者非期望状态时，输入扫描使能信号。
具体的，当片上系统芯片进入死机状态或者非期望状态时，通过外部设备向每个电路模块中每个扫描链上各扫描寄存器的扫描使能端输入扫描使能信号，使得各扫描链进入测试模式。
可选的，在片上系统芯片进入死机状态或者非期望状态时，输入扫描使能信号之前，该方法还包括：
将片上系统芯片进入死机状态或者非期望状态之前片上系统芯片中各电路模块中每个扫描链上各扫描寄存器的状态数据进行保存。
S12：片上系统芯片中导出模块的现场串行输入引脚在外部输入的现场模式控制信号的作用下，通过多个现场模式输出引脚中的目标现场模式输出引脚输出时钟选择信号，控制目标现场模式输出引脚连接的数据选择器所对应的电路模块被选中为目标电路模块。
具体的，通过现场串行输入引脚输入现场模式控制信号，多个现场模式输出引脚中的一个现场模式输出引脚根据现场模式控制信号输出时钟选择信号，输出时钟选择信号的现场模式输出引脚作为目标现场模式输出引脚，目标现场模式输出引脚连接的数据选择器所对应的扫描链为被选中的目标电路模块的扫描链。
S13：外部输入的外部时钟信号，依次通过导出模块的现场时钟输入引脚、现场时钟输出引脚以及目标电路模块中每个扫描链所连接的数据选择器的另一输入引脚作用至目标电路模块的每个扫描链。
具体的，通过导出模块的现场时钟输入引脚输入外部时钟信号，多个现场时钟输入引脚分别连接多个数据选择器的另一输入引脚，以将外部时钟信号输入至多个电路模块的每个扫描链，目标电路模块的每个扫描链对应的数据选择器的控制引脚输入的时钟选择信号使得所输入的外部时钟信号为有效信号，其他电路模块的每个扫描链对应得到数据选择器的控制引脚未输入时钟选择信号，使得所输入的外部时钟信号为无效信号。
S14：目标电路模块中每个扫描链上各扫描寄存器中的状态数据在外部时钟信号的作用下，通过导出模块的现场输出引脚输出，以根据目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
具体的，在外部时钟信号的作用下，被选中的目标电路模块中每个扫描链上各扫描寄存器的状态数据依次被导出，目标电路模块中每个扫描链上最后一个扫描寄存器的输出引脚连接导出模块的现场输入引脚，以将状态数据传输至导出模块，并通过导出模块的现场输出引脚将状态数据至外部采样设备。
本申请实施例提供的片上系统芯片的测试方法，片上系统芯片内每个电路模块中每个扫描链在通过每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的扫描使能信号的作用下，进入测试模式，片上系统芯片中导出模块的现场串行输入引脚在外部输入的现场模式控制信号的作用下，通过多个现场模式输出引脚中的目标现场模式输出引脚输出时钟选择信号，控制目标现场模式输出引脚连接的数据选择器所对应的电路模块被选中为目标电路模块，外部输入的外部时钟信号，依次通过导出模块的现场时钟输入引脚、现场时钟输出引脚以及目标电路模块中每个扫描链所连接的数据选择器的另一输入引脚作用至目标电路模块的每个扫描链，目标电路模块中每个扫描链上各扫描寄存器中的状态数据在外部时钟信号的作用下，通过导出模块的现场输出引脚输出，以根据目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。通过本申请实施例，可在片上系统芯片发生故障时，通过导出模块将多个电路模块中目标电路模块的多个扫描寄存器内的状态数据导出，以根据状态数据对片上系统芯片的故障进行分析。
在上述实施例的基础上，本申请实施例还提供一种片上系统芯片的测试方法，该方法还包括：
采用与导出模块的现场输出引脚连接的外部采样设备，对目标电路模块中每个扫描链在各个时钟周期下的状态数据进行记录。
具体的，在片上系统芯片进入死机状态或非期望状态时，将每个扫描链上各扫描寄存器的状态保存在扫描寄存器中，外部采集设备连接导出模块的现场输出引脚，以将目标电路模块中每个扫描链在各个时钟周期下的状态数据进行记录。外部采样设备中预先配置有在片上系统芯片正常状态下的参考状态数据，外部采样设备通过对导出的状态数据和参考状态数据进行对比分析，以分析片上系统芯片中存在的故障。
在上述实施例的基础上，本申请实施例还提供一种片上系统芯片的测试方法，图4为本申请实施例提供的第二种片上系统芯片的测试方法的流程示意图，如图4所示，该方法还包括：
S21：通过导出模块的现场串行输入引脚重新输入现场模式控制信号。
具体的，当一个电路模块中每个扫描链上各扫描寄存器的状态数据被导出，通过外部采集设备分析完成后，还可以通过导出模块的现场串行输入引脚重新输入现场模式控制信号，重新输入的现场模式控制信号用于现在另外一个电路模块中的每个扫描链。
S22：基于重新输入的现场模式控制信号以及外部时钟信号，控制重新输入的现场模式控制信号对应的另一电路模块中每个扫描链上各扫描寄存器中的状态数据通过导出模块的现场输出引脚进行输出，直至多个电路模块依次均被选中，并获取到对应的扫描寄存器状态数据。
具体的，多个现场模式输出引脚中的另一个现场模式输出引脚根据重新输入的现场模式控制信号输出新的时钟选择信号，输出新的时钟选择信号的现场模式输出引脚连接的数据选择器所对应的电路模块为新选中的目标电路模块，新选中的目标电路模块中每个扫描链上各扫描寄存器中的状态数据通过导出模块的现场输出引脚进行输出，其输出过程以及外部采集设备的采集过程不再赘述。
通过对上述过程进行重复，直至多个电路模块依次被选中并获取到对应的扫描寄存器的状态数据。
本申请实施例提供的片上系统芯片的测试方法，通过导出模块的现场串行输入引脚重新输入现场模式控制信号，基于重新输入的现场模式控制信号以及外部时钟信号，控制重新输入的现场模式控制信号对应的另一电路模块中每个扫描链上各扫描寄存器中的状态数据通过导出模块的现场输出引脚进行输出，直至多个电路模块依次均被选中，并获取到对应的扫描寄存器状态数据。通过本申请实施例，可对每个电路模块中每个扫描链上各扫描寄存器的状态数据进行导出，以分析每个电路模块中的故障，直至排查出片上系统芯片中的所有故障，以实现在芯片故障的情况下分析芯片故障。
在上述实施例的基础上，本申请实施例还提供一种片上系统芯片的测试方法，该方法还包括：
每个电路模块中每个扫描链在通过每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的工作使能信号的作用下，从测试模式复位至工作模式。
具体的，当所有电路模块中每个扫描链上各扫描寄存器的状态数据均被导出并根据外部采集设备分析出故障后，对片上系统芯片的故障进行排查后，对每个电路模块中每个扫描链上各扫描寄存器的扫描使能端输入工作使能信号，使得所有扫描寄存器复位至工作模式。
在上述任一实施例的基础上，本申请实施例还提供一种芯片测试系统，图5为本申请实施例提供的一种芯片测试系统的结构示意图，如图5所示，该系统包括：采样设备100和上述任一实施例中的片上系统芯片200；采样设备100的输入端连接片上系统芯片200中导出模块10的现场输出引脚，以采集片上系统芯片200中每个电路模块20中每个扫描链上各扫描寄存器的状态数据，以根据每个电路模块20中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种片上系统芯片，其特征在于，包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，所述每个扫描链上前一级扫描寄存器的输出引脚连接后一级扫描寄存器的串行输入引脚；所述每个扫描链上各扫描寄存器的时钟引脚连接一个所述数据选择器的输出引脚；所述每个扫描链上各扫描寄存器的扫描使能端并联在一起，以根据输入的扫描使能信号进入测试模式；
所述导出模块具有多个现场模式输出引脚、多个现场输入引脚、现场输出引脚、现场串行输入引脚、现场时钟输入引脚、现场时钟输出引脚；
每个现场模式输出引脚连接一个所述数据选择器的控制引脚，所述数据选择器的一个输入引脚连接内部时钟，所述数据选择器的另一个输入引脚连接所述现场时钟输出引脚，所述每个扫描链上最后一个扫描寄存器的输出引脚连接一个现场输入引脚，以基于所述现场串行输入引脚的现场模式控制信号、所述现场时钟输入引脚所输入的外部时钟信号的作用下，将目标电路模块中每个扫描链上最后一个扫描寄存器的输出引脚连接至所述导出模块，其中，所述目标电路模块为所述多个现场模式输出引脚中基于所述现场模式控制信号输出时钟选择信号的现场模式输出引脚所连接的数据选择器对应的电路模块，所述时钟选择信号用于使得所述目标电路模块中每个扫描链上各扫描寄存器的时钟引脚输入所述外部时钟信号，其他电路模块中每个扫描链上各扫描寄存器的时钟引脚输入内部时钟信号；
所述现场输出引脚用于输出采集到的所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据，以根据所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
2.根据权利要求1所述的片上系统芯片，其特征在于，所述每个扫描链上各扫描寄存器的扫描使能端用于连接外部设备，以接收所述外部设备输入的所述扫描使能信号。
3.根据权利要求1所述的片上系统芯片，其特征在于，所述导出模块具有现场模式输入引脚，用于连接外部设备，以接收所述外部设备输入的扫描使能信号，所述每个扫描链上各扫描寄存器的扫描使能端连接所述现场模式输入引脚，以接收所述扫描使能信号。
4.一种片上系统芯片的测试方法，其特征在于，所述片上系统芯片为上述权利要求1-3中任一所述的片上系统芯片，所述测试方法包括：
所述片上系统芯片内每个电路模块中每个扫描链在通过所述每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的扫描使能信号的作用下，进入测试模式；
所述片上系统芯片中导出模块的现场串行输入引脚在外部输入的现场模式控制信号的作用下，通过所述多个现场模式输出引脚中的目标现场模式输出引脚输出时钟选择信号，控制所述目标现场模式输出引脚连接的数据选择器所对应的电路模块被选中为目标电路模块；
外部输入的外部时钟信号，依次通过所述导出模块的现场时钟输入引脚、现场时钟输出引脚以及所述目标电路模块中每个扫描链所连接的数据选择器的另一输入引脚作用至所述目标电路模块的每个扫描链；
所述目标电路模块中每个扫描链上各扫描寄存器中的状态数据在所述外部时钟信号的作用下，通过所述导出模块的现场输出引脚输出，以根据所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
采用与所述导出模块的现场输出引脚连接的外部采样设备，对所述目标电路模块中每个扫描链在各个时钟周期下的状态数据进行记录。
6.根据权利要求4所述的方法，其特征在于，所述方法还包括：
通过所述导出模块的现场串行输入引脚重新输入现场模式控制信号；
基于重新输入的现场模式控制信号以及所述外部时钟信号，控制所述重新输入的现场模式控制信号对应的另一电路模块中每个扫描链上各扫描寄存器中的状态数据通过所述导出模块的现场输出引脚进行输出，直至所述多个电路模块依次均被选中，并获取到对应的扫描寄存器状态数据。
7.根据权利要求4所述的方法，其特征在于，所述方法还包括：
所述每个电路模块中每个扫描链在通过所述每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的工作使能信号的作用下，从测试模式复位至工作模式。
8.根据权利要求4所述的方法，其特征在于，所述片上系统芯片内所述每个电路模块中每个扫描链在通过所述每个扫描链上各扫描寄存器的扫描使能端接收的外部输入的扫描使能信号的作用下，进入测试模式之前，所述方法还包括：
在所述片上系统芯片进入死机状态或者非期望状态时，输入所述扫描使能信号。
9.根据权利要求8所述的方法，其特征在于，所述在所述片上系统芯片进入死机状态或者非期望状态时，输入所述扫描使能信号之前，所述方法还包括：
将所述片上系统芯片进入死机状态或者非期望状态之前所述片上系统芯片内所述每个电路模块中每个扫描链上各扫描寄存器的状态数据进行保存。
10.一种芯片测试系统，其特征在于，包括：采样设备和上述权利要求1-3中任一所述的片上系统芯片；所述采样设备的输入端连接所述片上系统芯片中导出模块的现场输出引脚，以采集所述片上系统芯片内每个电路模块中每个扫描链上各扫描寄存器的状态数据，以根据所述每个电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111036811.3A CN113990382B (zh) | 2021-09-06 | 2021-09-06 | 片上系统芯片、测试方法及测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111036811.3A CN113990382B (zh) | 2021-09-06 | 2021-09-06 | 片上系统芯片、测试方法及测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113990382A CN113990382A (zh) | 2022-01-28 |
| CN113990382B true CN113990382B (zh) | 2022-11-22 |
Family
ID=79735385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111036811.3A Active CN113990382B (zh) | 2021-09-06 | 2021-09-06 | 片上系统芯片、测试方法及测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990382B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117368698B (zh) * | 2023-11-01 | 2024-05-24 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070061442A (ko) * | 2005-12-08 | 2007-06-13 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 집적회로 및 그 제어 방법 |
| CN104950251A (zh) * | 2015-07-02 | 2015-09-30 | 大唐微电子技术有限公司 | 一种片上系统soc芯片的时钟网络系统 |
| CN106991022A (zh) * | 2017-03-07 | 2017-07-28 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片分析方法 |
| CN107393593A (zh) * | 2017-06-29 | 2017-11-24 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片问题定位的方法 |
| CN112345925A (zh) * | 2020-10-30 | 2021-02-09 | 上海兆芯集成电路有限公司 | 扫描链控制电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102970013B (zh) * | 2012-11-28 | 2015-03-25 | 中国人民解放军国防科学技术大学 | 基于扫描链的芯片内部寄存器复位方法及复位控制装置 |
-
2021
- 2021-09-06 CN CN202111036811.3A patent/CN113990382B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070061442A (ko) * | 2005-12-08 | 2007-06-13 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 집적회로 및 그 제어 방법 |
| CN104950251A (zh) * | 2015-07-02 | 2015-09-30 | 大唐微电子技术有限公司 | 一种片上系统soc芯片的时钟网络系统 |
| CN106991022A (zh) * | 2017-03-07 | 2017-07-28 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片分析方法 |
| CN107393593A (zh) * | 2017-06-29 | 2017-11-24 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片问题定位的方法 |
| CN112345925A (zh) * | 2020-10-30 | 2021-02-09 | 上海兆芯集成电路有限公司 | 扫描链控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113990382A (zh) | 2022-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100989084B1 (ko) | 제어 장치 | |
| KR100217535B1 (ko) | 이벤트 한정 검사 아키텍춰 | |
| EP0370929A2 (en) | Kernel testing interface and method for automating diagnostics of microprocessor-based systems | |
| US7577876B2 (en) | Debug system for data tracking | |
| US20110078525A1 (en) | Method and Apparatus of ATE IC Scan Test Using FPGA-Based System | |
| US7702980B2 (en) | Scan-load-based dynamic scan configuration | |
| JP2006242638A (ja) | 半導体検査装置 | |
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| US20060221842A1 (en) | Systems and methods for testing system links | |
| CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
| JPH07168767A (ja) | スマート・メモリの組込み自己検査のための装置と方法 | |
| CN113990382B (zh) | 片上系统芯片、测试方法及测试系统 | |
| CN115454751A (zh) | 一种fpga芯片的测试方法、装置和计算机可读存储介质 | |
| CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
| US20120150477A1 (en) | Driving circuit of a test access port | |
| US6260166B1 (en) | Observability register architecture for efficient production test and debug | |
| US7457999B2 (en) | Debug port system for control and observation | |
| US8667346B2 (en) | Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| US7500165B2 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
| CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
| US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
| CN112527710B (zh) | 一种jtag数据捕获分析系统 | |
| CN102645609B (zh) | Jtag链路测试装置及其测试方法 | |
| JP4863547B2 (ja) | Ｂｉｓｔ回路内蔵半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |