CN113868065A - 一种测试和烧录叠封芯片的方法、叠封芯片 - Google Patents

Abstract

本发明提供一种测试和烧录叠封芯片的方法、叠封芯片，该叠封芯片包括主芯片与二个以上的从芯片，主芯片设置有命令解析单元与互联拼接单元，命令解析单元能够解析叠封芯片发送的连接信号并生成相应的控制信号，互联拼接单元接收并解析命令解析单元的控制信号，使得叠封芯片的第一外部引脚与从芯片或主芯片上的第一总线控制单元进行连接，从而在叠封芯片的第一外部引脚输入命令信号即可实现主芯片或从芯片的烧录与测试，本发明无需为叠封芯片内部的各芯片设置单独的引脚，节省了叠封芯片的外部引脚的同时较好地实现了叠封芯片的测试和烧录。

Description

一种测试和烧录叠封芯片的方法、叠封芯片

技术领域

本发明涉及的大规模集成电路的封装领域，具体是涉及一种测试和烧录叠封芯片的方法、叠封芯片。

背景技术

叠封芯片是指将多颗晶圆颗粒公共封装在一个芯片上，实现一个封装系统，如处理芯片和存储芯片公共封装在一个芯片上实现一个片上系统，在测试和烧录过程中则需要分别对处理器芯片和存储芯片进行测试和烧录。但是由于叠封芯片的外部引脚有限，无法将叠封芯片内部的处理器芯片和存储芯片等芯片的引脚都引出到叠封芯片外，导致叠封芯片测试和烧录的困难。

发明内容

本发明的第一目的是提供一种方便进行测试和烧录叠封芯片的方法。

本发明的第二目的是提供一种方便进行测试和烧录的叠封芯片。

为了实现上述的第一目的，本发明提供的一种测试和烧录叠封芯片的方法，其中：叠封芯片的内部包括主芯片与二个以上的从芯片，主芯片包括命令解析单元与互联拼接单元；主芯片的第二外部引脚与叠封芯片的第一外部引脚连接；该方法包括：主芯片从叠封芯片的第一外部引脚接收连接信号；命令解析单元对连接信号进行解析，并输出控制信号至互联拼接单元，控制信号与一个从芯片匹配；互联拼接单元解析所接收到的控制信号，选择与控制信号匹配的从芯片，控制主芯片的第二外部引脚与相匹配的从芯片连接；从芯片根据输入叠封芯片的第一外部引脚的命令信号进行相应的目标操作。

由上述方案可见，本发明通过命令解析单元对连接信号进行解析，互联拼接信号根据解析后的控制信号选择该控制信号相匹配的从芯片连接,实现了主芯片与从芯片的连接，进而实现叠封芯片外部引脚与从芯片的连接，通过主芯片的第二外部引脚接收叠封芯片的第一外部引脚的命令信号，即可实现从芯片的测试和烧录，达到了减小叠封芯片封装管脚的目的。

进一步的方案是，主芯片包括第一总线控制单元，控制信号可以与第一总线控制单元匹配；互联拼接单元解析接收到的控制信号后，控制主芯片的第二外部引脚与第一总线控制单元连接，第一总线控制单元将输入到叠封芯片的第一外部引脚的命令信号转化为主芯片的总线信号，使主芯片执行目标操作。

由此可见，主芯片的测试和烧录可以通过叠封芯片的第一外部引脚完成测试和烧录。

进一步的方案是，从芯片包括第二总线控制单元，互联拼接单元解析接收到的控制信号后，控制主芯片的第二外部引脚与从芯片的第二总线控制单元连接，第二总线控制单元将输入的叠封芯片的第一外部引脚的命令信号转化为从芯片的总线信号，使从芯片执行目标操作。

由此可见，从芯片的测试和烧录具体可以通过其第二总线控制单元与叠封芯片的第一外部引脚连接后进行。

进一步的方案是，命令解析单元包括移位寄存器、计数器、比较器，主芯片的第二外部引脚从叠封芯片的第一外部引脚接收连接信号后，连接信号的数据被存储至移位寄存器，计数器实时记录移位寄存器存储的连接信号的数据的位数，当移位寄存器存储的连接信号的数据达到预设位数时，计数器使能比较器，比较器将连接信号与比较器预设的匹配字进行比较，若连接信号与匹配字匹配，则输出控制信号至互联拼接单元，否则比较器输出保持不变。

由此可见，移位寄存器、计数器、比较器的配合简便可行，使得命令解析单元发挥良好作用，且具备一定的可靠性。

进一步的方案是，互联拼接单元包括译码器与数据选择器，互联拼接单元解析接收到的控制信号时，译码器接收并处理控制信号，输出译码信号到数据选择器，数据选择器将主芯片的第二外部引脚与从芯片连接。

由此可见，译码器与数据选择器的配合使用，结构简易，扩展性强。

为了实现上述的第二目的，本发明提供的一种叠封芯片，包括：该叠封芯片包括主芯片与二个以上的从芯片；其中：主芯片包括命令解析单元与互联拼接单元；叠封芯片的第一外部引脚与主芯片的第二外部引脚连接，主芯片的第二外部引脚与命令解析单元的输入端连接，命令解析单元从叠封芯片的第一外部引脚接收并解析连接信号，命令解析单元的输出端连接互联拼接单元的输入端，互联拼接单元的输出端包括第一输出端与第二输出端，互联拼接单元的第一输出端连接至每一从芯片，互联拼接单元内的第二输出端连接主芯片的第二外部引脚，互联拼接单元解析所接收到的控制信号并根据控制信号选择匹配的从芯片，控制主芯片的第二外部引脚与相匹配的从芯片连接。

由上述方案可见，本发明在叠封芯片上设置主芯片与从芯片，通过在主芯片上设置命令解析单元与互联拼接单元实现从芯片只需通过叠封芯片上同一组引脚即可实现从芯片的测试和烧录，避免了需在叠封芯片的封装上设置多个引脚，减少了叠封芯片的外部引脚，方便了叠封芯片的测试和烧录。

进一步的方案是，主芯片包括第一总线控制单元，互联拼接单元的第一输出端与第一总线控制单元连接。

由此可见，主芯片亦可通过叠封芯片上的同一组引脚实现主芯片的测试和烧录，由此，主芯片与从芯片可通过叠封芯片的同一组引脚实现测试和烧录。

进一步的方案是，从芯片包括第二总线控制单元，互联拼接单元的第一输出端连接至从芯片的第二总线控制单元。

进一步的方案是，命令解析单元包括移位寄存器、计数器、比较器；

移位寄存器的输入端连接主芯片的第二外部引脚并接收连接信号的数据，移位寄存器的输入端连接比较器的输入端，计数器的输入端连接主芯片的第二外部引脚并接收连接信号的时钟信号以及使能信号，计数器的输出端连接比较器的使能端，比较器的输出端连接互联拼接单元的输入端。

进一步的方案是，互联拼接单元包括译码器与数据选择器，命令解析单元的输出端连接译码器的输入端，译码器的输出端连接数据选择器，数据选择器的第一端连接从芯片，数据选择器的第二端连接主芯片的外部引脚。

附图说明

图1是本发明叠封芯片实施例的结构框架图。

图2是本发明叠封芯片实施例的命令解析单元的连接结构图。

图3是本发明叠封芯片实施例的互联拼接单元的局部连接结构图。

图4是本发明叠封芯片实施例的互联拼接单元的另一局部连接结构图。

图5是本发明测试和烧录叠封芯片的方法实施例的流程图。

以下结合附图及实施例对本发明作进一步说明。

具体实施方式

本发明用于叠封芯片的测试和烧录，通过在叠封芯片的主芯片内设置命令解析单元与互联拼接单元，实现从芯片通过主芯片的引脚与叠封芯片的引脚连接，无需在叠封芯片的封装上再单独设置从芯片的引脚。

本发明的叠封芯片的实施例：

参见图1，本发明的叠封芯片10的内部包括主芯片1与第一从芯片2与第二从芯片3，叠封芯片10设置有第一外部引脚21，主芯片1设置有第二外部引脚22，主芯片1内设置有命令解析单元11、互联拼接单元12、第一总线控制单元13、内部寄存器和存储器16，第一从芯片2包括第二总线控制单元14，第二从芯片3包括第二总线控制单元15。叠封芯片10的第一外部引脚21与主芯片1的第二外部引脚22连接，第二外部引脚22与命令解析单元11的输入端连接，命令解析单元11通过第二外部引脚22接收第一外部引脚21发送的连接信号并对该连接信号进行解析，命令解析单元11的输出端连接互联拼接单元12的输入端，互联拼接单元12包括第一输出端、第二输出端，第一输出端连接第一从芯片2、第二从芯片3以及第一总线控制单元13，第二输出端连接第二外部引脚22，第一总线控制单元13连接内部寄存器和存储器16。需要说明的是，互联拼接单元12的第一输出端连接第一从芯片2、第二从芯片3以及第一总线控制单元13，第二输出端连接第二外部引脚22是指第一从芯片2、第二从芯片3以及第一总线控制单元13可以通过互联拼接单元12与第二外部引脚22建立数据传输的连接关系，不表示互联拼接单元12只向第二外部引脚22、第一从芯片2、第二从芯片3以及第一总线控制单元13输出信号。互联拼接单元12解析接收到的控制信号并根据控制信号选择第一从芯片2或第二从芯片3或选择第一总线控制单元13，控制第二外部引脚22与第一从芯片2或第二从芯片3或第一总线控制单元13连接。若第二外部引脚22与第一总线控制单元13连接，则第一总线控制单元13根据接收到的第二外部引脚22的命令信号，将其转化为主芯片1内部总线信号，对内部寄存器和存储器16进行读写；若互联拼接单元12控制第二外部引脚22与第一从芯片2连接时，具体可以是控制第二外部引脚22与第一从芯片2的第二总线控制单元14连接；若互联拼接单元12控制第二外部引脚22与第二从芯片3连接时，具体可以是控制第二外部引脚22与第二从芯片3的第二总线控制单元15连接。需要说明的是，本发明所说的第二总线控制单元是指从芯片具有总线控制单元，以跟主芯片的第一总线控制单元区分，具体到每一个从芯片的第二总线控制单元可以不同，如本实施例的第一从芯片2的第二总线控制单元14与第二从芯片3的第二总线控制单元15可以不同。

参见图2，命令解析单元11包括移位寄存器31、计数器32、比较器33，移位寄存器31的输入端连接第二外部引脚22，计数器32的输入端连接第二外部引脚22，比较器33的使能端连接有计数器32的输出端，比较器33的输入端连接有移位寄存器31的输出端。计数器32从第二外部引脚22接收连接信号的时钟信号与使能信号，经过时钟信号的一个周期，计数器32计数一位，移位寄存器31存储一位连接信号的数据，当移位寄存器31存储的连接信号的数据达到预设位数时，计数器32的输出端向比较器33的使能端输出使能信号，使比较器33工作，比较器33将移位寄存器31中存储的连接信号的数据与比较器的匹配字进行比较，匹配字包括第一总线控制单元连接匹配字、第一从芯片连接匹配字、第二从芯片连接匹配字、断开连接匹配字等，，若连接信号的数据与比较器的预设字相匹配，则比较器向互联拼接单元12的输入端输出控制信号。互联拼接单元12根据控制信号将主芯片1的第二外部引脚22与第一从芯片2或第二从芯片3或第一总线控制单元建立连接。

参见图3与图4，互联拼接单元12包括译码器41与数据选择器42，数据选择器42包括第一数据选择器421、第二数据选择器422、第三数据选择器423、第四数据选择器424，译码器41的输入端连接命令解析单元12的输出端，接收命令解析单元12输出的控制命令，译码器41的输出端连接数据选择器42，数据选择器42的第一端连接第一总线控制单元13、第一从芯片2、第二从芯片3，数据选择器的第二端连接第二外部引脚22。需要说明的是，数据选择器的第一端与第二端均指多个数据选择器的端子的总和，这些端子包括数据选择器的数据输入端子与数据选择器的数据输出端子，就本实施例而言，数据选择器42的第一端包括第一数据选择器421的数据选择输入端子、第二数据选择器422的数据选择输出端子、第三数据选择器423的数据选择输出端子、第四数据选择器424的数据选择输出端子。数据选择器42的第一端连接第一总线控制单元13、第一从芯片2、第二从芯片3，是指第一数据选择器421的数据选择输入端子连接第一总线控制单元13、第一从芯片2、第二从芯片3，第二数据选择器422的数据选择输出端子连接第一总线控制单元13、第三数据选择器423的数据选择输出端子连接第一从芯片2，第四数据选择器424的数据选择输出端子连接第二从芯片3。数据选择器42的第二端包括第一数据选择器421的数据选择输出端子、第二数据选择器422的数据选择输入端子、第三数据选择器423的数据选择输入端子、第四数据选择器424的数据选择输入端子。数据选择器42的第二端连接有第二外部引脚22即指第一数据选择器421的数据选择输出端子、第二数据选择器422的数据选择输入端子、第三数据选择器423的数据选择输入端子均连接第二外部引脚22。需要从第一总线控制单元13或第一从芯片2或第二从芯片3读取数据时，参见图3，第一数据选择器421根据译码器41输出的译码信号选择第一端的一路信号输出至第二外部引脚22，可实现从第二外部引脚22对第一总线控制单元、第一从芯片2、第二从芯片3的信号的读取，从而实现叠封芯片的测试。需要向第一总线控制单元13或第一从芯片2或第二从芯片3写入数据时，参照图4，通过译码器41输出的译码信号，使得第二数据选择器422,、第三数据选择器423、第四数据选择器424中任一数据选择器将第二外部引脚22的信号传输至第二端对应的第一总线控制单元13或第一从芯片2或第二从芯片3。

需要说明的是，数据选择器的数量受芯片间的通讯方式、各芯片的引脚数量等有所不同。如SPI通信，图4中，第一数据选择器421的数据选择输出端连接的可以是第二外部引脚22中的MISO引脚，即主芯片的MISO引脚，数据选择输入端连接第一从芯片2的MISO引脚，实现第一从芯片2的数据通过其MISO引脚传输至第二外部引脚22，从而传输至叠封芯片的封装引脚上。图4中，第二数据选择器422、第三数据选择器423、第四数据选择器424的数据选择输入端连接的可以是第二外部引脚22中的NSS引脚，即主芯片的NSS引脚，数据选择输出端根据译码器41输入的译码信号连接第一从芯片2的NSS引脚，实现第二外部引脚22的信号传输至第一从芯片，从而实现叠封芯片的封装引脚上的信号传输至从芯片。叠封芯片的SCLK引脚与MISO引脚与从芯片或第一总线控制单元的SCLK引脚与MISO引脚之间信号的传输同样可以以上述方式进行，在此不再赘述。

本发明的测试和烧录叠封芯片的方法的实施例：

参见图5，在需要对叠封芯片进行测试或烧录时，在叠封芯片的外部引脚输入连接信号，主芯片从叠封芯片的第一外部引脚接收连接信号，即执行步骤S1。主线片接收到该连接信号后，即执行步骤S2，命令解析单元解析连接信号，并输出控制信号至互联拼接单元，具体的是，连接信号的数据存储至命令解析单元内的移位寄存器，计数器实时记录移位寄存器存储的连接信号的数据的位数，当该移位寄存器存储的连接信号的数据达到预设位数时，命令解析单元内的计数器使能比较器，比较器将移位寄存器的连接信号的数据与预设的匹配字进行比较，匹配字定义有连接某一个从芯片或连接主芯片的第一总线控制单元的命令数据，若连接信号与匹配字匹配，比较器则向主芯片的互联拼接单元输出对应的控制信号。

然后执行步骤S3，互联拼接单元解析所接收到的控制信号，选择控制信号对应的从芯片或第一总线控制单元，控制主芯片的第二外部引脚与从芯片或第一总线控制单元连接，具体的是，互联拼接单元的译码器接收并处理控制信号，译码器输出的译码信号输出到互联拼接单元的数据选择器，数据选择器将主芯片的第二外部引脚与从芯片或第一总线控制单元连接，主芯片的第二外部引脚与从芯片的具体连接，可以是主芯片的第二外部引脚与从芯片的第二总线控制单元连接。

主芯片的第二外部引脚与从芯片或主芯片的第一总线控制单元建立连接后，执行步骤S4，从芯片或主芯片的第一总线控制单元根据输入叠封芯片的第一外部引脚的命令信号进行相应的目标操作，具体的是，若主芯片的第一外部引脚与主芯片的第一总线控制单元建立连接，则第一总线控制单元可以将输入到叠封芯片的第一外部引脚的命令信号转化为主芯片内部的总线信号，如AHB、AXI等，对主芯片内的寄存器或存储器等进行读写，实现主芯片的测试和烧录。若主芯片的第二外部引脚与从芯片建立连接，从芯片的第二总线控制单元同样可以将输入到叠封芯片的第一外部引脚的命令信号转化为从芯片内部的总线信号，以对从芯片内的寄存器或存储器进行读写，实现从芯片的测试和烧录。

需要说明的是，输入叠封芯片的第一外部引脚的连接信号的时间是任意的，只要叠封芯片的第一外部引脚处在可接受信号的时刻，无论是在在命令信号输入前、命令信号输入后、命令信号正在输入，命令解析单元都会实时接收输入叠封芯片的第一外部引脚的信号，只有当命令解析单元接收到的信号能够与比较器的匹配字进行匹配，即连接信号，比较器才会输出控制命令，改变主芯片的第二外部引脚与从芯片或第一总线控制单元之间的连接关系，从而改变叠封芯片的第一外部引脚与从芯片或第一总线控制单元之间的连接关系。所以设计连接信号时需要注意和其他子芯片或第一总线控制单元的命令信号进行区分，避免错误的测试或烧录。

Claims (10)

1.一种测试和烧录叠封芯片的方法，其特征在于：

叠封芯片的内部包括主芯片与二个以上的从芯片，所述主芯片包括命令解析单元与互联拼接单元；所述主芯片的第二外部引脚与所述叠封芯片的第一外部引脚连接；

该方法包括：

所述主芯片从所述叠封芯片的第一外部引脚接收连接信号；

所述命令解析单元对所述连接信号进行解析，并输出控制信号至所述互联拼接单元，所述控制信号与一个所述从芯片匹配；

所述互联拼接单元解析所接收到的所述控制信号，选择与所述控制信号匹配的所述从芯片，控制所述主芯片的第二外部引脚与相匹配的所述从芯片连接；

所述从芯片根据输入所述叠封芯片的第一外部引脚的命令信号进行相应的目标操作。

2.如权利要求1所述的一种测试和烧录叠封芯片的方法，其特征在于：

所述主芯片包括第一总线控制单元，所述控制信号可以与所述第一总线控制单元匹配；

所述互联拼接单元解析接收到的所述控制信号后，控制所述主芯片的第二外部引脚与所述第一总线控制单元连接，所述第一总线控制单元将输入到所述叠封芯片的第一外部引脚的命令信号转化为所述主芯片的总线信号，使所述主芯片执行目标操作。

3.如权利要求2所述的一种测试和烧录叠封芯片的方法，其特征在于：

所述从芯片包括第二总线控制单元，所述互联拼接单元解析接收到的所述控制信号后，控制所述主芯片的第二外部引脚与所述从芯片的第二总线控制单元连接，所述第二总线控制单元将输入的所述叠封芯片的第一外部引脚的命令信号转化为所述从芯片的总线信号，使所述从芯片执行目标操作。

4.如权利要求1至3任一项所述的一种测试和烧录叠封芯片的方法，其特征在于：

所述命令解析单元包括移位寄存器、计数器、比较器，所述主芯片的第二外部引脚从所述叠封芯片的第一外部引脚接收所述连接信号后，所述连接信号的数据被存储至所述移位寄存器，所述计数器实时记录所述移位寄存器存储的所述连接信号的数据的位数，当所述移位寄存器存储的所述连接信号的数据达到预设位数时，所述计数器使能所述比较器，所述比较器将所述连接信号与所述比较器预设的匹配字进行比较，若所述连接信号与所述匹配字匹配，则输出所述控制信号至所述互联拼接单元，否则所述比较器输出保持不变。

5.如权利要求1至3任一项所述的一种测试和烧录叠封芯片的方法，其特征在于：

所述互联拼接单元包括译码器与数据选择器，所述互联拼接单元解析接收到的所述控制信号时，所述译码器接收并处理所述控制信号，输出译码信号到所述数据选择器，所述数据选择器将所述主芯片的第二外部引脚与所述从芯片连接。

6.一种叠封芯片，包括：

该叠封芯片包括主芯片与二个以上的从芯片；

其特征在于：

所述主芯片包括命令解析单元与互联拼接单元；

所述叠封芯片的第一外部引脚与所述主芯片的第二外部引脚连接，所述主芯片的第二外部引脚与所述命令解析单元的输入端连接，所述命令解析单元从所述叠封芯片的第一外部引脚接收并解析连接信号，所述命令解析单元的输出端连接所述互联拼接单元的输入端，所述互联拼接单元的输出端包括第一输出端与第二输出端，所述互联拼接单元的第一输出端连接至每一所述从芯片，所述互联拼接单元内的第二输出端连接所述主芯片的第二外部引脚，所述互联拼接单元解析所接收到的控制信号并根据控制信号选择匹配的所述从芯片，控制所述主芯片的第二外部引脚与相匹配的所述从芯片连接。

7.如权利要求6所述的一种叠封芯片，其特征在于：

所述主芯片包括第一总线控制单元，所述互联拼接单元的第一输出端与所述第一总线控制单元连接。

8.如权利要求7所述的一种叠封芯片，其特征在于：

所述从芯片包括第二总线控制单元，所述互联拼接单元的第一输出端连接至所述从芯片的所述第二总线控制单元。

9.如权利要求6至8任一项所述的一种叠封芯片，其特征在于：

所述命令解析单元包括移位寄存器、计数器、比较器；

所述移位寄存器的输入端连接所述主芯片的第二外部引脚并接收所述连接信号的数据，所述移位寄存器的输入端连接所述比较器的输入端，所述计数器的输入端连接所述主芯片的第二外部引脚并接收所述连接信号的时钟信号以及使能信号，所述计数器的输出端连接所述比较器的使能端，所述比较器的输出端连接所述互联拼接单元的输入端。

10.如权利要求6至8任意一项所述的一种叠封芯片，其特征在于：

所述互联拼接单元包括译码器与数据选择器，所述命令解析单元的输出端连接所述译码器的输入端，所述译码器的输出端连接所述数据选择器，所述数据选择器的第一端连接所述从芯片，所述数据选择器的第二端连接所述主芯片的外部引脚。

Images