CN117805596A - 用于测试芯片的方法、装置、电子设备及存储介质 - Google Patents
用于测试芯片的方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117805596A CN117805596A CN202410226633.8A CN202410226633A CN117805596A CN 117805596 A CN117805596 A CN 117805596A CN 202410226633 A CN202410226633 A CN 202410226633A CN 117805596 A CN117805596 A CN 117805596A
- Authority
- CN
- China
- Prior art keywords
- signal
- test program
- bit signal
- test
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 130
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004590 computer program Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请的实施例揭示了一种用于测试芯片的方法、装置、电子设备及存储介质,该方法包括:在检测到待测芯片上电的情况下,获取待测芯片对应的配置信号;配置信号包括多个比特信号,配置信号的位宽与测试程序总数量相同,配置信号中的每一比特信号对应一个测试程序;从配置信号中确定出目标比特信号;目标比特信号为被烧录的比特信号;根据目标比特信号确定目标索引值;根据目标索引值调用测试程序进行芯片测试。这样,用户可以通过预先对配置信号进行烧录,实现对多个测试程序的测试进行灵活选择,即每一个测试程序都可以被配置为选择或不选择,从而能够提高芯片测试的灵活性。
Description
技术领域
本申请涉及芯片测试技术领域,具体而言,涉及一种用于测试芯片的方法、装置、电子设备及计算机可读存储介质。
背景技术
在芯片的使用过程中,由于芯片自身的老化以及工作环境等各方面影响,相较于出厂状态其电路的物理结构可能会发生变化,会出现新的缺陷,而这种缺陷可能导致芯片功能受损。相对于其他应用领域,车规级芯片有更严苛的工作条件,且车规级芯片功能受损可能带来更大的财产损失和人员上网,因此有更严格的功能安全要求,也更需要及时发现芯片使用过程中出现的这些新的缺陷。为了达到上述目的,通常会引入POST(power onself test,上电自检),即在每一次芯片上电的过程中进行芯片的自测试,测试不通过时即认为可能存在功能受损和安全风险。
目前,相关技术中通常是基于DMA(Direct Memory Access,直接存储器访问)的POST测试,通过将一个或多个测试程序写入ROM(Read-Only Memory,只读存储器)中进行测试,一旦芯片出厂即无法更改和选择测试程序,只能依次执行ROM中的测试程序,导致测试灵活性较差。
发明内容
为解决上述技术问题,本申请的实施例提供了一种用于测试芯片的方法、装置、电子设备及计算机可读存储介质,以能够提高芯片测试的灵活性。
根据本申请实施例的一个方面,提供了一种用于测试芯片的方法,包括:在检测到待测芯片上电的情况下,获取所述待测芯片对应的配置信号;所述配置信号包括多个比特信号,所述配置信号的位宽与测试程序总数量相同,所述配置信号中的每一比特信号对应一个测试程序;从所述配置信号中确定出目标比特信号;所述目标比特信号为被烧录的比特信号;根据所述目标比特信号确定目标索引值;根据所述目标索引值调用测试程序进行芯片测试。
在一些实施例中,获取所述待测芯片对应的配置信号,包括:从预设的数据库中查找出所述待测芯片对应的配置信号;所述数据库中存储有待测芯片与配置信号之间的对应关系。
在一些实施例中,从所述配置信号中确定出目标比特信号,包括:获取测试程序计数器值;根据测试程序计数器值从所述配置信号中确定出备选比特信号;判断所述备选比特信号是否被烧录;在所述备选比特信号被烧录的情况下,将所述备选比特信号确定为目标比特信号。
在一些实施例中,根据测试程序计数器值从所述配置信号中确定出备选比特信号,包括:将所述配置信号中与所述测试程序计数器值对应的比特信号确定为备选比特信号;所述测试程序计数器值与测试程序的索引值存在对应关系。
在一些实施例中,根据所述目标比特信号确定目标索引值,包括:获取所述目标比特信号对应的测试程序的索引值;将所述目标比特信号对应的测试程序的索引值确定为目标索引值。
在一些实施例中,获取所述目标比特信号对应的测试程序的索引值,包括:从预设的数据库中匹配出与所述目标比特信号对应的测试程序的索引值;所述数据库中存储有目标比特信号与测试程序的索引值之间的对应关系。
在一些实施例中,根据所述目标索引值调用测试程序进行芯片测试后,还包括:获取所述调用测试程序的运行结果,并进行显示。
根据本申请实施例的一个方面,提供了一种用于测试芯片的装置,包括:获取模块,被配置为在检测到待测芯片上电的情况下,获取所述待测芯片对应的配置信号;所述配置信号包括多个比特信号,所述配置信号的位宽与测试程序总数量相同,所述配置信号中的每一比特信号对应一个测试程序;第一确定模块,被配置为从所述配置信号中确定出目标比特信号;所述目标比特信号为被烧录的比特信号;第二确定模块,被配置为根据所述目标比特信号确定目标索引值;测试模块,被配置为根据所述目标索引值调用测试程序进行芯片测试。
根据本申请实施例的一个方面,提供了一种电子设备,包括一个或多个处理器;存储装置,用于存储一个或多个程序,当所述一个或多个程序被所述一个或多个处理器执行时,使得电子设备实现如上的用于测试芯片的方法。
根据本申请实施例的一个方面,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现如上的用于测试芯片的方法。
在本申请的实施例提供的技术方案中,通过获取待测芯片对应的配置信号,由于配置信号包括多个比特信号,配置信号的位宽与测试程序总数量相同,配置信号中的每一比特信号对应一个测试程序,用户可以通过预先对配置信号进行烧录,实现对多个POST测试程序的测试进行灵活选择,即每一个测试程序都可以被配置为选择或不选择,从而能够提高芯片测试的灵活性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术者来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请的一示例性实施例示出的用于测试芯片的装置的结构示意图;
图2是本申请的一示例性实施例示出的用于测试芯片的方法的示意图;
图3是本申请的另一示例性实施例示出的用于测试芯片的方法的示意图;
图4是本申请的另一示例性实施例示出的用于测试芯片的方法的示意图;
图5是本申请的另一示例性实施例示出的用于测试芯片的装置的结构示意图。
附图标记:
1:电子熔断器;2:控制模块;3:运行和存储模块。
具体实施方式
这里将详细地对示例性实施例执行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相同的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相同的装置和方法的例子。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用应用程序形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明,不是必须包括所有的内容和操作/步骤,也不是必须按所描述的顺序执行。例如,有的操作/步骤还可以分解,而有的操作/步骤可以合并或部分合并,因此实际执行的顺序有可能根据实际情况改变。
需要说明的是,在本申请中提及的“多个”是指两个或者两个以上。“和/或”描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请实施例提供了一种用于测试芯片的方法,该方法可以应用于电子设备中。电子设备包括但不限于计算机或服务器等设备。本实施例中电子设备可以是计算机。
请参阅图1,图1是本申请的一示例性实施例示出的用于测试芯片的装置的结构示意图。如图1所示,包括电子熔断器1、控制模块2、运行和存储模块3。其中,电子熔断器1为eFuse(electronic fuse,电子熔断器),是一种用于存储信息和保护芯片的非易失性存储器件,电子熔断器1可以被烧录用于配置测试程序的配置信号,配置信号的位宽与测试程序的总数量相同,并且配置信号的每一比特信号对应一个测试程序,当其中一个比特信号被烧录后,则控制模块2不会输出对应的测试程序的索引值;运行和存储模块3包括DMA(Direct Memory Access,直接存储器访问)和ROM(Read-Only Memory,只读存储器),本申请实施例通过DMA运行测试程序,通过ROM存储测试程序;控制模块2用于给DMA提供测试使能信号和测试程序的索引值,同时还能够接收DMA反馈的测试结果;其中,控制模块2包括测试程序计数器、控制状态机和计时器;测试程序计数器的计数器值对应测试程序的索引值,测试程序计数器值从零开始计数,每次测试开始时发送使能信号给DMA,DMA根据测试程序的索引值从ROM中对应的地址调用测试程序,在完成测试后,DMA将测试完成标志和测试结果反馈给控制模块2,并在每次测试完成后对测试程序计数器值进行加一。
另外,本申请实施例中在进行芯片测试时,被测逻辑可以为memory存储器或者其他数字逻辑,对memory会做MBIST(memory build-in-self test,存储器内建自测试)测试,对其他数字逻辑会做LBIST(logic build-in-self test,逻辑内建自测试)测试,MBIST和LBIST测试均为POST测试的子集。
本申请实施例中的控制模块支持LBIST测试和MBIST测试,还能够在一次上电控制多个POST测试程序的测试。
请参阅图2,图2是本申请的一示例性实施例示出的用于测试芯片的方法的流程图。
下面以计算机作为具体的执行主体来对本申请实施例提出的用于测试芯片的方法进行详细介绍。
如图2所示,在一示例性的实施例中,用于测试芯片的方法至少包括步骤S210至步骤S240,详细介绍如下:
步骤S210,在检测到待测芯片上电的情况下,获取待测芯片对应的配置信号;配置信号包括多个比特信号,配置信号的位宽与测试程序总数量相同,配置信号中的每一比特信号对应一个测试程序。
可以理解的是,配置信号是由用户预先设置的。这样能够实现对多个POST测试程序的测试进行灵活选择,即每一个测试程序都可以被配置为选择或不选择。
举例来说,测试程序总数量为5个测试程序,包括第一测试程序、第二测试程序、第三测试程序、第四测试程序和第五测试程序;则配置信号的位宽为5比特,配置信号一共包括5个比特信号,每一比特信号对应一个测试程序;该配置信号中,其中第一比特信号被烧录,第三比特信号被烧录,则认为第一测试程序和第三测试程序将不会被运行,该芯片只会运行第二测试程序、第四测试程序和第五测试程序。
步骤S220,从配置信号中确定出目标比特信号;目标比特信号为被烧录的比特信号。
本申请实施例中,可以通过对配置信号进行读取能够确定配置信号中哪些被烧录,哪些没有被烧录。
举例来说,将配置信号中的每一比特信号与测试程序按照顺序位置设置映射关系,例如配置信号包括5个比特信号,配置信号中第一位的比特信号对应第一测试程序,配置信号中第二位的比特信号对应第二测试程序,配置信号中第三位的比特信号对应第三测试程序,配置信号中第四位的比特信号对应第四测试程序,配置信号中第五位的比特信号对应第五测试程序;通过对配置信号中的每一位比特信号进行识别,获得识别出哪些比特信号被烧录或未被烧录。
步骤S230,根据目标比特信号确定目标索引值。
本申请实施例中,配置信号中每一比特信号都对应一个测试程序,而控制模块中的测试程序计数器值与测试程序的索引值相对应,控制模块中的运行和存储模块会根据测试程序计数器值来运行对应的测试程序。
步骤S240,根据目标索引值调用测试程序进行芯片测试。
可以理解的是,由于运行和存储模块3包括DMA和ROM,本申请实施例通过DMA运行测试程序,通过ROM存储测试程序;每次测试开始时发送使能信号给DMA,DMA根据测试程序的索引值从ROM中对应的地址调用测试程序,在完成测试后,DMA将测试完成标志和测试结果反馈给控制模块2,并在每次测试完成后对测试程序计数器值进行加一。
在一些实施方式中,获取待测芯片对应的配置信号,包括:从预设的数据库中查找出待测芯片对应的配置信号;数据库中存储有待测芯片与配置信号之间的对应关系。
可以理解的是,用户在电子熔断器1中预先烧录好配置信号后,通过电子熔断器1将配置信号发送给控制模块2中进行存储。
本申请实施例中也可以是在控制模块2中的数据库中存储不同类型的芯片与不同配置信号之间的对应关系。
示例性地,获取待测芯片对应的配置信号,包括:识别待测芯片的芯片类型,根据芯片类型从预设的数据库中查找出与芯片类型对应的配置信号;数据库中存储有芯片类型与配置信号之间的对应关系。这样,通过预存不同芯片类型与不同配置信号之间的对应关系,能够实现对不同类型的待测芯片的测试,提高通用性。
在一些实施方式中,从配置信号中确定出目标比特信号,包括:获取测试程序计数器值;根据测试程序计数器值从配置信号中确定出备选比特信号;判断备选比特信号是否被烧录;在备选比特信号被烧录的情况下,将备选比特信号确定为目标比特信号。
可以理解的是,控制模块2包括测试程序计数器、控制状态机和计时器;通过读取测试程序计数器获得测试程序计数器值,测试程序计数器值对应测试程序的索引值,测试程序计数器值从零开始计数,每次测试开始时发送使能信号给DMA,DMA根据测试程序的索引值从ROM中对应的地址调用测试程序,在完成测试后,DMA将测试完成标志和测试结果反馈给控制模块2,并在每次测试完成后对测试程序计数器值进行加一。
在一些实施方式中,根据测试程序计数器值从配置信号中确定出备选比特信号,包括:将配置信号中与测试程序计数器值对应的比特信号确定为备选比特信号;测试程序计数器值与测试程序的索引值存在对应关系。
本申请实施例中,配置信号中的每一比特信号与测试程序按照顺序位置设置有映射关系,例如配置信号包括5个比特信号,配置信号中第一位的比特信号对应第一测试程序,配置信号中第二位的比特信号对应第二测试程序,配置信号中第三位的比特信号对应第三测试程序,配置信号中第四位的比特信号对应第四测试程序,配置信号中第五位的比特信号对应第五测试程序。
举例来说,在测试程序计数器值为3的情况下,则与测试程序计数器值3对应的比特信号为配置信号中第三位的比特信号,则将配置信号中第三位的比特信号确定为备选比特信号。
在一些实施方式中,根据目标比特信号确定目标索引值,包括:获取目标比特信号对应的测试程序的索引值;将目标比特信号对应的测试程序的索引值确定为目标索引值。
在一些实施方式中,获取目标比特信号对应的测试程序的索引值,包括:从预设的数据库中匹配出与目标比特信号对应的测试程序的索引值;数据库中存储有目标比特信号与测试程序的索引值之间的对应关系。
举例来说,测试程序包括第一测试程序、第二测试程序、第三测试程序、第四测试程序和第五测试程序;第一测试程序的索引值为1,第二测试程序的索引值为2,第三测试程序的索引值为3,第四测试程序的索引值为4,第五测试程序的索引值为5;配置信号中的每一比特信号与测试程序按照顺序位置设置有映射关系,例如配置信号包括5个比特信号,配置信号中第一位的比特信号对应第一测试程序,配置信号中第二位的比特信号对应第二测试程序,配置信号中第三位的比特信号对应第三测试程序,配置信号中第四位的比特信号对应第四测试程序,配置信号中第五位的比特信号对应第五测试程序;则在目标比特信号为第一位比特信号的情况下,则对应的测试程序为第一测试程序,索引值为1;在目标比特信号为第二位比特信号的情况下,则对应的测试程序为第二测试程序,索引值为2;在目标比特信号为第三位比特信号的情况下,则对应的测试程序为第三测试程序,索引值为3;在目标比特信号为第四位比特信号的情况下,则对应的测试程序为第四测试程序,索引值为4;在目标比特信号为第五位比特信号的情况下,则对应的测试程序为第五测试程序,索引值为5。
进一步的,在备选比特信号被烧录的情况下,则认为该测试芯片不进行备选比特信号对应的测试程序的运行,并将测试程序计数器值进行加一,便于进行后续的测试程序运行判断。
本申请实施例中,可以是在配置信号中比特信号被烧录的情况下认为不需要运行该比特信号对应的测试程序,在配置信号中比特信号未被烧录的情况下认为需要运行该比特信号对应的测试程序。
也可以是在配置信号中比特信号被烧录的情况下认为需要运行该比特信号对应的测试程序,在配置信号中比特信号未被烧录的情况下认为不需要运行该比特信号对应的测试程序。
结合图3所示,图3是本申请的另一示例性实施例示出的用于测试芯片的方法的流程图;用于测试芯片的方法至少包括步骤S310至步骤S370,详细介绍如下:
步骤S310,在检测到待测芯片上电的情况下,获取待测芯片对应的配置信号;配置信号包括多个比特信号,配置信号的位宽与测试程序总数量相同,配置信号中的每一比特信号对应一个测试程序。然后执行步骤S320。
步骤S320,获取测试程序计数器值,并根据测试程序计数器值从配置信号中确定出备选比特信号。然后执行步骤S330。
步骤S330,判断备选比特信号是否被烧录;若否,则执行步骤S340;和/或,若是,则执行步骤S370。
步骤S340,将备选比特信号确定为目标比特信号。然后执行步骤S350。
步骤S350,获取目标比特信号对应的测试程序的索引值,并将目标比特信号对应的测试程序的索引值确定为目标索引值。然后执行步骤S360。
步骤S360,根据目标索引值调用测试程序进行芯片测试。然后执行步骤S370。
步骤S370,将测试程序计数器值进行加一。然后执行步骤S320。
本申请实施例中,测试程序计数器值对应测试程序的索引值,测试程序计数器值从零开始计数,每次测试开始时发送使能信号给DMA,DMA根据测试程序的索引值从ROM中对应的地址调用测试程序,在完成测试后,DMA将测试完成标志和测试结果反馈给控制模块,并在每次测试完成后对测试程序计数器值进行加一,这样便于遍历所有测试程序,完成自动化测试,提高芯片测试的自动化程度,同时保证芯片测试的灵活性。
在一些实施方式中,根据目标索引值调用测试程序进行芯片测试后,还包括:获取调用测试程序的运行结果,并进行显示。这样,通过在完成芯片测试后获取调用的测试程序的运行结果并显示,便于用户及时了解芯片测试情况。
结合图4所示,图4是本申请的另一示例性实施例示出的用于测试芯片的方法的流程图;用于测试芯片的方法至少包括步骤S410至步骤S450,详细介绍如下:
步骤S410,在检测到待测芯片上电的情况下,获取待测芯片对应的配置信号;配置信号包括多个比特信号,配置信号的位宽与测试程序总数量相同,配置信号中的每一比特信号对应一个测试程序。
步骤S420,从配置信号中确定出目标比特信号;目标比特信号为被烧录的比特信号。
步骤S430,根据目标比特信号确定目标索引值。
步骤S440,根据目标索引值调用测试程序进行芯片测试。
步骤S450,获取调用测试程序的运行结果,并进行显示。
通过在完成芯片测试后获取调用的测试程序的运行结果并显示,便于用户及时了解芯片测试情况,并且通过对每个测试程序的测试结果进行单独记录,当测试过程出现异常挂死时,有恢复机制可以使芯片进行后续上电流程,并且,本申请实施例提供的芯片测试方法相较于基于CPU(Central Processing Unit,中央处理器)控制的POST测试,不需要CPU参与测试,使得测试覆盖率更大,占用硬件资源更少。
结合图5所示,在本申请另一示例性的实施例还提供了一种用于测试芯片的装置,包括:获取模块510、第一确定模块520、第二确定模块530和测试模块540;获取模块510被配置为在检测到待测芯片上电的情况下,获取待测芯片对应的配置信号;配置信号包括多个比特信号,配置信号的位宽与测试程序总数量相同,配置信号中的每一比特信号对应一个测试程序;第一确定模块520被配置为从配置信号中确定出目标比特信号;目标比特信号为被烧录的比特信号;第二确定模块530被配置为根据目标比特信号确定目标索引值;测试模块540被配置为根据目标索引值调用测试程序进行芯片测试。
进一步的,获取模块510被配置为通过以下方式获取待测芯片对应的配置信号:从预设的数据库中查找出待测芯片对应的配置信号;数据库中存储有待测芯片与配置信号之间的对应关系。
进一步的,第一确定模块520被配置为通过以下方式从配置信号中确定出目标比特信号:获取测试程序计数器值;根据测试程序计数器值从配置信号中确定出备选比特信号;判断备选比特信号是否被烧录;在备选比特信号被烧录的情况下,将备选比特信号确定为目标比特信号。
进一步的,第一确定模块520被配置为通过以下方式根据测试程序计数器值从配置信号中确定出备选比特信号:将配置信号中与测试程序计数器值对应的比特信号确定为备选比特信号;测试程序计数器值与测试程序的索引值存在对应关系。
进一步的,第二确定模块530被配置为通过以下方式根据目标比特信号确定目标索引值:获取目标比特信号对应的测试程序的索引值;将目标比特信号对应的测试程序的索引值确定为目标索引值。
进一步的,第二确定模块530被配置为通过以下方式获取目标比特信号对应的测试程序的索引值:从预设的数据库中匹配出与目标比特信号对应的测试程序的索引值;数据库中存储有目标比特信号与测试程序的索引值之间的对应关系。
进一步的,获取模块510还被配置为根据目标索引值调用测试程序进行芯片测试后,获取调用测试程序的运行结果,并进行显示。
需要说明的是,上述实施例所提供的用于测试芯片的装置与上述实施例所提供的用于测试芯片的方法属于同一构思,其中各个模块和单元执行操作的具体方式已经在方法实施例中进行了详细描述,此处不再赘述。上述实施例所提供的用于测试芯片的装置在实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能,本处也不对此进行限制。
本申请的实施例还提供了一种电子设备,包括:一个或多个处理器;存储器,用于存储一个或多个程序,当所述一个或多个程序被所述一个或多个处理器执行时,使得所述电子设备实现上述各个实施例中提供的用于测试芯片的方法。
本申请还提供了一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如前所述的网络设备引流控制方法。该计算机可读存储介质可以是上述实施例中描述的电子设备中所包含的,也可以是单独存在,而未装配入该电子设备中。
需要说明的是,本申请实施例所示的计算机可读存储介质可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(Erasable Programmable Read Only Memory,EPROM)、闪存、光纤、便携式紧凑磁盘只读存储器(Compact Disc Read-Only Memory,CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。计算机可读存储介质上包含的计算机程序可以用任何适当的介质传输,包括但不限于:无线、有线等等,或者上述的任意合适的组合。
上述内容,仅为本申请的较佳示例性实施例,并非用于限制本申请的实施方案,本领域普通技术人员根据本申请的主要构思和精神,可以十分方便地进行相应的变通或修改,故本申请的保护范围应以权利要求书所要求的保护范围为准。
Claims (10)
1.一种用于测试芯片的方法,其特征在于,包括:
在检测到待测芯片上电的情况下,获取所述待测芯片对应的配置信号;所述配置信号包括多个比特信号,所述配置信号的位宽与测试程序总数量相同,所述配置信号中的每一比特信号对应一个测试程序;
从所述配置信号中确定出目标比特信号;所述目标比特信号为被烧录的比特信号;
根据所述目标比特信号确定目标索引值;
根据所述目标索引值调用测试程序进行芯片测试。
2.根据权利要求1所述的方法,其特征在于,获取所述待测芯片对应的配置信号,包括:
从预设的数据库中查找出所述待测芯片对应的配置信号;所述数据库中存储有待测芯片与配置信号之间的对应关系。
3.根据权利要求1所述的方法,其特征在于,从所述配置信号中确定出目标比特信号,包括:
获取测试程序计数器值;
根据测试程序计数器值从所述配置信号中确定出备选比特信号;
判断所述备选比特信号是否被烧录;
在所述备选比特信号被烧录的情况下,将所述备选比特信号确定为目标比特信号。
4.根据权利要求3所述的方法,其特征在于,根据测试程序计数器值从所述配置信号中确定出备选比特信号,包括:
将所述配置信号中与所述测试程序计数器值对应的比特信号确定为备选比特信号;所述测试程序计数器值与测试程序的索引值存在对应关系。
5.根据权利要求1所述的方法,其特征在于,根据所述目标比特信号确定目标索引值,包括:
获取所述目标比特信号对应的测试程序的索引值;
将所述目标比特信号对应的测试程序的索引值确定为目标索引值。
6.根据权利要求5所述的方法,其特征在于,获取所述目标比特信号对应的测试程序的索引值,包括:
从预设的数据库中匹配出与所述目标比特信号对应的测试程序的索引值;所述数据库中存储有目标比特信号与测试程序的索引值之间的对应关系。
7.根据权利要求1所述的方法,其特征在于,根据所述目标索引值调用测试程序进行芯片测试后,还包括:
获取所述调用测试程序的运行结果,并进行显示。
8.一种用于测试芯片的装置,其特征在于,包括:
获取模块,被配置为在检测到待测芯片上电的情况下,获取所述待测芯片对应的配置信号;所述配置信号包括多个比特信号,所述配置信号的位宽与测试程序总数量相同,所述配置信号中的每一比特信号对应一个测试程序;
第一确定模块,被配置为从所述配置信号中确定出目标比特信号;所述目标比特信号为被烧录的比特信号;
第二确定模块,被配置为根据所述目标比特信号确定目标索引值;
测试模块,被配置为根据所述目标索引值调用测试程序进行芯片测试。
9.一种电子设备,其特征在于,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,当所述一个或多个程序被所述一个或多个处理器执行时,使得所述电子设备实现如权利要求1至7中任一项所述的用于测试芯片的方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述程序被处理器执行时实现如权利要求1至7中任一项所述的用于测试芯片的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410226633.8A CN117805596B (zh) | 2024-02-29 | 2024-02-29 | 用于测试芯片的方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410226633.8A CN117805596B (zh) | 2024-02-29 | 2024-02-29 | 用于测试芯片的方法、装置、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117805596A true CN117805596A (zh) | 2024-04-02 |
CN117805596B CN117805596B (zh) | 2024-04-26 |
Family
ID=90430539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410226633.8A Active CN117805596B (zh) | 2024-02-29 | 2024-02-29 | 用于测试芯片的方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117805596B (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110073966A1 (en) * | 2009-09-30 | 2011-03-31 | Stmicroelectronics S.R.L. | Indexing of electronic devices distributed on different chips |
CN102540050A (zh) * | 2010-12-20 | 2012-07-04 | 安凯(广州)微电子技术有限公司 | 一种测试芯片的方法及装置 |
CN107544011A (zh) * | 2016-06-24 | 2018-01-05 | 上海北京大学微电子研究院 | 用于预测芯片寿命的芯片内建自检电路系统 |
CN110597675A (zh) * | 2019-08-09 | 2019-12-20 | 珠海泰芯半导体有限公司 | 芯片的测试方法、装置、存储介质及烧录器 |
CN111766509A (zh) * | 2020-09-02 | 2020-10-13 | 深圳芯邦科技股份有限公司 | 一种芯片测试方法及相关设备 |
US20210156911A1 (en) * | 2019-11-25 | 2021-05-27 | International Business Machines Corporation | Logic built-in self test dynamic weight selection method |
CN112858876A (zh) * | 2021-01-04 | 2021-05-28 | 北京智芯微电子科技有限公司 | 一种自适应的芯片自动化测试方法 |
CN113868065A (zh) * | 2021-12-06 | 2021-12-31 | 珠海普林芯驰科技有限公司 | 一种测试和烧录叠封芯片的方法、叠封芯片 |
CN115291082A (zh) * | 2022-08-04 | 2022-11-04 | 北京京瀚禹电子工程技术有限公司 | 芯片的高效测试方法、装置和存储介质 |
CN116203400A (zh) * | 2023-04-27 | 2023-06-02 | 湖南大学 | 一种基于芯片初始化的测试方法及系统 |
CN116482521A (zh) * | 2023-06-25 | 2023-07-25 | 江西兆驰半导体有限公司 | 一种芯片测试方法及系统 |
CN116643140A (zh) * | 2022-02-15 | 2023-08-25 | 华为技术有限公司 | 集成电路及集成电路的测试方法 |
CN117572219A (zh) * | 2024-01-15 | 2024-02-20 | 深圳市爱普特微电子有限公司 | Mcu芯片电气参数自动化测试系统及方法 |
-
2024
- 2024-02-29 CN CN202410226633.8A patent/CN117805596B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110073966A1 (en) * | 2009-09-30 | 2011-03-31 | Stmicroelectronics S.R.L. | Indexing of electronic devices distributed on different chips |
CN102540050A (zh) * | 2010-12-20 | 2012-07-04 | 安凯(广州)微电子技术有限公司 | 一种测试芯片的方法及装置 |
CN107544011A (zh) * | 2016-06-24 | 2018-01-05 | 上海北京大学微电子研究院 | 用于预测芯片寿命的芯片内建自检电路系统 |
CN110597675A (zh) * | 2019-08-09 | 2019-12-20 | 珠海泰芯半导体有限公司 | 芯片的测试方法、装置、存储介质及烧录器 |
US20210156911A1 (en) * | 2019-11-25 | 2021-05-27 | International Business Machines Corporation | Logic built-in self test dynamic weight selection method |
CN111766509A (zh) * | 2020-09-02 | 2020-10-13 | 深圳芯邦科技股份有限公司 | 一种芯片测试方法及相关设备 |
CN112858876A (zh) * | 2021-01-04 | 2021-05-28 | 北京智芯微电子科技有限公司 | 一种自适应的芯片自动化测试方法 |
CN113868065A (zh) * | 2021-12-06 | 2021-12-31 | 珠海普林芯驰科技有限公司 | 一种测试和烧录叠封芯片的方法、叠封芯片 |
CN116643140A (zh) * | 2022-02-15 | 2023-08-25 | 华为技术有限公司 | 集成电路及集成电路的测试方法 |
CN115291082A (zh) * | 2022-08-04 | 2022-11-04 | 北京京瀚禹电子工程技术有限公司 | 芯片的高效测试方法、装置和存储介质 |
CN116203400A (zh) * | 2023-04-27 | 2023-06-02 | 湖南大学 | 一种基于芯片初始化的测试方法及系统 |
CN116482521A (zh) * | 2023-06-25 | 2023-07-25 | 江西兆驰半导体有限公司 | 一种芯片测试方法及系统 |
CN117572219A (zh) * | 2024-01-15 | 2024-02-20 | 深圳市爱普特微电子有限公司 | Mcu芯片电气参数自动化测试系统及方法 |
Non-Patent Citations (2)
Title |
---|
HE YAN, ET AL.: "Research on Chip Test Method for Improving Test Quality", 《2019 IEEE 2ND INTERNATIONAL CONFERENCE ON ELECTRONICS AND COMMUNICATION ENGINEERING 》, 9 April 2020 (2020-04-09), pages 226 - 229 * |
范学仕等: "一种MCU可测性优化设计", 《电子与封装》, vol. 18, no. 08, 20 August 2018 (2018-08-20), pages 28 - 32 * |
Also Published As
Publication number | Publication date |
---|---|
CN117805596B (zh) | 2024-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
US9317400B2 (en) | Code coverage rate determination method and system | |
US4150331A (en) | Signature encoding for integrated circuits | |
CN109492310B (zh) | 一种线路检查的方法及检查装置 | |
CN110401899A (zh) | 音频测试方法及相关装置 | |
CN112052160A (zh) | 一种代码的用例获取方法、装置、电子设备及介质 | |
CN117805596B (zh) | 用于测试芯片的方法、装置、电子设备及存储介质 | |
CN102981956B (zh) | overlay符号表建立和查找的方法、装置及程序调制系统 | |
CN112233718B (zh) | 存储单元的故障定位分析方法、装置、存储介质和终端 | |
CN109992511B (zh) | 获取代码测试覆盖率的装置及方法 | |
CN115981929A (zh) | 故障注入方法、测试用例下发方法及相关装置 | |
US20020138227A1 (en) | Data computation apparatus and method for using the data computation apparatus for adjustment of electronic controller | |
JP2007058450A (ja) | 半導体集積回路 | |
CN106993222A (zh) | 基于安卓机顶盒编写可视化的自动化工具的方法和装置 | |
KR20170060297A (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
CN112241343A (zh) | 一种慢盘检测方法、装置、电子设备及可读存储介质 | |
WO2017067249A1 (zh) | 光纤电子标签的故障定位方法及装置 | |
US20080270898A1 (en) | Methods and Apparatus for Dynamically Updating a Graphical User Interface, to Focus on a Production Display or a Debug Display | |
CN110018814A (zh) | 唯一标示符提供方法、存储介质、电子设备及系统 | |
CN115543934B (zh) | 一种芯片测试数据文档导出方法及系统 | |
KR100532976B1 (ko) | 메모리 테스트 회로 및 그의 페일위치 서치방법 | |
JP3397576B2 (ja) | メモリチェック方法及びその装置 | |
CN108965050B (zh) | 一种服务器定位功能测试方法及系统 | |
KR100282776B1 (ko) | 메모리에서 에러발생 주소검출방법 | |
CN113866606A (zh) | 一种模组管脚检测方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |