CN116203400A

CN116203400A - 一种基于芯片初始化的测试方法及系统

Info

Publication number: CN116203400A
Application number: CN202310465556.7A
Authority: CN
Inventors: 秦志辉; 陈科; 谷洪波
Original assignee: Hunan University
Current assignee: Hunan University
Priority date: 2023-04-27
Filing date: 2023-04-27
Publication date: 2023-06-02
Anticipated expiration: 2043-04-27
Also published as: CN116203400B

Abstract

本发明公开了一种基于芯片初始化的测试方法及系统，包括以下步骤：芯片上电过程中首先进行烧录通道选择，所述烧录通道为多个，然后对寄存器组进行配置并进行握手协议，握手成功后发送有效信号，成功进行上电复位并且锁存寄存器的值；上电复位结束后对寄存器进行读取，判断是否进入相应的内建测试模块，芯片中集成的逻辑单元都带有内建测试模块，根据寄存器的值执行相应的测试代码。本发明优点在于有效减少测试时间和I/O口数量，在芯片上电过程中将测试信号配置好，等待测试信号输出即可，增加的硬件资源非常少，时间成本也非常少，适合应用于低成本的芯片中。

Description

一种基于芯片初始化的测试方法及系统

技术领域

本发明属于电子芯片技术领域，具体涉及一种基于芯片初始化的测试方法及系统。

背景技术

芯片生产出来以后，要做详细的测试，满足标准才能够使用，目前芯片测试的方式主要分以下两种：

如图1所示：通过一个测试机直接连接待测芯片，并将测试激励输入到待测芯片内，再由待测芯片将测试结果输出到测试机进行比对。该方法通过测试机模拟待测芯片的实际动作来实现测试，随着芯片的功能增加，测试机的测试项目也会跟着增加，使得整个测试时间延长，并且内部需要较多的硬件逻辑单元。

如图2所示：将测试代码提前烧录至芯片内部存储体中，通过I/O口实时输入必要的控制信号，芯片就能够通过内建好的测试代码进行自我测试，测试结果输出至测试机进行比对。该方法需要在测试过程中通过I/O进行实时控制来选择测试的模块。目前已有的方案是增加额外的硬件模块或者I/O口复用的方式来减少I/O数量的使用，但是仍需要在测试过程中进行实时的控制来进行测试模块的选择。

即传统的测试流程为：芯片上电初始化→初始化完成芯片进入空闲状态→通过I/O将芯片配置成测试模式→通过I/O口选择本次测试的代码，因此，需要通过I/O进行实时控制导致测试效率低，增加了时间成本。

因此，针对上述现有技术存在的问题，本申请提出了一种基于芯片初始化的测试方法及系统，在上电复位阶段确定好要执行的内测模块，上电复位完成后读取相应寄存器值进行选择。

发明内容

本发明的目的在于提供一种基于芯片初始化的测试方法及系统，测试时间短，应用于I/O口数量少低成本芯片的测试，有效提高芯片上电复位的稳定性，确保芯片功能正常。

为了达到上述目的，本发明所采用的技术方案之一是：一种基于芯片初始化的测试方法，包括以下步骤：

芯片上电过程中首先进行烧录通道选择，所述烧录通道为多个，然后对四个寄存器（分别记为SPDF1、SPDF2、SPDF3、SPDF4）进行配置并进行握手协议，握手成功后发送有效信号，成功进行上电复位并且锁存寄存器的值；上电复位结束后对寄存器进行读取，判断是否进入相应的内建测试模块，芯片中集成的逻辑单元都带有内建测试模块，根据寄存器的值执行相应的测试代码。

优选的，测试中芯片上电时序控制具体为：

步骤1，VDD电源(以下简称为VDD)上电，全过程保持电压稳定，等待VDD超过设定电压，记为V1，确保协议正常进行；

步骤2，VDD超过V1时，窗口打开，时长记为T1，对选定的烧录通道发送选择信号：加载烧录数据PCL（以下简称PCL)为高,烧录时钟PDA(以下简称PDA）上给四个时钟脉冲；再将PCL拉低，PDA上给四个时钟脉冲；然后PDA拉高，PCL再发送2个时钟脉冲，完成烧录通道选择；

步骤3，完成通道选择后，对内建测试选择寄存器进行配置：首先PCL、PDA拉低，PCL发送时钟，PDA发送数据s4,s3,s2,s1（SPDF4、SPDF3、SPDF2、SPDF1的值分别记为s4、s3、s2、s1）和0001_0000_1000；确定发送的数据正确后，然后经过最短等待时间发送有效信号，最短等待时间记为T2，发送有效信号，随后PCL、PDA悬空；

步骤4，窗口时间T1结束后复位撤除，上电复位结束。选中的烧录接口的PCL、PDA状态由程序决定，芯片读取SPDF4、SPDF3、SPDF2、SPDF1的值进行下一步的测试，上电复位结束后对寄存器进行读取，判断是否进入相应的测试模块，芯片中集成的逻辑单元都带有测试模块，根据寄存器的值执行相应的测试代码，如果[SPDF4,SPDF3,SPDF2,SPDF1]的值为0000，则不进入测试模式。

本发明所采用的技术方案之二是：一种基于芯片初始化的测试系统，包括POR模块、烧录通道选择模块、寄存器配置模块握手协议检测模块以及自建测试判断模块，POR模块即上电复位POR(Power-on-Reset)电路，检测当VDD电压达到设定电压时,发送POR有效信号给烧录通道选择模块，即为烧录通道选择控制电路，当收到POR有效信号时，识别用户通过哪两个端口进行PDA和PCL的发送，选择完成后发送烧录通道选择完成信号给寄存器配置模块，寄存器配置模块接收烧录通道选择完成信号、保存并输出寄存器数据信号，握手协议检测模块接收寄存器配置完成信号通过进行握手协议检测，自建测试判断模块接收寄存器数据信号选择进入正常程序模块还是选择进入内建测试模块。

本发明的有益效果：该方法用于对端口少的低成本芯片进行测试，测试时在上电复位阶段就已经确定好要执行的内测模块，减少了I/O口的使用和测试时间，有效降低芯片的生产成本并提高生产效率。

附图说明

为了更清楚地说明本发明实施方式或现有技术中的技术方案以及本发明的有益效果，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的结构。

图1为现有技术之一。

图2为现有技术之二。

图3为本发明的方法流程图。

图4为本发明的芯片上电复位时序图。

图5为本发明基于芯片初始化的测试系统框图。

具体实施方式

参见图3，在本申请的实施例中提供了一种基于芯片初始化的测试方法。

芯片上电过程中首先进行烧录通道选择，所述烧录通道为多个，用户将PCL和PDA连到想要进行烧录的I/O口后，发送通道选择时序（图4中第一个阶段），要求在通道选择检测时间T2内完成，如果芯片检测时序无误，则完成烧录通道的选择。然后对四个寄存器（分别记为SPDF1、SPDF2、SPDF3、SPDF4）进行配置并进行握手协议，进行寄存器的配置即为在PCL信号的上升沿（图4中PCL信号有向上箭头的地方）时，采样PDA的值（0或者1），采样的值在上电复位的寄存器配置阶段不会直接存到特殊功能寄存器SPDF4~SPDF1内，而是保存在芯片内不对外部可见的寄存器中（因为可能存在数据发生错误的可能，需要进行后续的握手协议阶段确保数据是用户发送的值），因此在上电复位全部结束后才会将s1~s4的值锁存在SPDF4~SPDF1中，握手协议的作用是确保用户发送的数据和芯片接收的数据一致，握手成功后发送有效信号，成功进行上电复位并且锁存寄存器的值；上电复位结束后对锁存寄存器的值进行读取，判断是否进入相应的内建测试模块，芯片中集成的逻辑单元都带有内建测试模块，寄存器值默认为0000，如果[SPDF4,SPDF3,SPDF2,SPDF1]的值为0000，则不进入测试模式，本实施例支持15种测试模块的选择，足以满足用户的内建测试需求，具体选择参见下表1。

表1

如图4所示，芯片上电时序为：

1.VDD上电，全过程保持电压稳定，等待VDD超过V1（例如V1是进行上电复位的阈值电压，可为2.2V），确保协议正常进行。

2.VDD超过2.2V时，窗口打开，延时窗口时长为T1（例如T1为16ms），在规定的时间内对选定的烧录通道发送选择信号，加载PCL为高，PDA上给4个时钟脉冲；再将PCL拉低，PDA上给4个时钟脉冲。然后PDA拉高，PCL再发送2个时钟脉冲，即完成烧录通道选择，本实施例规定的时间为检测窗口时长为T2。

3.完成通道选择后，对内建测试选择寄存器进行配置。首先PCL、PDA拉低，PCL发送时钟PDA发送数据s4,s3,s2,s1和0001_0000_1000；确定发送的数据正确后（最短等待时间为T3，如T3设定为2us），发送有效信号，随后PCL、PDA悬空，发送有效信号的目的是确保握手成功并把发送的s4,s3,s2,s1值锁存在SFR（特殊功能寄存器）的SPDF4、SPDF3、SPDF2、SPDF1中，s1,s2,s3,s4都是位宽大小为1位的数据，每个都只有0或者1两种情况。

4.延时窗口时长T1结束后复位撤除，上电复位结束。选中的烧录接口的PCL、PDA状态由程序决定，芯片读取SPDF4、SPDF3、SPDF2、SPDF1的值进行下一步动作，例如：用户配置阶段将s4的值为1，s3的值为0，s2的值为1，s1的值为0；之后将s4的值存在SPDF4中，将s3的值存在SPDF3中，将s2的值存在SPDF2中，将s1的值存在SPDF1中；可以得到一个[SPDF4,SPDF3,SPDF2,SPDF1]组合起来的1011的4位数。芯片内部硬件读取此时[SPDF4,SPDF3,SPDF2,SPDF1]的值，即1010，选择进入内建测试状态，执行内建测试代码10。

VDD上电速度慢时需适当延时，保证握手协议在VDD大于2.2V以后再发送，否则协议不能正确识别。

参见图5，本实施例基于芯片初始化的测试系统，包括POR模块、烧录通道选择模块、寄存器配置模块握手协议检测模块以及自建测试判断模块，图中PDA为连接的烧录数据线，PCL为烧录时钟线，VDD为系统电源端，其中，POR模块检测当VDD电压达到稳定值V1时,发送POR有效信号给烧录通道选择模块，烧录通道选择模块当收到POR有效信号时，识别用户通过哪两个端口进行PDA和PCL的发送，选择完成后发送烧录通道选择完成信号给寄存器配置模块，寄存器配置模块首先收到烧录通道选择模块发送的通道选择完成信号时，将发送的s1,s2,s3,s4信号保存到SPDF1,SPDF2,SPDF3,SPDF4寄存器；之后收到握手协议检测模块发送的握手成功信号时，将SPDF1,SPDF2,SPDF3,SPDF4寄存器中的内容（寄存器数据信号）发送到自建测试判断模块中，握手协议检测模块收到寄存器配置模块发送的寄存器配置完成信号时，将进行握手协议检测，确保PDA的信号正确，握手协议完成后将返回握手成功信号给寄存器配置模块，自建测试判断模块收到寄存器数据信号后，解析收到的信号内容进行判断，选择进入正常程序模块还是选择进入内建测试模块，并且选择进入哪个内建测试模块，内建测试模块为15种。

通过本发明的方法和系统进行芯片测试时，在上电复位阶段就已经确定好要执行的内测模块，减少I/O口的使用和测试时间，增加的硬件资源非常少，简化了芯片内建测试的配置流程，非常适合应用于低成本的芯片中；该方法提高了芯片上电复位的稳定性，确保芯片功能正常。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种基于芯片初始化的测试方法，其特征在于，芯片上电过程中首先进行烧录通道选择，所述烧录通道为多个，然后对寄存器组进行配置并进行握手协议，握手成功后发送有效信号，成功进行上电复位并且锁存寄存器的值；上电复位结束后对寄存器进行读取，判断是否进入相应的内建测试模块，芯片中集成的逻辑单元都带有内建测试模块，根据寄存器的值执行相应的测试代码。

2.根据权利要求1所述的基于芯片初始化的测试方法，其特征在于，所述寄存器组为四个，分别记为SPDF1、SPDF2、SPDF3、SPDF4。

3.根据权利要求2所述的基于芯片初始化的测试方法，其特征在于，测试中芯片上电时序控制具体为：

步骤1，VDD上电，全过程保持电压稳定，等待VDD超过设定电压，确保协议正常进行；

步骤2，VDD超过设定电压时，窗口打开，在规定的时间内对选定的烧录通道发送选择信号：加载PCL为高，PDA上给四个时钟脉冲；再将PCL拉低，PDA上给四个时钟脉冲；然后PDA拉高，PCL再发送2个时钟脉冲，完成烧录通道选择；

步骤3，完成通道选择后，对内建测试选择寄存器进行配置：首先PCL、PDA拉低，PCL发送时钟，PDA发送寄存器数据和0001_0000_1000；确定发送的数据正确后，然后至少经过最短等待时间发送有效信号，随后PCL、PDA悬空；

步骤4，延时窗口的时长结束后复位撤除，上电复位结束，选中的烧录接口的PCL、PDA状态由程序决定，芯片读取SPDF4、SPDF3、SPDF2、SPDF1的值进入选择的测试程序。

4.根据权利要求3所述的基于芯片初始化的测试方法，其特征在于，选择的测试程序最多为15种。

5.一种基于芯片初始化的测试系统，其特征在于，测试系统包括POR模块、烧录通道选择模块、寄存器配置模块握手协议检测模块以及自建测试判断模块，POR模块检测当VDD电压达到设定电压时,发送POR有效信号给烧录通道选择模块，烧录通道选择模块为烧录通道选择控制电路，当收到POR有效信号时，识别用户通过哪两个端口进行PDA和PCL的发送，选择完成后发送烧录通道选择完成信号给寄存器配置模块，寄存器配置模块接收烧录通道选择完成信号、保存并输出寄存器数据信号，握手协议检测模块接收寄存器配置完成信号通过进行握手协议检测，自建测试判断模块接收寄存器数据信号选择进入正常程序模块或内建测试模块。

6.根据权利要求5所述的基于芯片初始化的测试系统，其特征在于，所述内建测试模块最多为15种。