CN116520138A - 芯片测试方法、系统及装置 - Google Patents

芯片测试方法、系统及装置 Download PDF

Info

Publication number
CN116520138A
CN116520138A CN202310768731.XA CN202310768731A CN116520138A CN 116520138 A CN116520138 A CN 116520138A CN 202310768731 A CN202310768731 A CN 202310768731A CN 116520138 A CN116520138 A CN 116520138A
Authority
CN
China
Prior art keywords
chip
test mode
pin
handshake
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310768731.XA
Other languages
English (en)
Other versions
CN116520138B (zh
Inventor
卓越
陈彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lianyun Technology Co ltd
Original Assignee
Suzhou Lianyun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Lianyun Technology Co ltd filed Critical Suzhou Lianyun Technology Co ltd
Priority to CN202310768731.XA priority Critical patent/CN116520138B/zh
Publication of CN116520138A publication Critical patent/CN116520138A/zh
Application granted granted Critical
Publication of CN116520138B publication Critical patent/CN116520138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种芯片测试方法、系统及装置，芯片的各封装IO管脚已分配有预设功能，本申请执行于受控方的方案包括：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；上述步骤在芯片上电等待时间内执行完，芯片进入所述目标测试模式。

Description

芯片测试方法、系统及装置
技术领域
本申请涉及集成电路技术领域，尤其涉及一种芯片测试方法、系统及装置。
背景技术
芯片测试已经成为集成电路设计和制造过程中非常重要的因素，是与集成电路设计有着密切联系的专门技术，与设计和制造成为了一个有机整体。可测性设计（Design forTest，DFT）给整个测试领域开拓了一条切实可行的途径，DFT已经成为芯片设计的关键环节。
芯片在进行产品设计的时候，会对芯片的封装进行成本和性能的评估，确定最终使用的封装方式。在芯片封装方式确定后，对每个封装IO进行功能分配。在成本受限的情况下，芯片上的每个封装IO都分配了确定的功能。
在所有IO都已经被分配功能的前提下，不能直接通过单独分配IO的方式来选择DFT模式。没有多余的封装IO提供给DFT模式选择的前提下，目前通过在裸片上预留比芯片封装更多的IO，可以执行晶圆测试（ChipProbing，CP）测试并通过这些多余的IO选择DFT测试模式。当封装IC时，这些裸片上多余的IO会直连到地，只封装功能IO即可。
功能测试（Functional Test，FT）一般是对封装好的芯片进行测试，所以如果上述方式，将无法在FT测试中进入DFT测试模式。但对于复杂功能的芯片，FT测试是必须项，没有进行过FT测试的芯片，将很难对客户保证足够高的良率。
如何提出一种可以在CP测试和FT测试下均能实现DFT模式测试的芯片测试方法，是目前需要解决的技术问题。
发明内容
本申请实施例的目的是提供一种芯片测试方法、系统及装置，用以解决封装芯片无法实现FT测试下的DFT模式测试的问题。
为了解决上述技术问题，本说明书是这样实现的：
第一方面，提供了一种芯片测试方法，芯片的各封装IO管脚已分配有预设功能，所述方法执行于受控方，所述方法包括：
接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；
响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；
接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；
根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。
可选地，所述芯片上电等待时间从所述芯片的上电复位信号释放后开始，至接收到最终复位信号时结束。
可选地，在所述芯片存在按键复位的情况下，所述芯片上电等待时间从所述芯片的按键复位信号释放后开始，至接收到最终复位信号时结束。
可选地，还包括：
在执行各步骤的过程中，持续检测是否超过所述芯片上电等待时间；
若是，则退出对应步骤并且所述芯片进入正常启动模式。
可选地，所述第一封装IO管脚、所述第二封装IO管脚和所述第三封装IO管脚包括所述芯片的已分配有预设功能的各封装IO管脚中的任意管脚。
可选地，所述第二封装IO管脚与所述第一封装IO管脚、所述第三封装IO管脚不同。
可选地，所述第一封装IO管脚与所述第三封装IO管脚相同；
所述进入测试模式请求和所述握手回复信息以不同的特定时序串表示。
可选地，所述目标测试模式包括可测试性设计测试模式。
第二方面，提供了一种芯片测试方法，芯片的各封装IO管脚已分配有预设功能，所述方法执行于主控方，所述方法包括：
通过所述芯片中的第一封装IO管脚向受控方发送进入测试模式请求；
接收所述受控方通过所述芯片中的第二封装IO管脚发送的握手请求，所述握手请求为所述受控方响应所述进入测试模式请求发送的；
响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式，以使所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。
第三方面，提供了一种芯片测试系统，芯片的各封装IO管脚已分配有预设功能，所述系统包括主控方和受控方，
所述主控方通过所述芯片中的第一封装IO管脚向所述受控方发送进入测试模式请求；
所述受控方响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；
所述主控方响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；
所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，所述主控方和所述受控方在芯片上电等待时间内执行完以上步骤，所述芯片进入所述目标测试模式。
第四方面，提供了一种芯片测试装置，包括：存储器和与所述存储器电连接的处理器，所述存储器存储有可在所述处理器运行的计算机程序，所述计算机程序被所述处理器执行时实现如第一方面所述的方法的步骤或者实现如第二方面所述的方法的步骤。
在本申请实施例中，芯片的各封装IO管脚已分配有预设功能，受控方执行以下步骤：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求、响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求、接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式、以及根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息，上述步骤在芯片上电等待时间内执行完，芯片进入所述目标测试模式，可以在不增加原有芯片封装IO数量的基础上，通过复用IO和运用握手流程，完成FT测试和CP测试中的DFT测试，兼顾CP测试和FT测试可以进一步提升芯片的良率。并且在芯片复位阶段执行进入测试模式的握手流程，可以有效预防握手流程影响芯片的正常功能逻辑，保证芯片的平稳运行。本申请在最终复位信号释放前就能够进入对应测试模式，可以大幅缩减进入测试模式所需的等待时间，从而降低芯片的测试成本。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请第一实施例的芯片测试方法的流程示意图。
图2是本申请实施例的芯片测试方法的信号时序图。
图3是本申请第二实施例的芯片测试方法的流程示意图。
图4是本申请实施例的芯片测试方法的硬件结构示意图。
图5是本申请实施例的芯片测试方法的整体流程示意图。
图6是本申请实施例的芯片测试系统的结构方框图。
图7是本申请实施例的芯片测试装置的结构方框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请中附图编号仅用于区分方案中的各个步骤，不用于限定各个步骤的执行顺序，具体执行顺序以说明书中描述为准。
为了解决现有技术中存在的问题，本申请实施例提供一种芯片测试方法、系统和装置。本申请实施例的芯片测试方法应用于主控方和受控方之间，主控方是发起芯片测试的一方，受控方是根据主控方的操作进行芯片测试的一方，本申请实施例的芯片的各封装IO管脚已分配有预设功能，即芯片为IO受限芯片。
图1是本申请第一实施例的芯片测试方法的流程示意图，在该实施例中，芯片测试方法执行于受控方，如图1所示，所述方法包括以下步骤102至步骤108，步骤102至步骤108均在芯片上电等待时间内执行完。
具体地，所述芯片上电等待时间从所述芯片的上电复位信号释放后开始，至接收到最终复位信号时结束。
参考图2，DVDD是芯片的电源，电源上电之后，在t1时间段后，POR Power OnReset，上电复位信号（Power On Reset，POR）会释放。一般芯片在设计阶段，会考虑到外部电源稳定性等因素，希望尽可能等电源稳定后再工作，所以尽管内部POR已经释放，一般仍会等待t2(约几十毫秒)才会释放最终复位信号FINAL_RST。
从上电复位信号POR释放到最终复位信号FINAL_RST之间的大概几十毫秒即为芯片的上电等待时间，该等待时间内，芯片绝大部分逻辑仍处于复位状态，没有进入正常工作。
有些芯片产品定义有按键复位，有些芯片产品没有定义按键复位。对于没有定义按键复位的芯片，芯片的上电等待时间从上电复位信号释放后开始，至最终复位信号释放时结束。对于定义有按键复位的芯片，则需要释放按键复位信号PIN_RST，按键复位信号PAD_PIN_RST信号可以与DVDD电源同步释放。
具体地，在所述芯片存在按键复位的情况下，所述芯片上电等待时间从所述芯片的按键复位信号释放后开始，至接收到最终复位信号时结束。
在芯片上电等待时间的几十毫秒内期间内，执行以下步骤的握手流程，以选择进入芯片测试模式。
步骤102，接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；
步骤104，响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；
步骤106，接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；
步骤108，根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息。
其中，上述步骤102至步骤108在芯片上电等待时间内执行完，芯片进入目标测试模式。
可选地，所述第一封装IO管脚、所述第二封装IO管脚和所述第三封装IO管脚包括所述芯片的已分配有预设功能的各封装IO管脚中的任意管脚。
在本申请实施例中，执行握手流程时可以完全复用芯片已封装的普通功能的IO管脚，不需要使用专门的测试IO管脚，并且复用的所有封装IO管脚均可以是任意值，因为在上述握手流程是在芯片复位阶段执行，芯片的逻辑仍处于复位状态，可以有效预防握手流程影响芯片的正常功能逻辑。本申请在最终复位信号释放前就能够进入对应测试模式，可以大幅缩减进入测试模式所需的等待时间，从而降低芯片的测试成本。
在芯片上电等待时间内，主控方可以通过芯片中的第一封装IO管脚，主动发送通过一串特定时序表示的进入测试模式请求，以告知受控方希望进入测试模式。
参考图2，该时序图给出了一种示例握手流程，以时钟晶振XTAL_CLK作为主控方、受控方发送数据的产生时钟和主控方、受控方采样数据的采样时钟，利用芯片中的已有的IO管脚PAD_IO1_IN/PAD_IO2_IN/PAD_IO3_IN，作为主控方发送进入测试模式请求对应的特定时序串的第一封装IO管脚，该特定时序串在图2的时序图中以0->1->2->3->4->5->6->7所示。
在步骤102中，受控方通过IO管脚PAD_IO1_IN/PAD_IO2_IN/PAD_IO3_IN接收到主控方发送的进入测试模式请求。
然后，在芯片上电等待时间内，对应步骤104，受控方响应进入测试模式请求，通过第二封装IO管脚向主控方发送握手请求。
该步骤中，利用芯片中的已有的IO管脚PAD_IO4_OUT/PAD_IO5_OUT作为受控方发送握手请求对应的特定时序串的第二封装IO管脚。该特定时序串在图2的时序图中以0->1->2->3所示。
对应地，在芯片上电等待时间内，主控方通过IO管脚PAD_IO4_OUT/PAD_IO5_OUT接收到受控方发送的握手请求。并响应握手请求通过芯片中的第三封装IO管脚发送握手回复信息。
相对受控方而言，第一封装IO管脚和第三封装IO管脚是接收信号的IO管脚，第二封装IO管脚是发送信号的IO管脚。
可选地，所述第二封装IO管脚与所述第一封装IO管脚、所述第三封装IO管脚不同。以区分用于接收信号和发送信号的IO管脚。
在步骤106中，在芯片上电等待时间内，对应地，受控方通过第三封装IO管脚接收握手回复信息。
第三封装IO管脚可以与第一封装IO管脚相同，也可以不同。如果相同，则需要区分管脚传递的进入测试模式请求和握手请求。
可选地，所述第一封装IO管脚与所述第三封装IO管脚相同；所述进入测试模式请求和所述握手请求以不同的特定时序串表示。
参考图2，主控方通过IO管脚PAD_IO1_IN/PAD_IO2_IN/PAD_IO3_IN向受控方回复握手请求，握手回复信息携带需要芯片进入的目标测试模式。
上述握手流程包含两个部分，第一部分表明主控方收到了握手请求，第二部分表明主控方希望芯片进入的目标测试模式。因此，主控方在第一部分响应握手请求选择的握手回复，与主控方发送进入测试模式请求后停下来的最终时序信息（时序串0->1->2->3->4->5->6->7）不相同，也与第二部分希望进入的目标测试模式的时序信息不同。
可选地，所述目标测试模式包括可测试性设计DFT测试模式。
图2中第一部分中选用时序“3”作为示例，第二部分在该时序图中以时序“7”作为示例，SEL_TEST_MODE[7]是芯片内部信号，代表进入DFT测试模式7。即，在步骤108中，主控方通过IO管脚PAD_IO1_IN/PAD_IO2_IN/PAD_IO3_IN发送时序串3->7，表示主控方发送的是握手回复信息且携带的需要芯片进入的目标测试模式。
芯片测试模式的定义可以参考下表：
如上文所述，步骤102至108需要在芯片上电等待时间内执行完毕，即在芯片上电等待时间内完成进入测试模式所需的完备握手流程。
由于芯片上电等待时间，芯片的逻辑仍处于复位状态，如此能够利用芯片的已封装IO进入DFT测试模式，实现DFT测试，同时还可以避免握手流程对芯片的正常功能逻辑造成影响。
可选地，该方法还包括：在执行各步骤的过程中，持续检测是否超过芯片上电等待时间；若是，则退出对应步骤并且所述芯片进入正常启动模式。
通过在握手流程中的各步骤中，例如受控方接收测试模式请求的步骤102、受控方发送握手请求的步骤104和接收握手回复信息的步骤106中，受控方可以将最终复位信号FINAL_RST作为判断执行的各步骤是否超过上电等待时间的信号，如果主控方和受控方在最终复位信号FINAL_RST释放前仍未完成进入目标测试模式所需的完备握手流程，将永久强制退出握手流程。目的是防止芯片在正常工作的过程中误触发，从而导致正常工作进程中误进入DFT测试。
并且，在最终复位信号FINAL_RST释放后，芯片进入正常启动模式，此时芯片的各封装IO管脚则执行对应封装预设的功能。
现在参考图3，图3是本申请第二实施例的芯片测试方法的流程示意图，在该实施例中，芯片测试方法执行于主控方，如图3所示，所述方法包括以下步骤202至步骤206，步骤202至步骤206均在芯片上电等待时间内执行完。
步骤202，通过所述芯片中的第一封装IO管脚向受控方发送进入测试模式请求；
步骤204，接收所述受控方响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚发送的握手请求；
步骤206，响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式，以使所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息。
其中，上述步骤在芯片上电等待时间内执行完，芯片进入所述目标测试模式。
上述步骤中涉及的握手流程的相关内容可以参考图1至图2中的描述，这里不再赘述。
下面，结合图4和图5，对本申请实施例的芯片测试方法涉及的硬件结构和整体流程进行说明。
图4中，CMP是比较电路，比较电路CMP的正输入端接芯片的电源DVDD，负输入端接电源门槛电压DVDD_THR，电源DVDD对芯片上电后，比较电路CMP输出内部上电复位信号POR到两输入与门AND2的一个输入端。
去毛刺模块10在上电复位信号POR释放之后开始工作，主要功能是通过晶振时钟XTAL_CLK为按键复位信号PIN_RESET过滤掉高电平和低电平毛刺。去毛刺模块10的输出结果，即经处理的按键复位信号PIN_RESET输入到两输入与门AND2的另一个输入端，并与上电复位信号POR做与逻辑，与逻辑的结果等待例如20ms（即，电芯上电等待时间）后，输出最终复位信号FINAL_RST，以用于芯片剩余所有逻辑的复位信号。
本申请实施例的上述握手流程对应的各步骤由快速测试模式握手电路模块20执行，即握手电路模块20通过复用芯片已封装的IO管脚，例如IO管脚PAD_IO1_IN/PAD_IO2_IN/PAD_IO3_IN作为受控方的信号接收管脚，IO管脚PAD_IO4_OUT/PAD_IO5_OUT作为受控方的信号发送管脚，用于实现图1至图3中描述的所有功能，最终输出目标测试模式，例如SEL_TEST_MODE[7:0]，用于表示进入对应的测试模式。握手电路模块20会拿最终复位信号FINAL_RST信号作为判断信号，如果最终复位信号FINAL_RST释放前仍未完成进入测试模式所需的完备握手流程，则对于请求进入测试模式的同样的握手流程，不进行识别和处理，从而不会进入测试路径。
本申请实施例的芯片测试方法的流程图如图5所示，包括以下步骤：
步骤302，芯片电源上电，并进入常规上电等待时间；
步骤304，如果有芯片定义有按键复位，则需要释放按键复位信号PIN_RST，如果没有按键复位，可以忽略这步，进入步骤306。
步骤306，第一阶段，主控方通过芯片的封装IO管脚向受控方，即芯片主动发送一串特定时序，芯片接收。
步骤308，第二阶段，受控方接收到步骤306的特定时序并完成解析，通过芯片的封装IO管脚向主控方回复一串特定时序进行握手请求。
步骤310，第三阶段，主控方接收到步骤308的握手请求后，需向受控方回复握手信息，回复握手信息即包括需要芯片进入的测试模式，例如DFT测试模式。
步骤312，第四阶段，受控方收到主控方的握手回复信息，并根据握手回复信息拿到的测试模式信息进入对应的测试模式，例如测试模式0/1/2/3/5/6/7...。
步骤314，判断是否超过芯片上电等待时间。
同时需要说明的是，从步骤306到步骤312，都需要在芯片的常规上电等待时间内完成。因此，对应步骤306到步骤312分别设置有判断步骤314，用于判断对应步骤执行时是否超过上电等待时间。如果常规上电结束之前，即芯片上电等待时间内步骤312仍未完成，则永久强制退出该握手流程，继续进行芯片正常启动模式。如果常规上电结束之前，即芯片上电等待时间内步骤312完成，则进入对应的测试模式。
在本申请实施例中，芯片的各封装IO管脚已分配有预设功能，受控方执行以下步骤：接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求、响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求、接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式、以及根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息，上述步骤在芯片上电等待时间内执行完，芯片进入所述目标测试模式，可以在不增加原有芯片封装IO数量的基础上，通过复用IO和运用握手流程，完成FT测试和CP测试中的DFT测试，兼顾CP测试和FT测试可以进一步提升芯片的良率。并且在芯片复位阶段执行进入测试模式的握手流程，可以有效预防握手流程影响芯片的正常功能逻辑，保证芯片的平稳运行。本申请在最终复位信号释放前就能够进入对应测试模式，可以大幅缩减进入测试模式所需的等待时间，从而降低芯片的测试成本。
此外，通过在握手流程中实时通过最终复位信号来检测握手流程是否超出芯片上电等待时间，并在超出时立刻退出握手流程，则可以有效避免芯片在正常工作进程中误触发测试模式。
可选地，本申请实施例还提供一种芯片测试系统1000，芯片的各封装IO管脚已分配有预设功能，如图6所示，芯片测试系统1000包括主控方1200和受控方1400，
所述主控方1200通过所述芯片中的第一封装IO管脚向受控方1400发送进入测试模式请求；
所述受控方1400响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方1200发送握手请求；
所述主控方1200响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方1400发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；
所述受控方1400根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，所述主控方1200和所述受控方1400在芯片上电等待时间内执行完以上步骤，所述芯片进入所述目标测试模式。
本申请实施例提供的芯片测试系统1000的主控方1200和受控方1400，能够实现图1至图5的实施例对应实现的各个过程，为避免重复，这里不再赘述。
可选地，本申请实施例还提供一种芯片测试装置，如图7所示，芯片测试装置2000包括存储器2200和与所述存储器2200电连接的处理器2400，所述存储器2200存储有可在所述处理器2400运行的计算机程序，所述计算机程序被所述处理器执行时实现上述任意一种芯片测试方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述任意一种芯片测试方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器（Read-Only Memory，简称ROM）、随机存取存储器（Random AccessMemory，简称RAM）、磁碟或者光盘等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (11)

1.一种芯片测试方法，其特征在于，芯片的各封装IO管脚已分配有预设功能，所述方法执行于受控方，所述方法包括：
接收主控方通过所述芯片中的第一封装IO管脚发送的进入测试模式请求；
响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；
接收所述主控方响应所述握手请求通过所述芯片中的第三封装IO管脚发送的握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；
根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。
2.如权利要求1所述的方法，其特征在于，所述芯片上电等待时间从所述芯片的上电复位信号释放后开始，至接收到最终复位信号时结束。
3.如权利要求2所述的方法，其特征在于，在所述芯片存在按键复位的情况下，所述芯片上电等待时间从所述芯片的按键复位信号释放后开始，至接收到最终复位信号时结束。
4.如权利要求1至3中任一项所述的方法，其特征在于，还包括：
在执行各步骤的过程中，持续检测是否超过所述芯片上电等待时间；
若是，则退出对应步骤并且所述芯片进入正常启动模式。
5.如权利要求1所述的方法，其特征在于，所述第一封装IO管脚、所述第二封装IO管脚和所述第三封装IO管脚包括所述芯片的已分配有预设功能的各封装IO管脚中的任意管脚。
6.如权利要求5所述的方法，其特征在于，所述第二封装IO管脚与所述第一封装IO管脚、所述第三封装IO管脚不同。
7.如权利要求6所述的方法，其特征在于，
所述第一封装IO管脚与所述第三封装IO管脚相同；
所述进入测试模式请求和所述握手回复信息以不同的特定时序串表示。
8.如权利要求1所述的方法，其特征在于，所述目标测试模式包括可测试性设计测试模式。
9.一种芯片测试方法，其特征在于，芯片的各封装IO管脚已分配有预设功能，所述方法执行于主控方，所述方法包括：
通过所述芯片中的第一封装IO管脚向受控方发送进入测试模式请求；
接收所述受控方通过所述芯片中的第二封装IO管脚发送的握手请求，所述握手请求为所述受控方响应所述进入测试模式请求发送的；
响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式，以使所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，上述步骤在芯片上电等待时间内执行完，所述芯片进入所述目标测试模式。
10.一种芯片测试系统，其特征在于，芯片的各封装IO管脚已分配有预设功能，所述系统包括主控方和受控方，
所述主控方通过所述芯片中的第一封装IO管脚向所述受控方发送进入测试模式请求；
所述受控方响应所述进入测试模式请求，通过所述芯片中的第二封装IO管脚向所述主控方发送握手请求；
所述主控方响应所述握手请求，通过所述芯片中的第三封装IO管脚向所述受控方发送握手回复信息，所述握手回复信息携带需要所述芯片进入的目标测试模式；
所述受控方根据所述握手回复信息携带的目标测试模式，获取对应的测试模式信息；
其中，所述主控方和所述受控方在芯片上电等待时间内执行完以上步骤，所述芯片进入所述目标测试模式。
11.一种芯片测试装置，其特征在于，包括：存储器和与所述存储器电连接的处理器，所述存储器存储有可在所述处理器运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至8中任一项所述的方法的步骤或者实现如权利要求9所述的方法的步骤。
CN202310768731.XA 2023-06-27 2023-06-27 芯片测试方法、系统及装置 Active CN116520138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310768731.XA CN116520138B (zh) 2023-06-27 2023-06-27 芯片测试方法、系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310768731.XA CN116520138B (zh) 2023-06-27 2023-06-27 芯片测试方法、系统及装置

Publications (2)

Publication Number Publication Date
CN116520138A true CN116520138A (zh) 2023-08-01
CN116520138B CN116520138B (zh) 2023-09-22

Family

ID=87403226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310768731.XA Active CN116520138B (zh) 2023-06-27 2023-06-27 芯片测试方法、系统及装置

Country Status (1)

Country Link
CN (1) CN116520138B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117434428A (zh) * 2023-12-18 2024-01-23 杭州晶华微电子股份有限公司 芯片校准系统、芯片校准模式进入方法及芯片

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703512A (en) * 1995-06-06 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method and apparatus for test mode entry during power up
KR20060089930A (ko) * 2005-02-03 2006-08-10 삼성전자주식회사 하나의 테스트 핀을 사용하여 테스트 할 수 있는 시스템온 칩 및 테스트 방법
US20060184847A1 (en) * 2005-02-03 2006-08-17 Samsung Electronics Co., Ltd. Semiconductor device tested using minimum pins and methods of testing the same
CN103620431A (zh) * 2011-06-17 2014-03-05 高通股份有限公司 用于使用高速输入/输出接口进行测试的集成电路
CN104502832A (zh) * 2014-12-31 2015-04-08 福建实达电脑设备有限公司 基于手持pos机主板自动测试仪及测试方法
CN105045695A (zh) * 2015-08-17 2015-11-11 大唐微电子技术有限公司 一种芯片进入测试模式的保护方法和系统
CN106059582A (zh) * 2016-04-28 2016-10-26 芯海科技（深圳）股份有限公司 一种数模混合信号芯片测试系统及方法
WO2020063413A1 (en) * 2018-09-28 2020-04-02 Changxin Memory Technologies, Inc. Chip and chip test system
CN113127275A (zh) * 2019-12-30 2021-07-16 新唐科技股份有限公司 电子装置及其测试模式启用方法
CN113741779A (zh) * 2020-05-29 2021-12-03 芯海科技（深圳）股份有限公司 设备连接方法、装置、移动测量设备和存储介质
CN114584130A (zh) * 2022-05-06 2022-06-03 成都明夷电子科技有限公司 一种节约芯片管脚的调试电路及调试方法
CN114816868A (zh) * 2021-01-20 2022-07-29 华润微集成电路(无锡)有限公司 实现串行接口芯片测试的方法
CN115347641A (zh) * 2022-08-19 2022-11-15 深圳罗马仕科技有限公司 充放电设备、系统及方法
CN115496021A (zh) * 2022-11-15 2022-12-20 南京芯驰半导体科技有限公司 系统芯片的自动化测试方法、装置、芯片、设备及系统
CN115525876A (zh) * 2022-05-16 2022-12-27 青岛海尔智能家电科技有限公司 用于智能面板的控制方法及装置、智能面板
CN115856573A (zh) * 2022-11-30 2023-03-28 珠海英集芯半导体有限公司 一种芯片量产测试的pd协议测试系统及其方法
CN116203400A (zh) * 2023-04-27 2023-06-02 湖南大学 一种基于芯片初始化的测试方法及系统

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703512A (en) * 1995-06-06 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method and apparatus for test mode entry during power up
KR20060089930A (ko) * 2005-02-03 2006-08-10 삼성전자주식회사 하나의 테스트 핀을 사용하여 테스트 할 수 있는 시스템온 칩 및 테스트 방법
US20060184847A1 (en) * 2005-02-03 2006-08-17 Samsung Electronics Co., Ltd. Semiconductor device tested using minimum pins and methods of testing the same
CN103620431A (zh) * 2011-06-17 2014-03-05 高通股份有限公司 用于使用高速输入/输出接口进行测试的集成电路
CN104502832A (zh) * 2014-12-31 2015-04-08 福建实达电脑设备有限公司 基于手持pos机主板自动测试仪及测试方法
CN105045695A (zh) * 2015-08-17 2015-11-11 大唐微电子技术有限公司 一种芯片进入测试模式的保护方法和系统
CN106059582A (zh) * 2016-04-28 2016-10-26 芯海科技（深圳）股份有限公司 一种数模混合信号芯片测试系统及方法
WO2020063413A1 (en) * 2018-09-28 2020-04-02 Changxin Memory Technologies, Inc. Chip and chip test system
CN113127275A (zh) * 2019-12-30 2021-07-16 新唐科技股份有限公司 电子装置及其测试模式启用方法
CN113741779A (zh) * 2020-05-29 2021-12-03 芯海科技（深圳）股份有限公司 设备连接方法、装置、移动测量设备和存储介质
CN114816868A (zh) * 2021-01-20 2022-07-29 华润微集成电路(无锡)有限公司 实现串行接口芯片测试的方法
CN114584130A (zh) * 2022-05-06 2022-06-03 成都明夷电子科技有限公司 一种节约芯片管脚的调试电路及调试方法
CN115525876A (zh) * 2022-05-16 2022-12-27 青岛海尔智能家电科技有限公司 用于智能面板的控制方法及装置、智能面板
CN115347641A (zh) * 2022-08-19 2022-11-15 深圳罗马仕科技有限公司 充放电设备、系统及方法
CN115496021A (zh) * 2022-11-15 2022-12-20 南京芯驰半导体科技有限公司 系统芯片的自动化测试方法、装置、芯片、设备及系统
CN115856573A (zh) * 2022-11-30 2023-03-28 珠海英集芯半导体有限公司 一种芯片量产测试的pd协议测试系统及其方法
CN116203400A (zh) * 2023-04-27 2023-06-02 湖南大学 一种基于芯片初始化的测试方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117434428A (zh) * 2023-12-18 2024-01-23 杭州晶华微电子股份有限公司 芯片校准系统、芯片校准模式进入方法及芯片
CN117434428B (zh) * 2023-12-18 2024-03-26 杭州晶华微电子股份有限公司 芯片校准系统、芯片校准模式进入方法及芯片

Also Published As

Publication number Publication date
CN116520138B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
CN116520138B (zh) 芯片测试方法、系统及装置
US20200284838A1 (en) Method for automatically testing processor
US20130166958A1 (en) Software burning system and burning control method
CN113590511B (zh) 一种带宽降速修复方法、装置及电子设备
CN109901890A (zh) 一种控制器加载多核固件的方法、装置、计算机设备及存储介质
US9632841B2 (en) Electronic device capable of configuring application-dependent task based on operating behavior of application detected during execution of application and related method thereof
CN109086086A (zh) 一种非空间共享的多核cpu的启动方法及装置
CN108376110B (zh) 一种自动检测方法、系统及终端设备
CN109002331A (zh) 触摸屏的启动方法、装置、计算机设备和存储介质
CN114020682A (zh) 芯片工作模式的控制方法、装置、芯片和存储介质
US20230040962A1 (en) Bios-based multi-user management method and system
CN112100085A (zh) 安卓应用程序稳定性测试方法、装置和设备
CN112558742A (zh) 上电控制方法、可编程逻辑器件及上电控制系统
CN104484211A (zh) 共享镜像文件的方法及装置
CN106950442B (zh) 引脚测试方法和装置
CN115509618A (zh) 驱动控制方法、装置、设备、存储介质和程序产品
CN103853643A (zh) 由安全关键系统中的可编程电路测试存储器的装置和方法
CN108829460A (zh) 车载终端快速启动的方法、装置及车载终端
CN107870840B (zh) 基于ipmi的服务器多个测试指令自动执行方法
CN108600042A (zh) 电子设备的WiFi测试方法及装置、存储介质、测试设备
CN115878193A (zh) 一种芯片启动方法及装置
CN107506271A (zh) 一种测试方法及装置
CN100367147C (zh) 具检测基本输入输出系统状态的工作时钟设定方法及装置
CN113127275A (zh) 电子装置及其测试模式启用方法
JP5279817B2 (ja) 試験装置および試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant