CN117434428B - 芯片校准系统、芯片校准模式进入方法及芯片 - Google Patents
芯片校准系统、芯片校准模式进入方法及芯片 Download PDFInfo
- Publication number
- CN117434428B CN117434428B CN202311741587.7A CN202311741587A CN117434428B CN 117434428 B CN117434428 B CN 117434428B CN 202311741587 A CN202311741587 A CN 202311741587A CN 117434428 B CN117434428 B CN 117434428B
- Authority
- CN
- China
- Prior art keywords
- signal
- pin
- power supply
- chip
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 94
- 238000004891 communication Methods 0.000 claims description 52
- 238000001514 detection method Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000007613 environmental effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种芯片校准系统、芯片校准模式进入方法及芯片，该芯片校准系统包括上位机和目标芯片，所述目标芯片包括控制器、状态判定模块、供电引脚和功能引脚，所述供电引脚和所述功能引脚在所述目标芯片内部可控连接；所述上位机用于向所述目标芯片的功能引脚输入测试信号；所述状态判定模块用于对所述功能引脚的测试信号和所述供电引脚的供电信号进行比较，并基于比较结果判定所述功能引脚的状态是否正常；在所述功能引脚的状态正常的情况下，停止所述测试信号的输入并输出解码使能信号；所述控制器用于基于所述解码使能信号进入校准模式，解决了相关技术中存在的芯片正常应用过程中误触发校准模式，影响芯片可靠性的问题。
Description
技术领域
本申请涉及芯片校准技术领域，特别是涉及一种芯片校准系统、芯片校准模式进入方法及芯片。
背景技术
由于集成电路容易受到工艺、电压、温度以及封装影响，因此高性能模拟芯片在封装之后均需要对其参数进行标定校准，并将最终的校准码写入芯片。在芯片封装引脚有限的情况下，芯片参数校准模式的进入功能可利用的引脚资源极少，比如高性能电源基准芯片，其封装引脚只有三个，分别为电源VDD、地VSS以及基准输出VREF。现有技术通常采用单线通讯，比如将VDD作为单线通讯的载波复用口，通过上位机对芯片的VDD引脚施加一定幅值且满足预定协议的载波信号，芯片通过内部通讯解码判断是否握手成功以进入参数校准模式，继而进行具体的参数标定与修调码值写入。
然而，以上通过VDD引脚进行通讯的方案，在恶劣的工业应用环境中，VDD供电电源可能存在较强的波动，如此便有一定的几率误触发进入参数校准模式，即使通过多层密码字来降低误触发率，也不能完全消除，导致芯片正常应用过程中存在误触发校准模式的可能性，抗扰能力不够，影响芯片的可靠性。
发明内容
在本实施例中提供了一种芯片校准系统、芯片校准模式进入方法及芯片，以解决相关技术中存在的芯片正常应用过程中误触发校准模式，影响芯片可靠性的问题。
第一个方面，在本实施例中提供了一种芯片校准系统，所述系统包括上位机和目标芯片，所述目标芯片包括控制器、状态判定模块、供电引脚和功能引脚，所述供电引脚和所述功能引脚在所述目标芯片内部可控连接；
所述上位机用于向所述目标芯片的功能引脚输入测试信号；
所述状态判定模块用于对所述功能引脚的测试信号和所述供电引脚的供电信号进行比较，并基于比较结果判定所述功能引脚的状态是否正常；在所述功能引脚的状态正常的情况下，停止所述测试信号的输入并输出解码使能信号；
所述控制器用于基于所述解码使能信号进入校准模式。
在其中的一些实施例中，所述状态判定模块包括比较判定电路和通断控制电路，所述比较判定电路用于：
在所述供电引脚和所述功能引脚导通的情况下，基于所述测试信号和所述供电信号的第一比较结果，得到第一比较信号；
判定所述第一比较信号是否满足第一预设条件，并在满足的情况下输出断开信号；
在所述供电引脚和所述功能引脚断开的情况下，基于所述测试信号和所述供电信号的第二比较结果，得到第二比较信号；
判定所述第二比较信号是否满足第二预设条件，并在满足的情况下输出导通信号。
在其中的一些实施例中，所述通断控制电路用于：
基于所述断开信号，控制所述功能引脚与所述供电引脚的连接断开；及
基于所述导通信号，控制所述功能引脚与所述供电引脚重新导通。
在其中的一些实施例中，所述比较判定电路还用于在所述第二比较信号满足所述第二预设条件的情况下，输出所述解码使能信号。
在其中的一些实施例中，所述比较判定电路包括比较器、反相器、脉宽检测模块和与门；
所述比较器的同相输入端连接所述功能引脚，所述比较器的反相输入端连接所述供电引脚，所述比较器的输出端连接所述脉宽检测模块的输入端、所述与门的第一输入端；所述脉宽检测模块的输出端连接所述反相器的输入端，所述反相器的输出端连接所述与门的第二输入端，所述与门的输出端连接所述通断控制电路。
在其中的一些实施例中，所述供电引脚和所述功能引脚通过MOS管连接，所述通断控制电路包括第一开关、第二开关和分压电阻，
所述第一开关的一端连接所述MOS管栅极，所述第一开关的另一端连接所述MOS管的源极；
所述第二开关的一端接地，所述第二开关的另一端连接所述分压电阻的一端，所述分压电阻的另一端连接所述功能引脚。
第二个方面，在本实施例中提供了一种芯片校准模式进入方法，所述方法应用于如第一个方面所述的芯片校准系统；所述方法包括：
获取所述上位机向所述目标芯片的功能引脚输入的测试信号；
对所述功能引脚的测试信号和所述供电引脚的供电信号进行比较，并基于比较结果判定所述功能引脚的状态是否正常；
在所述功能引脚的状态正常的情况下，停止所述测试信号的输入并输出解码使能信号；
基于所述解码使能信号进入校准模式。
在其中的一些实施例中，所述对所述功能引脚的测试信号和所述供电引脚的供电信号进行比较，并基于比较结果判定所述功能引脚的状态是否正常包括：
基于所述测试信号和所述供电信号的第一比较结果，得到第一比较信号；
在所述第一比较信号满足第一预设条件的情况下，控制所述功能引脚与所述供电引脚的连接断开；
基于所述测试信号和所述供电信号的第二比较结果，得到第二比较信号；
在所述第二比较信号满足第二预设条件的情况下，控制所述功能引脚与所述供电引脚重新导通。
在其中的一些实施例中，所述基于所述解码使能信号进入校准模式包括：
基于所述解码使能信号，接收上位机发送的通讯载波信号并进行解码；
基于解码获取的信息判定所述通讯载波信号是否握手成功；
在所述通讯载波信号握手成功的情况下，进入所述校准模式。
第三个方面，在本实施例中提供了一种芯片，所述芯片包括在内部可控连接的供电引脚和功能引脚，以及如第一个方面所述的芯片校准系统中的状态判定模块。
与相关技术相比，在本实施例中提供的芯片校准系统，通过上位机向目标芯片的功能引脚输入测试信号，该测试信号的电压峰值略高于芯片的供电电压；通过状态判定模块对功能引脚的测试信号和供电引脚的供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常；在功能引脚的状态正常的情况下，停止测试信号的输入并输出解码使能信号，根据测试信号和供电信号的比较结果判定功能引脚是否存在环境干扰导致的状态异常，在判定功能引脚状态正常的情况下允许输出解码使能信号；通过控制器基于解码使能信号进入校准模式，排除了芯片正常应用过程中由于环境干扰导致的误触发校准模式的可能性，解决了芯片抗扰能力不足的问题。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请一些实施例的芯片校准系统的结构示意图；
图2是本申请一些实施例的比较判定电路与通断控制电路的连接示意图；
图3是本申请一些实施例的比较判定电路的电路拓扑示意图；
图4是本申请一些实施例的通断控制电路的电路拓扑示意图；
图5是本申请一些优选实施例的芯片校准系统的电路拓扑示意图；
图6是本申请一些实施例的测试信号的波形示意图；
图7是本申请另一些实施例的测试信号的波形示意图；
图8是本申请一些实施例的芯片校准模式进入方法的流程图；
图9是本申请一些实施例的功能引脚状态判定的流程图；
图10是本申请一些实施例的基于解码使能信号进入校准模式的流程图。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块（单元）的过程、方法和系统、产品或设备并未限定于列出的步骤或模块（单元），而可包括未列出的步骤或模块（单元），或者可包括这些过程、方法、产品或设备固有的其他步骤或模块（单元）。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
请参阅图1所示，为本申请一些实施例的芯片校准系统的结构示意图。该芯片校准系统包括上位机11和目标芯片13，目标芯片13包括控制器131、状态判定模块132、供电引脚133和功能引脚134，其中供电引脚133和功能引脚134在目标芯片13内部可控连接。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述芯片校准系统的结构造成限制。例如，芯片校准系统还可包括比图1中所示更多或者更少的组件，或者具有与图1所示出的不同配置。例如，芯片校准系统还可以包括给目标芯片13供电的电源，目标芯片13还可以包括其他功能模块，如通讯解码模块等。
上位机11用于向目标芯片13的功能引脚134输入测试信号VREF；状态判定模块132用于对功能引脚134的测试信号VREF和供电引脚133的供电信号VDD进行比较，并基于比较结果判定功能引脚134的状态是否正常；在功能引脚134的状态正常的情况下，停止测试信号VREF的输入并输出解码使能信号EN；控制器用于基于解码使能信号EN进入校准模式。
本实施例中，上位机11可以是能够输出设定波形信号的信号源设备，可通过信号配置设定测试信号VREF的波形。测试信号VREF可以是恒定的电平信号，也可以是根据通讯协议的需求设置的，符合特定脉宽要求的波形信号。
目标芯片13可以是模拟芯片例如高性能电源基准芯片，该芯片的供电引脚133用于输入供电信号VDD。在目标芯片13进行参数校准时，供电引脚133还用于作为单线通讯的载波复用口，上位机11可以对目标芯片13的供电引脚133施加一定幅值且满足预定协议的载波信号，目标芯片13可通过内部通讯解码判断是否握手成功以进入参数校准模式，继而进行具体的参数标定与修调码值写入。
功能引脚134可以是目标芯片13的基准输出引脚或其他功能引脚。功能引脚134与供电引脚133在芯片内部可通过可控开关连接，且可控开关可以由状态判定模块132进行控制。在目标芯片13正常工作的情况下，功能引脚134与供电引脚133可以通过可控开关导通，功能引脚134的电压低于供电信号VDD。
在目标芯片13进入参数校准模式的情况下，上位机11向目标芯片13的功能引脚134输入测试信号VREF，VREF的电压峰值可略高于供电信号VDD。状态判定模块132对测试信号VREF和供电信号VDD进行比较，并基于比较结果判定功能引脚134的状态是否正常，比较方法可以包括直接比较两个信号电压峰值的大小，或者通过控制功能引脚134与供电引脚133之间的导通与断开，在不同的情况下分别比较两个信号的电压峰值大小以及持续时间等，并根据预先设置的条件对比较结果进行判定，确定功能引脚134的状态是否正常。功能引脚134的状态正常，是指测试信号VREF未受到环境中噪声信号的干扰，符合预先设定的波形要求。
在功能引脚134的状态正常的情况下，状态判定模块132可发送信号控制上位机11停止测试信号VREF的输入，并输出解码使能信号EN，该解码使能信号EN可以发送给控制器131，也可以发送给目标芯片13中的通讯解码模块，以使能通讯解码模块和控制器131接受通讯解码信号，当通讯握手成功即进入芯片参数校准模式。
本实施例的芯片校准系统，通过上位机向目标芯片的功能引脚输入测试信号，该测试信号的电压峰值略高于芯片的供电电压；通过状态判定模块对功能引脚的测试信号和供电引脚的供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常；在功能引脚的状态正常的情况下，停止测试信号的输入并输出解码使能信号，根据测试信号和供电信号的比较结果判定功能引脚是否存在环境干扰导致的状态异常，在判定功能引脚状态正常的情况下允许输出解码使能信号；通过控制器基于解码使能信号进入校准模式，排除了芯片正常应用过程中由于环境干扰导致的误触发校准模式的可能性，解决了芯片抗扰能力不足的问题。
在一些实施例中，图2是本申请一些实施例的比较判定电路与通断控制电路的连接示意图，如图2所示，状态判定模块132包括比较判定电路138和通断控制电路139。其中，比较判定电路138用于：
在供电引脚133和功能引脚134导通的情况下，基于测试信号VREF和供电信号VDD的第一比较结果，得到第一比较信号；判定第一比较信号是否满足第一预设条件，并在满足的情况下输出断开信号；
在供电引脚133和功能引脚134断开的情况下，基于测试信号VREF和供电信号VDD的第二比较结果，得到第二比较信号；判定第二比较信号是否满足第二预设条件，并在满足的情况下输出导通信号。
在一实施例中，供电引脚133和功能引脚134默认导通。测试信号VREF为高电平信号，且VREF的电压大于供电信号VDD的电压。在测试信号VREF电压大于供电信号VDD的电压，或VREF与VDD的电压差大于某一阈值（该阈值较小例如0.1V）的情况下，第一比较信号为高电平。第一预设条件可以为高电平。当第一比较信号满足第一预设条件时，比较判定电路138输出断开信号，通断控制电路139基于该断开信号，控制功能引脚134与供电引脚133的连接断开。
当第一比较信号不满足第一预设条件时，说明测试信号VREF或供电信号VDD电压异常，该情况可以中止芯片校准进行进一步检查。
供电引脚133和功能引脚134断开后，测试信号VREF不会受到供电信号VDD的影响。在测试信号VREF仍然为稳定的高电平信号，且电压大于供电信号VDD的电压的情况下，第二比较信号为持续的高电平信号。第二预设条件可以为预设时间长度的高电平信号。当第二比较信号满足第二预设条件时，比较判定电路138输出导通信号，通断控制电路139基于该导通信号，控制功能引脚134与供电引脚133重新导通。
即在供电引脚133和功能引脚134断开后，如果测试信号VREF仍然为稳定的高电平信号，且电压大于供电信号VDD的电压，则说明测试信号VREF的高电平是基于上位机的设置而不是环境干扰导致的异常信号，此时可以判定功能引脚134的状态正常，可以恢复供电引脚133和功能引脚134之间的正常导通状态。
进一步地，在一些实施例中，比较判定电路138还用于在第二比较信号满足第二预设条件的情况下，输出解码使能信号EN。
即在判定功能引脚134的状态正常的情况下，停止测试信号VREF的输入，恢复目标芯片的正常工作状态，输出解码使能信号EN，为进入校准模式做准备。
而在供电引脚133和功能引脚134断开后，如果测试信号VREF变为低电平，或其高电平无法维持预设时间长度，则说明测试信号VREF的高电平可能是环境干扰导致，判定功能引脚134的状态异常，无法进入校准模式。
本实施例的芯片校准系统，通过在功能引脚与供电引脚导通和断开的不同状态下对测试信号和供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常，以决定是否使能VDD单线载波通讯，严格鉴别了干扰信号和正常的上位机通讯，提高了芯片校准模式的抗干扰能力和进入校准模式的准确度。同时，通过强逻辑关系区别于芯片应用环境中的干扰特点，实现引脚状态准确判别，使得载波通讯无需多层密码验证通讯握手，显著缩短了进入校准模式的时间。
在另一实施例中，供电引脚133和功能引脚134默认导通。测试信号VREF为具有特定脉宽并满足预设协议要求的波形信号，且VREF的峰值电压大于供电信号VDD的电压。在测试信号VREF峰值电压大于供电信号VDD的电压，或VREF的峰值电压与VDD电压的差值大于某一阈值（该阈值较小例如0.1V）的情况下，得到的第一比较信号为具有特定脉宽并满足预设协议要求的波形信号。第一预设条件可以为具有特定脉宽并满足预设协议要求的波形信号。当第一比较信号满足第一预设条件时，比较判定电路138输出断开信号，通断控制电路139基于该断开信号，控制功能引脚134与供电引脚133的连接断开。
当第一比较信号不满足第一预设条件时，说明测试信号VREF或供电信号VDD电压异常，该情况可以中止芯片校准进行进一步检查。
供电引脚133和功能引脚134断开后，测试信号VREF不会受到供电信号VDD的影响。在测试信号VREF仍然为稳定的具有特定脉宽并满足预设协议要求的波形信号，且峰值电压大于供电信号VDD的电压的情况下，第二比较信号同样为具有特定脉宽并满足预设协议要求的波形信号。第二预设条件可以为预设时间长度的具有特定脉宽并满足预设协议要求的波形信号。当第二比较信号满足第二预设条件时，比较判定电路138输出导通信号，通断控制电路139基于该导通信号，控制功能引脚134与供电引脚133重新导通。
基于与上个实施例同样的判定逻辑，在供电引脚133和功能引脚134断开后，如果测试信号VREF仍然为具有特定脉宽并满足预设协议要求的波形信号，且峰值电压大于供电信号VDD的电压，则说明测试信号VREF是基于上位机的设置而不是环境干扰导致的异常信号，此时可以判定功能引脚134的状态正常，可以恢复供电引脚133和功能引脚134之间的导通状态。
进一步地，在一些实施例中，比较判定电路138还用于在第二比较信号满足第二预设条件的情况下，输出解码使能信号EN。
即在判定功能引脚134的状态正常的情况下，停止测试信号VREF的输入，恢复目标芯片的正常工作状态，输出解码使能信号EN，为进入校准模式做准备。
而在供电引脚133和功能引脚134断开后，如果测试信号VREF的波形改变，或其波形无法维持预设时间长度，则说明测试信号VREF可能是环境干扰导致，判定功能引脚134的状态异常，无法进入校准模式。
本实施例的芯片校准系统，通过预先根据具体的芯片内部逻辑设置测试信号的波形和判定条件，在功能引脚与供电引脚导通和断开的不同状态下对测试信号和供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常，以决定是否使能VDD单线载波通讯，通过芯片的通讯验证机制进一步提高了芯片进入校准模式的安全性以及通讯协议的灵活性，适用于各种芯片加密与高可靠性要求的应用场景。
在一些实施例中，图3是本申请一些实施例的比较判定电路的电路拓扑示意图，如图3所示，比较判定电路138包括比较器CMP、反相器INV、脉宽检测模块和与门AND2。其中，比较器CMP的同相输入端连接功能引脚的测试信号VREF，比较器CMP的反相输入端连接供电引脚的供电信号VDD，比较器CMP的输出端FLG连接脉宽检测模块的输入端、与门AND2的第一输入端；脉宽检测模块的输出信号PO连接反相器INV的输入端，反相器INV的输出端连接与门AND2的第二输入端，与门的输出端输出KHV信号连接通断控制电路。
在供电引脚133和功能引脚134导通情况下，若测试信号VREF与供电信号VDD的第一比较信号满足第一预设条件，例如测试信号VREF的峰值电压高于供电信号VDD电压，或比较器CMP的差分输入大于等于Vx(比如Vx=0.1V)，比较器CMP输出端的第一比较信号FLG输出高电平。当差分输入小于0V，即测试信号VREF的峰值电压低于供电信号VDD电压时，第一比较信号FLG为低电平。当FLG为高电平时，由于脉宽检测模块输出的PO信号默认为低电平，因此与门AND2输出KHV为高电平，KHV为高电平情况下控制功能引脚与供电引脚的连接断开。
在供电引脚133和功能引脚134断开情况下，若测试信号VREF与供电信号VDD的第二比较信号满足第二预设条件，例如比较器CMP输出的第二比较信号FLG为预设时间长度的高电平信号，此时脉宽检测模块输出的PO信号和EN信号从低电平变成高电平，PO信号通过反相器INV和与门AND2将KHV信号拉低，控制功能引脚与供电引脚的连接重新导通。
在一些实施例中，图4是本申请一些实施例的通断控制电路的电路拓扑示意图，如图4所示，供电引脚和功能引脚通过MOS管MP1连接。通断控制电路139包括第一开关S3、第二开关S2和分压电阻R2，第一开关S3的一端连接MOS管MP1的栅极，第一开关S3的另一端连接MOS管MP1的源极和供电引脚的供电信号VDD，MOS管MP1的漏极连接功能引脚的测试信号VREF；第二开关S2的一端接地，第二开关S2的另一端连接分压电阻R2的一端，分压电阻R2的另一端连接功能引脚的测试信号VREF。
在供电引脚133和功能引脚134导通，且KHV为高电平的情况下，KHV信号控制第一开关S3和第二开关S2导通，即关断PMOS功率管MP1并导通对地的分压电阻R2，控制功能引脚与供电引脚的连接断开，并导通测试信号VREF的对地通路，以检验VREF的高电平是否为上位机设置，排除环境干扰导致的VREF高电平假象。
在供电引脚133和功能引脚134断开的情况下，若测试信号VREF与供电信号VDD的第二比较信号满足第二预设条件，KHV信号被拉低，控制第一开关S3和第二S2断开，恢复芯片的正常工作状态。
下面通过优选实施例对本申请的芯片校准系统进行描述和说明。图5是本申请一些优选实施例的芯片校准系统的电路拓扑示意图，如图5所示，芯片校准系统包括上位机11、目标芯片13和电源模块15，目标芯片13包括控制器131、通讯解码模块137、比较判定电路138和通断控制电路139，还包括供电引脚VDD、接地引脚VSS和功能引脚VREF，其中供电引脚VDD和功能引脚VREF在芯片内部通过MOS管MP1连接。
本实施例提供了三端电压基准芯片的参数校准模式的进入过程。在一些实施例中，图6是本申请一些实施例的校准模式进入过程中测试信号的逻辑时序图，如图6所示，首先电源模块15产生VDD=V0和VCC=V0+VT，其中VT≤0.5V；上位机11通过控制口P控制开关S0，为目标芯片13提供电源VDD，目标芯片13上电。
目标芯片13上电后，控制器131输出DO1信号，DO1信号为一定宽度的高电平窗口信号WIN_EN，用于使能比较器CMP；上位机11通过控制口C控制开关S1，使得目标芯片13的功能引脚VREF接至VCC，此时目标芯片13中的比较器CMP输出端FLG输出高电平，这里比较器的差分输入大于等于Vx时(Vx＜VT，比如Vx=0.1V)，FLG为高电平，当差分输入小于0时，FLG为低电平。
当FLG为高电平，与门AND2输出KHV为高电平，KHV将导通开关S3和S2，即关断PMOS功率管MP1并导通对地电阻R2，以检验VREF的高电平是否人为设置（上位机通讯需求），排除环境干扰导致的VREF高电平假象。同时FLG通过脉宽检测判定FLG高电平是否持续预设宽度，当满足预设的持续宽度时，PO/EN从低电平变成高电平，进一步强化区分VREF高电平产生的人为设置与干扰影响。
当PO/EN从低电平变成高电平，表示VREF引脚状态高电平有效，PO通过反相器INV和与门AND2将KHV拉低以断开开关S2和S3，释放芯片的正常功能模块输出，同时控制器131输出应答信号ACK，上位机11接收到应答后通过控制口C断开S1，至此芯片将进入正常功能输出状态。另外，EN高电平将使能通讯解码模块137和控制器131接收VDD端口的通讯解码信号，当通讯握手成功即进入芯片参数校准模式。
芯片在正常工作情况下，VREF引脚电压小于VDD，即正常工作时FLG将会保持低电平，如果在恶劣环境受到干扰而导致VREF高电平，在KHV变高之后，VREF也会被快速拉低，从而无法被脉宽检测模块检出有效的PO/EN高电平，进而无法开启通讯解码功能，以及控制器131对通讯解码模块137信号的接收。当窗口信号WIN_EN从高电平变成低电平后，系统屏蔽通讯并关闭比较器CMP，除了重新上电复位外，后续目标芯片13将无法再通过通讯接口进入参数校准模式。
在另一些实施例中，为了提高芯片校准模式进入的独特性，避免人为破解和攻击，比较判定电路可以配合具体的芯片内部逻辑进行判定条件的定制，实现更高的芯片安全保障。图7是本申请另一些实施例的校准模式进入过程中测试信号的逻辑时序图，如图7所示，比较判定电路138的判定过程具体如下：
比较判定电路138中的脉宽检测模块对FLG的判定条件可设定成符合特定信号脉宽及协议要求，上位机控制口C发出的测试信号VREF与供电信号VDD比较后输出的FLG信号在符合特定信号脉宽及协议要求的情况下，脉宽检测模块才输出高电平使能信号EN，以允许通讯解码模块137及控制器131接收通讯解码信号，之后上位机11通过向VDD发送载波通讯信号，实现通讯握手并进入芯片参数校准模式。
本实施例的芯片校准系统通过功能引脚VREF和供电引脚VDD两组信号协议共同确定是否进入芯片参数校准模式，其信号协议更为灵活，适用于各种芯片加密与高可靠性要求的应用场景，提高了芯片校准系统的适用性和灵活性。
在本实施例中还提供了一种芯片校准模式进入方法，用于上述实施例中的芯片校准系统。图8是本申请一些实施例的芯片校准模式进入方法的流程图，如图8所示，该流程包括如下步骤：
步骤S801，获取上位机向目标芯片的功能引脚输入的测试信号；
步骤S802，对功能引脚的测试信号和供电引脚的供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常；
步骤S803，在功能引脚的状态正常的情况下，停止测试信号的输入并输出解码使能信号；
步骤S804，基于该解码使能信号进入校准模式。
本实施例的芯片校准模式进入方法，通过获取上位机向目标芯片的功能引脚输入的测试信号，该测试信号的电压峰值略高于芯片的供电电压；通过对功能引脚的测试信号和供电引脚的供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常，确定功能引脚是否受到环境干扰的影响；在功能引脚的状态正常的情况下，通过停止测试信号的输入并输出解码使能信号，开启目标芯片的解码功能；通过基于解码使能信号进入校准模式，排除了芯片正常应用过程中由于环境干扰导致的误触发校准模式的可能性，解决了芯片抗扰能力不足的问题。
在一些实施例中，图9是本申请一些实施例的功能引脚状态判定的流程图，如图9所示，该流程包括如下步骤：
步骤S901，基于测试信号和供电信号的第一比较结果，得到第一比较信号；
步骤S902，在第一比较信号满足第一预设条件的情况下，控制功能引脚与供电引脚的连接断开；
步骤S903，基于测试信号和供电信号的第二比较结果，得到第二比较信号；
步骤S904，在第二比较信号满足第二预设条件的情况下，控制功能引脚与供电引脚重新导通。
本实施例的芯片校准模式进入方法，通过在功能引脚与供电引脚导通和断开的不同状态下对测试信号和供电信号进行比较，并根据两种状态下的比较结果和预先设置的对应的判定条件，判定功能引脚的状态是否正常，以决定是否使能VDD单线载波通讯，严格鉴别了干扰信号和正常的上位机通讯，提高了芯片校准模式的抗干扰能力和进入校准模式的准确度。
在一些实施例中，图10是本申请一些实施例的基于解码使能信号进入校准模式的流程图，如图10所示，该流程包括如下步骤：
步骤S1001，基于解码使能信号，接收上位机发送的通讯载波信号并进行解码；
步骤S1002，基于解码获取的信息判定通讯载波信号是否握手成功；
步骤S1003，在通讯载波信号握手成功的情况下，进入校准模式。
本实施例的芯片校准模式进入方法，通过基于解码使能信号，接收上位机发送的通讯载波信号并进行解码，在严格鉴别干扰信号和正常的上位机通讯的情况下允许对上位机发送的通讯载波信号进行解码，避免了环境干扰对通讯解码的影响；通过基于解码获取的信息判定通讯载波信号是否握手成功，并在通讯载波信号握手成功的情况下，进入校准模式，无需多层密码验证通讯握手，显著缩短了进入校准模式的时间，提高了校准效率。
需要说明的是，在本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，在本实施例中不再赘述。
在本实施例中还提供了一种芯片，该芯片包括在内部可控连接的供电引脚和功能引脚，以及上述实施例中的芯片校准系统中的状态判定模块。
本实施例中提供的芯片，通过状态判定模块对功能引脚的测试信号和供电引脚的供电信号进行比较，并基于比较结果判定功能引脚的状态是否正常；在功能引脚的状态正常的情况下，停止测试信号的输入并输出解码使能信号，基于解码使能信号进入校准模式，在判定功能引脚不存在环境干扰导致的状态异常的情况下，输出解码使能信号使芯片进入校准模式，排除了芯片正常应用过程中由于环境干扰导致的误触发校准模式的可能性，解决了芯片抗扰能力不足的问题。
应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本申请提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本申请保护范围。
显然，附图只是本申请的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本申请适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本申请公开的内容不足。
“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本申请中描述的实施例在没有冲突的情况下，可以与其它实施例结合。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (8)
1.一种芯片校准系统，其特征在于，所述系统包括上位机和目标芯片，所述目标芯片包括控制器、状态判定模块、供电引脚和功能引脚，所述供电引脚和所述功能引脚在所述目标芯片内部可控连接；所述状态判定模块包括比较判定电路和通断控制电路；
所述上位机用于向所述目标芯片的功能引脚输入测试信号；
所述状态判定模块用于对所述功能引脚的测试信号和所述供电引脚的供电信号进行比较，并基于比较结果判定所述功能引脚的状态是否正常；在所述功能引脚的状态正常的情况下，停止所述测试信号的输入并输出解码使能信号；其中，所述比较判定电路用于在所述供电引脚和所述功能引脚导通的情况下，基于所述测试信号和所述供电信号的第一比较结果，得到第一比较信号；判定所述第一比较信号是否满足第一预设条件，并在满足的情况下输出断开信号；及在所述供电引脚和所述功能引脚断开的情况下，基于所述测试信号和所述供电信号的第二比较结果，得到第二比较信号；判定所述第二比较信号是否满足第二预设条件，并在满足的情况下判定所述功能引脚的状态正常，输出导通信号；
所述控制器用于基于所述解码使能信号进入校准模式。
2.根据权利要求1所述的系统，其特征在于，所述通断控制电路用于：
基于所述断开信号，控制所述功能引脚与所述供电引脚的连接断开；及
基于所述导通信号，控制所述功能引脚与所述供电引脚重新导通。
3.根据权利要求1所述的系统，其特征在于，所述比较判定电路还用于在所述第二比较信号满足所述第二预设条件的情况下，输出所述解码使能信号。
4.根据权利要求1所述的系统，其特征在于，所述比较判定电路包括比较器、反相器、脉宽检测模块和与门；
所述比较器的同相输入端连接所述功能引脚，所述比较器的反相输入端连接所述供电引脚，所述比较器的输出端连接所述脉宽检测模块的输入端、所述与门的第一输入端；所述脉宽检测模块的输出端连接所述反相器的输入端，所述反相器的输出端连接所述与门的第二输入端，所述与门的输出端连接所述通断控制电路。
5.根据权利要求2所述的系统，其特征在于，所述供电引脚和所述功能引脚通过MOS管连接，所述通断控制电路包括第一开关、第二开关和分压电阻，
所述第一开关的一端连接所述MOS管的栅极，所述第一开关的另一端连接所述MOS管的源极和所述供电引脚，所述MOS管的漏极连接所述功能引脚；
所述第二开关的一端接地，所述第二开关的另一端连接所述分压电阻的一端，所述分压电阻的另一端连接所述功能引脚。
6.一种芯片校准模式进入方法，其特征在于，所述方法应用于如权利要求1至权利要求5中任一所述的芯片校准系统；所述方法包括：
获取所述上位机向所述目标芯片的功能引脚输入的测试信号；
对所述功能引脚的测试信号和所述供电引脚的供电信号进行比较，基于所述测试信号和所述供电信号的第一比较结果，得到第一比较信号；
在所述第一比较信号满足第一预设条件的情况下，控制所述功能引脚与所述供电引脚的连接断开；
基于所述测试信号和所述供电信号的第二比较结果，得到第二比较信号；
在所述第二比较信号满足第二预设条件的情况下，控制所述功能引脚与所述供电引脚重新导通；
停止所述测试信号的输入并输出解码使能信号；
基于所述解码使能信号进入校准模式。
7.根据权利要求6所述的方法，其特征在于，所述基于所述解码使能信号进入校准模式包括：
基于所述解码使能信号，接收上位机发送的通讯载波信号并进行解码；
基于解码获取的信息判定所述通讯载波信号是否握手成功；
在所述通讯载波信号握手成功的情况下，进入所述校准模式。
8.一种芯片，其特征在于，所述芯片包括在内部可控连接的供电引脚和功能引脚，以及如权利要求1至权利要求5中任一所述的芯片校准系统中的状态判定模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311741587.7A CN117434428B (zh) | 2023-12-18 | 2023-12-18 | 芯片校准系统、芯片校准模式进入方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311741587.7A CN117434428B (zh) | 2023-12-18 | 2023-12-18 | 芯片校准系统、芯片校准模式进入方法及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117434428A CN117434428A (zh) | 2024-01-23 |
| CN117434428B true CN117434428B (zh) | 2024-03-26 |
Family
ID=89551862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311741587.7A Active CN117434428B (zh) | 2023-12-18 | 2023-12-18 | 芯片校准系统、芯片校准模式进入方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117434428B (zh) |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
| JPH0831197A (ja) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | ダイナミックランダムアクセスメモリ |
| JPH11174132A (ja) * | 1997-11-07 | 1999-07-02 | Hetai Semiconductor Co Ltd | テストモードの検出装置及び検出方法 |
| US5953273A (en) * | 1997-05-29 | 1999-09-14 | Nec Corporation | Semiconductor integrated circuit device having confirmable self-diagnostic function |
| CN101859267A (zh) * | 2010-05-12 | 2010-10-13 | 宇龙计算机通信科技(深圳)有限公司 | 一种主板和保护主板芯片的测试方法 |
| CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
| CN105974299A (zh) * | 2016-05-30 | 2016-09-28 | 珠海市微半导体有限公司 | 芯片测试控制电路及其方法 |
| CN106291330A (zh) * | 2016-09-12 | 2017-01-04 | 上海兴工微电子有限公司 | 霍尔感应芯片和霍尔感应芯片校准方法 |
| CN113138330A (zh) * | 2020-12-29 | 2021-07-20 | 苏州裕太微电子有限公司 | 一种防止芯片误入测试模式的方法及系统 |
| CN113740710A (zh) * | 2021-09-02 | 2021-12-03 | 展讯通信（上海）有限公司 | 输出测试电路及芯片 |
| CN114089157A (zh) * | 2021-11-02 | 2022-02-25 | 广州昂宝电子有限公司 | 芯片测试方法及系统 |
| CN114781304A (zh) * | 2022-04-21 | 2022-07-22 | 成都海光集成电路设计有限公司 | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 |
| CN115015733A (zh) * | 2022-05-30 | 2022-09-06 | 上海艾为电子技术股份有限公司 | 芯片进入测试模式的电路及芯片进入测试模式的判定方法 |
| CN115267493A (zh) * | 2022-07-19 | 2022-11-01 | 深圳数马电子技术有限公司 | 引脚状态检测装置、方法和编程器 |
| CN115718473A (zh) * | 2022-11-18 | 2023-02-28 | 上海科世达-华阳汽车电器有限公司 | 一种控制器芯片测试装置 |
| WO2023024694A1 (zh) * | 2021-08-24 | 2023-03-02 | 深圳英集芯科技股份有限公司 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
| WO2023030069A1 (zh) * | 2021-09-06 | 2023-03-09 | 苏州贝克微电子股份有限公司 | 半导体芯片、测试方法、测试装置、存储介质及程序产品 |
| CN116520136A (zh) * | 2023-06-07 | 2023-08-01 | 盈力半导体(上海)有限公司 | 一种防误触发测试模式的控制电路、方法及芯片 |
| CN116520138A (zh) * | 2023-06-27 | 2023-08-01 | 苏州联芸科技有限公司 | 芯片测试方法、系统及装置 |
| CN117031255A (zh) * | 2023-08-30 | 2023-11-10 | 北京中科格励微科技有限公司 | 一种共用芯片功能引脚的芯片测试系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796746A (en) * | 1995-12-22 | 1998-08-18 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
-
2023
- 2023-12-18 CN CN202311741587.7A patent/CN117434428B/zh active Active
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
| JPH0831197A (ja) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | ダイナミックランダムアクセスメモリ |
| US5953273A (en) * | 1997-05-29 | 1999-09-14 | Nec Corporation | Semiconductor integrated circuit device having confirmable self-diagnostic function |
| JPH11174132A (ja) * | 1997-11-07 | 1999-07-02 | Hetai Semiconductor Co Ltd | テストモードの検出装置及び検出方法 |
| CN101859267A (zh) * | 2010-05-12 | 2010-10-13 | 宇龙计算机通信科技(深圳)有限公司 | 一种主板和保护主板芯片的测试方法 |
| CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
| CN105974299A (zh) * | 2016-05-30 | 2016-09-28 | 珠海市微半导体有限公司 | 芯片测试控制电路及其方法 |
| CN106291330A (zh) * | 2016-09-12 | 2017-01-04 | 上海兴工微电子有限公司 | 霍尔感应芯片和霍尔感应芯片校准方法 |
| CN113138330A (zh) * | 2020-12-29 | 2021-07-20 | 苏州裕太微电子有限公司 | 一种防止芯片误入测试模式的方法及系统 |
| WO2023024694A1 (zh) * | 2021-08-24 | 2023-03-02 | 深圳英集芯科技股份有限公司 | 芯片测试与引脚复用单元、芯片测试与引脚复用方法 |
| CN113740710A (zh) * | 2021-09-02 | 2021-12-03 | 展讯通信（上海）有限公司 | 输出测试电路及芯片 |
| WO2023030069A1 (zh) * | 2021-09-06 | 2023-03-09 | 苏州贝克微电子股份有限公司 | 半导体芯片、测试方法、测试装置、存储介质及程序产品 |
| CN114089157A (zh) * | 2021-11-02 | 2022-02-25 | 广州昂宝电子有限公司 | 芯片测试方法及系统 |
| CN114781304A (zh) * | 2022-04-21 | 2022-07-22 | 成都海光集成电路设计有限公司 | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 |
| CN115015733A (zh) * | 2022-05-30 | 2022-09-06 | 上海艾为电子技术股份有限公司 | 芯片进入测试模式的电路及芯片进入测试模式的判定方法 |
| CN115267493A (zh) * | 2022-07-19 | 2022-11-01 | 深圳数马电子技术有限公司 | 引脚状态检测装置、方法和编程器 |
| CN115718473A (zh) * | 2022-11-18 | 2023-02-28 | 上海科世达-华阳汽车电器有限公司 | 一种控制器芯片测试装置 |
| CN116520136A (zh) * | 2023-06-07 | 2023-08-01 | 盈力半导体(上海)有限公司 | 一种防误触发测试模式的控制电路、方法及芯片 |
| CN116520138A (zh) * | 2023-06-27 | 2023-08-01 | 苏州联芸科技有限公司 | 芯片测试方法、系统及装置 |
| CN117031255A (zh) * | 2023-08-30 | 2023-11-10 | 北京中科格励微科技有限公司 | 一种共用芯片功能引脚的芯片测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117434428A (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9688221B2 (en) | Current loop sensor interface using a terminated symmetrical physical layer | |
| KR101681219B1 (ko) | 링 오실레이터 기반 물리적으로 클론가능하지 않은 기능 및 연령 검출 회로를 사용하는 집적 회로 식별 및 의존성 검증 | |
| US11605415B2 (en) | Host apparatus and extension device | |
| US8769160B2 (en) | Multi-interface memory card and method of operation | |
| JP6752675B2 (ja) | 半導体装置、半導体装置の制御方法および半導体システム | |
| US11507159B2 (en) | Verification device and verification target device that operates using operation power supplied from the verification device | |
| KR102391940B1 (ko) | 전자 장치 및 전자 장치의 이어폰 삽입 오인식 방지 방법 | |
| CN107409055B (zh) | Poe四对有源检测装置和方法 | |
| US11074370B2 (en) | Information processing system, information processing device, and method for controlling information processing device | |
| US20080212246A1 (en) | Systems and Methods for Detecting Shorts in Electrical Distribution Systems | |
| CN107462827A (zh) | 带有内部稳压器的电源毛刺检测电路 | |
| JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
| CN111443625A (zh) | 一种用于串行总线连接器的腐蚀保护电路 | |
| KR20120048803A (ko) | 전류 보상이 가능한 장치 및 메모리 장치 | |
| JP2011041280A (ja) | 電子回路の作動の監視 | |
| CN117434428B (zh) | 芯片校准系统、芯片校准模式进入方法及芯片 | |
| US20130285736A1 (en) | Multi-Value Logic Signaling in Multi-Functional Circuits | |
| JP7042417B2 (ja) | 通信装置、送信方法及びコンピュータプログラム | |
| KR20010030025A (ko) | 데이터 처리 장치와 데이터 처리 장치의 동작 제어 방법 | |
| US9994179B2 (en) | Circuit arrangements and a method for receiving information | |
| US7305038B2 (en) | Peripheral device receiver detection in a high noise environment | |
| US10461521B2 (en) | Driving circuit, control device, and protection method for driving circuit | |
| KR20220123579A (ko) | 드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법 | |
| US11429179B2 (en) | Method and apparatus for disabling high speed bus operation under high common mode voltage conditions | |
| CN111722555B (zh) | 电力管理设备和电力管理系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |