KR20220123579A - 드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법 - Google Patents

드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR20220123579A
KR20220123579A KR1020220021964A KR20220021964A KR20220123579A KR 20220123579 A KR20220123579 A KR 20220123579A KR 1020220021964 A KR1020220021964 A KR 1020220021964A KR 20220021964 A KR20220021964 A KR 20220021964A KR 20220123579 A KR20220123579 A KR 20220123579A
Authority
KR
South Korea
Prior art keywords
impedance
boot
fault
power
satisfies
Prior art date
Application number
KR1020220021964A
Other languages
English (en)
Inventor
로케쉬 쿠마쓰
무쑤쿠마란 찬드라세카란
배리 콘크린
빈 류
하 추 부
매튜 콜
Original Assignee
르네사스 일렉트로닉스 아메리카 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 아메리카 인크. filed Critical 르네사스 일렉트로닉스 아메리카 인크.
Publication of KR20220123579A publication Critical patent/KR20220123579A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0235—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on a comparison with predetermined threshold or range, e.g. "classical methods", carried out during normal operation; threshold adaptation or choice; when or how to compare with the threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/328—Computer systems status display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B1/00—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
    • G05B1/01—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B6/00—Internal feedback arrangements for obtaining particular characteristics, e.g. proportional, integral or differential
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06808—Stabilisation of laser output parameters by monitoring the electrical laser parameters, e.g. voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

예시적인 구현들은, 사전 부트업 오류 모니터 디바이스에 제1 전력을 인가하는 단계, 사전 부트업 오류 모니터 디바이스에서의 오류 컨디션을 비오류 상태로 설정하는 단계, 사전 부트업 오류 모니터 디바이스를 개시하는 단계, 드라이버 출력의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하는 단계, 및 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 출력 디바이스에 제2 전력을 인가하는 단계에 의한, LASER 다이오드 드라이버 출력의 사전 부트업 오류 모니터의 방법을 포함한다. 예시적인 구현들은, LASER 출력 디바이스, 및 LASER 출력 디바이스에 동작가능하게 커플링되는 사전 부트업 오류 모니터 디바이스 - 사전 부트업 오류 모니터 디바이스는 제1 전력의 수신에 응답하여 활성화시키고, 오류 컨디션을 비오류 상태로 설정하고, 출력 드라이버의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하고, 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, LASER 출력 디바이스에 제2 전력을 인가하도록 동작가능함 -, 및 사전 부트업 오류 모니터에 동작가능하게 커플링되고, 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 사전 부트업 오류 모니터를 비활성화시키도록 동작가능한 파워-온 리셋 제어기를 갖는 시스템을 또한 포함한다.

Description

드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법{DEVICE AND METHOD FOR PRE-BOOTUP FAULT CONTROL OF A DRIVER OUTPUT}
본 구현들은 일반적으로 전자 회로 드라이버들, 그리고 더 구체적으로는 드라이버 출력의 사전 부트업 오류 제어(pre-bootup fault control)에 관한 것이다.
전자 디바이스들은, 미제어된 환경(uncontrolled environment)들에서 점점 더 복잡한 동작을 수행하는 출력 디바이스들을 점점 더 포함하게 된다. 예를 들어, 오류 컨디션(fault condition) 결정 없이 출력 디바이스를 포함하는 전자 디바이스의 파워-온(power-on)이 출력 디바이스의 미제어된 활성화를 초래할 수도 있다. 미제어된 동작은, 특히 고전력 출력 디바이스들의 경우, 눈, 피부 및 다른 안전상 위험들을 야기시킬 수도 있다.
안전상의 이유들로, 출력 디바이스들을 포함하는 전자 시스템들은, 드라이버 출력 단락 컨디션들을 모니터링하고 오류 컨디션의 경우에 셧 오프(shut off)를 수행하는 안전 시스템들을 포함하는 것이 유리하다. 출력 디바이스를 구동하는 드라이버 출력에서의 단락이, 고도로 위험한 오류 컨디션이 될 수 있는데, 이는 디바이스에 대한 파워 서플라이가 셧 다운되지 않는 한 디바이스를 셧 다운시키는 것이 어렵거나 또는 불가능할 수 있기 때문이다. 따라서, 그러한 드라이버 출력의 사전 부트업 오류에 대한 기술적 솔루션이 요망된다.
예시적인 구현들은, 사전 부트업 오류 모니터 디바이스에 제1 전력을 인가하는 단계, 사전 부트업 오류 제어기 디바이스에서의 오류 컨디션을 비오류 상태로 설정하는 단계, 사전 부트업 오류 모니터 디바이스를 개시하는 단계, 출력 드라이버의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하는 단계, 및 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 출력 디바이스에 제2 전력을 인가하는 단계에 의한, 드라이버 출력의 사전 부트업 오류 제어의 방법을 포함한다.
예시적인 구현들은, 출력 디바이스에 동작가능하게 커플링되는 사전 부트업 오류 모니터 디바이스를 갖는 디바이스를 또한 포함하고, 사전 부트업 오류 모니터 디바이스는 제1 전력의 수신에 응답하여 활성화시키고, 오류 컨디션을 비오류 상태로 설정하고, 출력 드라이버의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하고, 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 출력 디바이스에 제2 전력을 인가하도록 동작가능하다.
예시적인 구현들은, 출력 디바이스, 출력 디바이스의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하도록 동작가능한 비교기, 출력 디바이스에 동작가능하게 커플링되는 사전 부트업 오류 모니터 디바이스 - 사전 부트업 오류 모니터 디바이스는 제1 전력의 수신에 응답하여 활성화시키고, 오류 컨디션을 비오류 상태로 설정하고, 출력 드라이버의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하고, 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 출력 디바이스에 제2 전력을 인가하도록 동작가능함 -, 및 사전 부트업 오류 모니터에 동작가능하게 커플링되고, 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 사전 부트업 오류 모니터를 비활성화시키도록 동작가능한 파워-온 리셋 제어기(power-on reset controller)를 갖는 시스템을 또한 포함한다.
본 구현들의 이들 그리고 다른 양태들 및 피처(feature)들은 첨부 도면들과 함께 특정 구현들의 다음의 설명의 검토 시에 본 기술분야의 통상의 기술자들에게 명백해질 것이고, 여기서:
도 1은 본 구현들에 따른, 예시적인 시스템을 예시한다.
도 2는 본 구현들에 따른, 예시적인 디바이스를 예시한다.
도 3은 본 구현들에 따른, 비오류 상태에서 드라이버 출력의 사전 부트업 오류 제어를 위한 예시적인 타이밍 다이어그램을 예시한다.
도 4는 본 구현들에 따른, 오류 상태에서 드라이버 출력의 사전 부트업 오류 제어를 위한 예시적인 타이밍 다이어그램을 예시한다.
도 5는 본 구현들에 따른, 드라이버 출력의 사전 부트업 오류 제어의 예시적인 방법을 예시한다.
도 6은 도 5의 예시적인 방법에 추가로 드라이버 출력의 사전 부트업 오류 모니터의 예시적인 방법을 예시한다.
본 구현들은 이제, 본 기술분야의 통상의 기술자들이 본 기술분야의 통상의 기술자들에게 명백한 구현들 및 대안들을 실시할 수 있게 하도록 구현들의 예시적인 예들로서 제공되는 도면들을 참조하여 상세히 설명될 것이다. 특히, 아래의 도면들 및 예들은 본 구현들의 범주를 단일 구현으로 제한하는 것으로 의도된 것이 아니라, 설명된 또는 예시된 요소들의 일부 또는 전부의 상호교환을 통해 다른 구현들이 가능하다. 더욱이, 본 구현들의 특정 요소들이 알려진 컴포넌트들을 사용하여 부분적으로 또는 완전히 구현될 수 있는 경우, 본 구현들의 이해에 필요한 그러한 알려진 컴포넌트들의 단지 이들 부분들만이 설명될 것이고, 그러한 알려진 컴포넌트들의 다른 부분들의 상세한 설명들은 본 구현들을 모호하게 하지 않도록 생략될 것이다. 소프트웨어로 구현되는 것으로서 설명된 구현들은 이에 제한되어서는 안 되고, 본 명세서에서 달리 특정되지 않는 한, 본 기술분야의 통상의 기술자들에게 명백한 바와 같이, 하드웨어, 또는 소프트웨어와 하드웨어의 조합들로 구현되는 구현들을 포함할 수 있고, 그 반대의 경우도 가능하다. 본 명세서에서, 단일 컴포넌트를 나타내는 구현이 제한적인 것으로 간주되어서는 안 되고; 오히려, 본 개시내용은, 본 명세서에서 달리 명시적으로 언급되지 않는 한, 복수의 동일한 컴포넌트를 포함하는 다른 구현들을 포괄하도록 의도되고, 그 반대의 경우도 가능하다. 더욱이, 출원인들은, 명세서 또는 청구범위에서의 임의의 용어가 통상적이지 않거나 또는 특별한 의미로 여겨지는 것을, 그와 같이 명시적으로 제시되지 않는 한, 의도하지 않는다. 추가로, 본 구현들은 예시를 통해 본 명세서에서 언급된 알려진 컴포넌트들에 대한 현재 및 장래의 알려진 등가물들을 포괄한다.
본 구현들은 내부에서 미제어된 전류를 방지하기 위한 출력 디바이스들에 대한 안전 피처에 관한 것이다. 일부 구현들에서, 출력 디바이스들은, LASER 다이오드 드라이브(LASER Diode Drive)(LDD)에 의해 구동되는 LASER 다이오드를 포함한다. LDD는, 짧고 높은 전류 펄스들로 VCSEL(Vertical Cavity Surface Emitting LASER) 다이오드, 또는 LASER(Light Amplification by Stimulated Emission of Radiation) 다이오드를 구동하는 로우 또는 하이 사이드 전류(low or high side current) 디지털-아날로그 컨버터(digital-to-analog converter)(DAC)이거나 또는 이를 포함할 수 있다. 펄스들은 대략 몇 나노초일 수 있고, 높은 전류는 1A보다 더 클 수 있다. LDD 디바이스들을 유리하게 포함하는 적용예들은, 다른 것들 중에서도, 타임 오브 플라이트(Time of Flight), 3D 이미징, 및 얼굴 인식을 포함할 수 있다. 예시적인 구현들은 드라이버 출력 임피던스를 측정하여 단락들에 대해 체크함으로써, 심지어 LASER 및 그의 LDD 파워 서플라이가 활성화되기 전에도 단락 컨디션에 대해 체크할 수 있다. 일부 구현들에서, LASER를 파워 업시키기 전에 단락 체크가 행해지는 경우, 직렬 스위치의 사용은 임의적이다.
예시적인 구현들은, 향상된 시스템 레벨 안전성, LASER 저항과 무관한 오류 검출, 단락 검출의 개선된 정확성, 및 칩 레벨에서의 사전 부트업 오류 검출 디바이스들의 통합에 의한 비용 감소를 포함하는, 적어도 다음의 이점들을 입증한다. LASER가 파워 업되기 전에 드라이버 출력에서의 단락 컨디션이 체크될 수 있다. 추가로, 출력 디바이스에 전력을 인가하기 전에 드라이버 출력 핀에서의 임피던스를 비교하면 LASER/VCSEL 저항과 무관하게 단락 검출이 가능하다. 최종적으로, 트리밍가능한 내부 기준 저항기의 사용에 의해 측정 정확성이 증가된다.
도 1은 본 구현들에 따른, 예시적인 시스템을 예시한다. 도 1에 예로서 예시된 바와 같이, 예시적인 시스템(100)은 전력 입력부(102), 시스템 프로세서(104), 출력 디바이스(106), 및 출력 디바이스 드라이버(110)를 포함한다.
전력 입력부(102)는, 시스템(100)에 전력을 공급하기 위한 전기 전력, 전압, 전류, 또는 이와 유사한 것의 적어도 하나의 소스를 포함한다. 일부 구현들에서, 제1 및 제2 입력부들(102 및 104)은 레귤레이팅된 120V AC 전력, 레귤레이팅된 220V AC 전력, 5V DC 전력, 12V DC 전력, 또는 이와 유사한 것을 포함하지만, 이에 제한되지 않는다. 일부 구현들에서, 전력 입력부(102)는 독립적인 전압, 전류, 또는 이와 유사한 것을 갖는 하나 이상의 입력 전력 신호들을 생성하도록 동작가능하다. 일부 구현들에서, 전력 입력부(102)는, DC-DC 컨버터 또는 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 전력 생성 디바이스들이거나, 이들을 포함하거나, 또는 이들에 동작가능하게 커플링된다. 일부 구현들에서, 전력 입력부(102)는 유선 전력 커넥션, 무선 직접 접촉 전력 커넥션, 무선 및 비접촉 전력 커넥션, 이와 유사한 것, 또는 이와 유사한 것을 포함한다. 일부 구현들에서, 전력 입력부(102)는 하나 이상의 USB 단자들 또는 포트들(예를 들어, USB-C, USB-PD)을 포함한다.
시스템 프로세서(104)는 출력 디바이스 드라이버(110)로부터의 입력과 연관된 하나 이상의 명령어들을 실행하도록 동작가능하다. 일부 구현들에서, 시스템 프로세서(104)는, 디지털 로직, 아날로그 로직, 디지털 센서들, 아날로그 센서들, 통신 버스들, 휘발성 메모리, 비휘발성 메모리, 및 이와 유사한 것 중 하나 이상을 포함하는 전자 프로세서, 집적 회로, 또는 이와 유사한 것이다. 일부 구현들에서, 시스템 프로세서(104)는 적어도 하나의 마이크로컨트롤러 유닛(microcontroller unit)(MCU), 마이크로프로세서 유닛(microprocessor unit)(MPU), 중앙 프로세싱 유닛(central processing unit)(CPU), 그래픽 프로세싱 유닛(graphics processing unit)(GPU), 물리 프로세싱 유닛(physics processing unit)(PPU), 임베디드 제어기(embedded controller)(EC), 또는 이와 유사한 것을 포함하지만, 이에 제한되지 않는다. 일부 구현들에서, 시스템 프로세서(104)는, 시스템 프로세서(104)의 컴포넌트들을 동작시키고 시스템 프로세서(104)에 동작가능하게 커플링되는 컴포넌트들을 동작시키기 위한 하나 이상의 명령어들을 저장하거나 또는 저장하도록 동작가능한 메모리를 포함한다. 일부 구현들에서, 하나 이상의 명령어들은 펌웨어, 소프트웨어, 하드웨어, 운영 체제들, 임베디드 운영 체제들, 및 이와 유사한 것 중 적어도 하나를 포함한다. 시스템 프로세서(104) 또는 시스템(100)은 일반적으로, 시스템 프로세서(104)와 시스템(100)의 다른 요소들 사이의 통신을 수행하기 위해 적어도 하나의 통신 버스 제어기를 포함할 수 있다는 것이 이해되어야 한다. 일부 구현들에서, 시스템 프로세서(104)는 전력 입력부(102)의 하나 이상의 전력 전달 출력들의 활성화, 비활성화, 및 이와 유사한 것을 제어하도록 동작가능하다.
출력 디바이스(106)는, 하나 이상의 액션들을 수행하기 위해 전력 입력부로부터 전력, 전압, 전류, 또는 이와 유사한 것을 수신하기 위한 하나 이상의 전기적, 전자적, 전기기계적, 전기화학적, 또는 이와 유사한 디바이스들 또는 시스템들을 포함한다. 일부 구현들에서, 출력 디바이스(106)는 적어도 하나의 발광 다이오드(light emitting diode)(LED), 고전류 소비 디바이스, 레이저 다이오드, 수직 캐비티 표면 방출 레이저(VCSEL), 또는 이와 유사한 것을 포함한다. 하나의 예로서, 고전류 소비 디바이스는, 적어도 0.1A를 동작가능하게 수신하는 것이 가능한 임의의 전자 디바이스를 포함할 수 있다. 일부 구현들에서, 출력 디바이스(106)는, 시스템(100)으로부터 부분적으로 또는 완전히 분리가능한 하나 이상의 디바이스들을 포함한다. 일부 구현들에서, 출력 디바이스(106)는, 부분적으로 또는 완전히 시스템(100)에 집적되거나 또는 집적가능하거나, 또는 그로부터 분리가능한 하나 이상의 디바이스들을 포함한다.
출력 디바이스 드라이버(110)는 시스템 프로세서(104)와 협력하여 출력 디바이스(106)를 제어하고, 모니터링하고, 이와 유사한 것을 하도록 동작가능하다. 일부 구현들에서, 출력 디바이스 드라이버(110)는, 그 내부에, 그와 함께, 또는 이와 유사하게 집적되는 하나 이상의 전자적, 전기적, 전기기계적, 또는 이와 유사한 디바이스들을 포함한다. 일부 구현들에서, 출력 디바이스 드라이버(110)는 전력 입력부(102)로부터의 하나 이상의 전력 신호들 및 시스템 프로세서(104)로부터의 하나 이상의 제어 신호들을 수신하도록 동작가능하다. 일부 구현들에서, 출력 디바이스 드라이버(110)는, 전력공급되는 경우 출력 디바이스를 통해 과전류 컨디션을 야기시킬 수 있는 단락 컨디션을 포함하지만 이에 제한되지 않는, 출력 디바이스(106) 또는 출력 디바이스 드라이버(110)와 연관된 오류 컨디션을 모니터링하도록 동작가능하다. 일부 구현들에서, 출력 디바이스 드라이버(110)는 출력 디바이스 스위치(120), 사전 부트업 오류 모니터(130), 액티브 모드 오류 모니터(140), 및 전류 DAC(150)를 포함한다. 일부 구현들에서, 출력 디바이스 드라이버(110)는, 집적 회로들, 로직 게이트들, 플립 플롭(flip flop)들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다.
출력 디바이스 스위치(120)는, 출력 디바이스 드라이버(110) 내에 또는 그와 함께 집적되는 전자 스위치이거나 또는 이를 포함한다. 일부 구현들에서, 출력 디바이스 스위치(120)는 전력 입력부(102)에 그리고 출력 디바이스(106)에 동작가능하게 커플링되고, 폐쇄될 때 전압 강하, 전류 강하, 전력 특성의 변화, 또는 이와 유사한 것을 생성하여 전력 입력부(102)로부터의 전력을 출력 디바이스(106)로 제공한다. 일부 구현들에서, 출력 디바이스 스위치(120)는 바이패스되고 전력 입력부는 출력 디바이스(106)에 직접 동작가능하게 커플링된다. 일부 구현들에서, 출력 디바이스 스위치(120)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 출력 디바이스 스위치(120)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 출력 디바이스 드라이버(110) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
사전 부트업 오류 모니터(130)는 출력 디바이스에의 공급 전력의 인가 전에 출력 디바이스(106) 또는 출력 디바이스 드라이버(110)에서 오류 컨디션을 검출하도록, 그리고 오류 컨디션의 검출 시에 출력 디바이스에의 전력의 인가를 방지하거나, 차단하거나, 또는 이와 유사한 것을 하도록 동작가능하다. 일부 구현들에서, 사전 부트업 오류 모니터(130)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 사전 부트업 오류 모니터(130)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 출력 디바이스 드라이버(110) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
액티브 모드 오류 모니터(140)는 출력 디바이스에의 공급 전력의 인가 동안 출력 디바이스에서 오류 컨디션을 검출하도록, 그리고 오류 컨디션의 검출 시에 고출력 전력 디바이스에의 전력의 인가를 방지하거나, 차단하거나, 또는 이와 유사한 것을 하도록 동작가능하다. 일부 구현들에서, 액티브 모드 오류 모니터(140)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 액티브 모드 오류 모니터(140)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 출력 디바이스 드라이버(110) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
전류 DAC(150)는 시스템 프로세서(104)에 의해 수신되는 제어 신호들에 응답하여 출력 디바이스를 활성화시키도록 동작가능하다. 일부 구현들에서, 전류 DAC(150)는 디지털-아날로그 컨버터(DAC)이다.
도 2는 본 구현들에 따른, 예시적인 디바이스를 예시한다. 도 2에 예로서 예시된 바와 같이, 예시적인 디바이스(200)는 전력 입력부(102), 시스템 프로세서(104), 출력 디바이스 드라이버(110), 출력 디바이스 스위치(120), 출력 디바이스(106), 전류 DAC(150), 사전 부트업 오류 모니터 제어기(210), 파워-온 리셋 제어기(220), 및 액티브 모드 오류 모니터 회로(240)를 포함한다. 일부 구현들에서, 출력 디바이스 드라이버(110)는 시스템 전력(VSUPP) 노드(250), 통신 전압(VCOMM) 노드(252), 직렬 통신 인에이블(SEN) 노드(212), 직렬 통신 클록(SCLK) 노드(214), 직렬 통신 데이터(SDA) 노드(216), 오류(FLT) 노드(218), 제1 저전압 차동 스윙(LVDS1) 노드(232), 제2 저전압 차동 스윙(LVDS2) 노드, 출력 디바이스 스위치(OUTSW) 노드(260), 및 출력 드라이버(OUT) 노드(262)를 포함한다. 상기에 언급된 노드들 중 하나 이상은, 외부 전자 디바이스들에 동작가능하게 커플링가능한 집적 회로 핀들일 수 있다는 것이 이해되어야 한다. 일부 구현들에서, 전력 입력부(102)는 커넥션(256)에 의해 출력 디바이스(106)에 동작가능하게 커플링된다. 일부 구현들에서, 커넥션(256)은 트레이스, 라인, 또는 이와 유사한 것이거나 또는 이를 포함한다.
사전 부트업 오류 모니터 제어기(210)는 OUT(262)에서의 출력 디바이스 드라이버(110)의 임피던스가 임피던스 임계치를 만족시켜 오류 없음 컨디션을 표시하는지 여부를 결정함으로써 오류 컨디션을 식별하도록 동작가능하다. 일부 구현들에서, 사전 부트업 오류 모니터 제어기(210)는 SEN(212), SCLK(214), SDA(216) 중 하나 이상에 의해 시스템 프로세서(104)로부터 입력을 수신한다. 일부 구현들에서, 사전 부트업 오류 모니터 제어기(210)는 FLT(218)에 의해 시스템 프로세서(104)에 출력을 송신한다. 일부 구현들에서, 사전 부트업 오류 모니터 제어기(210)는 VCOMM(252)으로부터 전력을 수신하고, 오류 모니터 인에이블(FMEN) 노드(222)에서 파워-온 리셋 제어기(220)로부터 입력을 수신한다. 일부 구현들에서, 사전 부트업 오류 모니터 제어기(210)는 출력 임피던스 노드(ZOUT)(204)에서 OUT(262)으로부터 출력 임피던스를 수신한다. 일부 구현들에서, 사전 부트업 오류 모니터 제어기(210)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 사전 부트업 오류 모니터 제어기(210)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 사전 부트업 오류 모니터(130) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
파워-온 리셋 제어기(220)는 VSUPP(250)의 활성화를 검출하고 VSUPP(250)가 활성화됨을 표시하는 출력 신호를 생성하도록 동작가능하다. 일부 구현들에서, 파워-온 리셋 제어기(220)는 FMEN(222)에 출력을 송신하도록 동작가능하다. 일부 구현들에서, 파워-온 리셋 제어기(220)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 파워-온 리셋 제어기(220)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 사전 부트업 오류 모니터(130) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
전류 DAC(150)는 시스템 프로세서에 의해 수신되는 제어 신호들에 응답하여 출력 디바이스를 활성화시키도록 동작가능하다. 일부 구현들에서, 전류 DAC(150)는, 디지털 제어 신호들(LVDS1 및 LVDS2)을 수신하도록, 그리고 아날로그 전기 제어 신호를 OUT(262)에 출력하도록 동작가능한 디지털-아날로그 컨버터(DAC)이다. 일부 구현들에서, 전류 DAC(150)는 출력 디바이스(106)를 활성화시키기 위해 출력 디바이스(106)에 걸친 전류 강하를 유도하기 위해 특정 레벨에서 전압을 생성하고 이를 OUT(262)에 공급한다. 일부 구현들에서, 전류 DAC(150)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 전류 DAC(150)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 출력 디바이스 드라이버(110) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
액티브 모드 오류 모니터 회로(240)는 액티브 모드 오류 모니터(140)에 대응하여 동작가능하다. 일부 구현들에서, 액티브 모드 오류 모니터 회로(240)는, OUT(262)에 동작가능하게 커플링되는 제1 입력부 및 내부 기준 ZREF에 동작가능하게 커플링되는 제2 입력부(206)를 갖는 비교기이거나 또는 이를 포함한다. 일부 구현들에서, 내부 기준 ZREF는, 출력 디바이스 드라이버(110) 내에 집적되거나 또는 그와 연관된 저항기 또는 이와 유사한 것이다. 일부 구현들에서, 비교기는, 외부 제어 로직 또는 시스템 프로세서(104)에 커플링되는 출력부를 포함하고, 드라이버(110)에 의해 검출가능한 오류 컨디션에 대응하는 오류 컨디션을 표시한다. 일부 구현들에서, 액티브 모드 오류 모니터 회로(240)는, 집적 회로들, 로직 게이트들, 플립 플롭들, 게이트 어레이들, 프로그래밍가능 게이트 어레이들, 및 이와 유사한 것을 포함하지만 이에 제한되지 않는 하나 이상의 논리적 또는 전자적 디바이스들을 포함한다. 액티브 모드 오류 모니터 회로(240)와 연관된 임의의 전기적, 전자적, 또는 이와 유사한 디바이스들 또는 컴포넌트들은 또한, 액티브 모드 오류 모니터(140) 또는 그의 임의의 컴포넌트와 연관되거나, 그와 함께 집적되거나, 그와 함께 집적가능하거나, 그로 대체되거나, 그에 의해 보충되거나, 그에 의해 보완되거나, 또는 이와 유사한 것을 할 수 있다는 것이 이해되어야 한다.
도 3은 본 구현들에 따른, 비오류 상태에서 LASER 다이오드 드라이버 출력의 사전 부트업 오류 모니터링을 위한 예시적인 타이밍 다이어그램을 예시한다. 도 3에 예로서 예시된 바와 같이, 예시적인 타이밍 다이어그램(300)은 VCOMM 파형(310), VSUPP 또는 OUTSW 파형(320), FLT 파형(330), 및 SCLK 또는 SEN 파형(340)을 포함한다. 일부 구현들에서, 모든 신호들에 대한 저 레벨은 실질적으로 0V이다.
시간 t0(302) 전에, VCOMM(252)을 활성화시킴으로써 사전 부트업 시퀀스가 시작되는데, 이 VCOMM(252)은 VCOMM 고 레벨을 향해 상승한다. 일부 구현들에서, VCOMM 고 레벨은 1.8V이다. VSUPP 및 OUTSW는 이들의 저 레벨들로 유지되고 활성화되지 않는다. FLT(218)는 그의 고 레벨을 향해 상승하고 그의 고 레벨에 도달한다. 일부 구현들에서, FLT 고 레벨은 1.8V이다. SCLK(214) 또는 SEN(212)은 이들의 저 레벨들로 유지된다. 시간 t0(302)까지, VCOMM(252)은 이미 VCOMM 고 레벨에 정착하였다. FLT(218)는 적어도 1마이크로초 내지 1밀리초 이상의 딜레이 후에 그의 고 레벨에 도달한다. SCLK(214) 또는 SEN(212)은 활성화되고 그의 고 레벨에 도달하여, 사전 부트업 오류 모니터를 활성화시키게 한다. 일부 구현들에서, FLT(218)는 사전 부트업 오류 모니터가 활성화된 후에 내부 정착 또는 이와 유사한 것으로 인해 그의 저 레벨로 강하되고, 적어도 1마이크로초의 기간(332) 후에 그의 고 레벨로 되돌아간다. 일부 구현들에서, SCLK(214) 또는 SEN(212) 고 레벨은 1.8V이다. 일부 구현들에서, 적어도 1마이크로초의 딜레이 기간(334)이 시간 t0(302)에서 시작된다.
시간 t2(306)에서, 딜레이 기간(334)이 종료되고, 사전 부트업 오류 모니터 제어기(210) 또는 그의 컴포넌트는 오류 컨디션이 OUT(262)에 존재하지 않는다고 결정하고, FLT(218)를 고 레벨로 유지함으로써 FLT(218)를 통해 시스템 프로세서(104)에 그 결정을 전달한다. 시간 t3(308)에서, 사전 부트업 시퀀스가 종료되고 SCLK(214) 또는 SEN(212)이 그의 저 레벨로 강하된다. 시간 t4(312)에서, 시스템 프로세서(104)는 비오류 컨디션이 존재한다는 결정에 응답하여 부트업 시퀀스를 시작하고, VSUPP(260) 또는 OUTSW(262)가 이들의 고 레벨로 상승하기 시작한다. 일부 구현들에서, VSUPP(260) 또는 OUTSW(262) 고 레벨은 3.3V이다. 시간 t5(314)에서, FLT(218)는 그의 저 레벨로 강하되어 출력 디바이스 드라이버(110)의 부트업 시퀀스의 시작을 표시한다. 시간 t6(316)에서, FLT(218)는 그의 고 레벨로 되돌아가서 출력 디바이스 드라이버(110)의 부트업 시퀀스의 끝을 표시한다.
도 4는 본 구현들에 따른, 오류 상태에서 레이저 출력의 사전 부트업 오류 모니터링을 위한 예시적인 타이밍 다이어그램을 예시한다. 도 4에 예로서 예시된 바와 같이, 예시적인 타이밍 다이어그램(400)은 VCOMM 파형(310), VSUPP 또는 OUTSW 파형(410), FLT 파형(420), 및 SCLK 또는 SEN 파형(340)을 포함한다. 일부 구현들에서, 모든 신호들에 대한 저 레벨은 실질적으로 0V이다.
시간 t0(402) 전에, VCOMM(252)을 활성화시킴으로써 사전 부트업 시퀀스가 시작되는데, 이 VCOMM(252)은 VCOMM 고 레벨을 향해 상승한다. VSUPP 및 OUTSW는 이들의 저 레벨들로 유지되고 활성화되지 않는다. FLT(218)는 그의 고 레벨을 향해 상승하고 그의 고 레벨에 도달한다. SCLK(214) 또는 SEN(212)은 이들의 저 레벨들로 유지된다. 시간 t0(302)까지, VCOMM(252)은 이미 VCOMM 고 레벨에 정착하였다. FLT(218)는 적어도 1마이크로초 내지 1밀리초 이상의 딜레이 후에 그의 고 레벨에 도달한다. SCLK(214) 또는 SEN(212)은 활성화되고 그의 고 레벨에 도달하여, 사전 부트업 오류 모니터를 활성화시키게 한다. 일부 구현들에서, FLT(218)는 사전 부트업 오류 모니터가 활성화된 후에 내부 정착 또는 이와 유사한 것으로 인해 그의 저 레벨로 강하되고, 적어도 1마이크로초의 기간(332) 후에 그의 고 레벨로 되돌아간다. 일부 구현들에서, 적어도 1 마이크로초의 딜레이 기간(334)이 시간 t0(402)에서 시작된다.
시간 t2(306)에서, 딜레이 기간(334)이 종료되고, 사전 부트업 오류 모니터(130) 또는 그의 컴포넌트는 오류 컨디션이 OUT(262)에 존재한다고 결정하고, FLT(218)를 저 레벨로 풀링(pulling)함으로써 FLT(218)를 통해 시스템 프로세서(104)에 그 결정을 전달한다. 시간 t3(408)에서, 사전 부트업 시퀀스가 종료되고, SCLK(214) 또는 SEN(212)이, 사전 부트업 오류 모니터링 시퀀스를 종료시키는 그의 저 레벨로 강하된다. 오류 컨디션이 존재한다는 결정에 응답하여, 시스템 프로세서는 부트업 시퀀스를 방지하거나, 차단하거나, 포기하거나, 또는 이와 유사한 것을 하고, 시스템은 오류 컨디션으로 유지된다. 일부 구현들에서, 오류 컨디션은, 시스템이 더 이상 부트업할 수 없지만 출력 디바이스(106)가 잠재적인 과전류 상태에 들어가는 것이 방지되는 페일세이프 모드(failsafe mode)를 발생시킨다.
도 5는 본 구현들에 따른, 레이저 출력의 사전 부트업 오류 제어의 예시적인 방법을 예시한다. 일부 구현들에서, 예시적인 시스템(100)과 예시적인 디바이스(200) 중 적어도 하나는 본 구현들에 따른 방법(500)을 수행한다. 일부 구현들에서, 방법(500)은 단계 510에서 시작된다.
단계 510에서, 예시적인 시스템은 통신 파워 서플라이로부터의 통신 전력(VCOMM)을 사전 부트업 오류 모니터에 인가한다. 일부 구현들에서, 시스템 프로세서는 사전 부트업 오류 모니터에 전력을 인가하였다. 일부 구현들에서, 사전 부트업 오류 모니터에 인가되는 VCOMM 전력은, 시스템 전력 전압과 출력 디바이스 전압 중 적어도 하나보다 더 작은 전압을 갖는다. 그 후에, 방법(500)은 단계 520으로 계속된다.
단계 520에서, 예시적인 시스템은 오류 컨디션을 비오류 상태로 설정한다. 일부 구현들에서, 사전 부트업 오류 모니터는, 그의 또는 그와 연관된 메모리, 레지스터, 또는 이와 유사한 것에서 오류 컨디션을 설정한다. 예시적인 시스템은 사전 부트업 오류 모니터를 활성화시키기에 앞서 오류 컨디션을 설정하는 것을 포기할 수 있고, 하나 이상의 후속 결정들에 응답하여 오류 컨디션을 설정할 수 있다는 것이 이해되어야 한다. 예시적인 시스템은 사전 부트업 오류 모니터를 활성화시킨 것에 후속하여 오류 컨디션을 설정할 수 있다는 것이 추가로 이해되어야 한다. 그 후에, 방법(500)은 단계 530으로 계속된다.
단계 530에서, 예시적인 시스템은 사전 부트업 오류 모니터를 활성화시킨다. 일부 구현들에서, 단계 530은 단계들 532 및 534 중 적어도 하나를 포함한다. 일부 구현들에서, 단계 532에서, 예시적인 시스템은 사전 부트업 오류 모니터에 대한 시스템 클록 입력(SCLK) 레벨을 미리 결정된 고 또는 저 레벨로 설정함으로써 사전 부트업 오류 모니터를 활성화시킨다. 단계 534에서, 예시적인 시스템은 사전 부트업 오류 모니터에 대한 시스템 인에이블(SEN) 레벨을 미리 결정된 고 또는 저 레벨로 설정함으로써 사전 부트업 오류 모니터를 활성화시킨다. 그 후에, 방법(500)은 단계 540으로 계속된다.
단계 540에서, 예시적인 시스템은 출력 노드의 접지에 대한 임피던스를 검출한다. 일부 구현들에서, 사전 부트업 오류 모니터는 출력 노드 및 사전 부트업 오류 모니터에 동작가능하게 커플링되는 공통 접지에 의해 출력 노드의 임피던스를 검출한다. 일부 구현들에서, 사전 부트업 오류 모니터는 VCOMM을 출력 노드에 인가함으로써 임피던스를 검출하고, 출력 노드에 인가된 VCOMM에 응답하여 생성된 전류를 검출한다. 그 후에, 방법(500)은 단계 550으로 계속된다.
단계 550에서, 예시적인 시스템은 접지에 대한 기준 임피던스를 검출한다. 일부 구현들에서, 사전 부트업 오류 모니터는 VCOMM을 그 내부의 또는 그와 연관된 기준 저항기의 제1 노드 또는 이와 유사한 것에 인가하는 것, 그리고 제1 노드로부터 접지에 동작가능하게 커플링되는 기준 저항기의 제2 노드까지 기준 저항기를 통해 생성된 전류를 검출하는 것에 의해 기준 임피던스를 검출한다. 그 후에, 방법(500)은 단계 602로 계속된다.
도 6은 도 5의 예시적인 방법에 추가로 레이저 출력의 사전 부트업 오류 제어의 예시적인 방법을 예시한다. 일부 구현들에서, 예시적인 디바이스(200)와 예시적인 시스템들(100) 중 적어도 하나는 본 구현들에 따른 방법(600)을 수행한다. 일부 구현들에서, 방법(600)은 단계 602에서 시작된다. 그 후에, 방법(602)은 단계 610으로 계속된다.
단계 610에서, 예시적인 시스템은 출력 노드에서의 임피던스가 사전 부트업 오류 모니터에서의 기준 임피던스보다 더 큰지 여부를 결정한다. 일부 구현들에서, 비교기가, 출력 노드에서의 임피던스가, 기준 임피던스에 대응하거나 그와 동일하거나 또는 이와 유사한 것으로 되는 임계치를 만족시키는지 여부를 결정한다. 일부 구현들에서, 결정은, 출력 노드에서의 임피던스가, 기준 임피던스에 대응하거나 또는 그와 동일한 임피던스 임계치를 만족시키는지 여부를 결정하는 것을 포함한다. 일부 구현들에서, 결정은, 출력 노드에서의 임피던스가 기준 임피던스보다 더 크다는 결정이다. 일부 구현들에서, 결정은, 출력 노드에서의 임피던스가 기준 임피던스보다 더 크거나 또는 그와 동일하다는 결정이다. 출력 노드에서의 임피던스가 사전 부트업 오류 모니터에서의 기준 임피던스보다 더 크다는 결정에 따라, 방법(600)은 단계 630으로 계속된다. 대안적으로, 출력 노드에서의 임피던스가 사전 부트업 오류 모니터에서의 기준 임피던스 미만이거나 또는 그와 동일하다는 결정에 따라, 방법(600)은 단계 620으로 계속된다.
단계 620에서, 예시적인 시스템은 오류 컨디션을 오류 상태로 설정한다. 일부 구현들에서, 사전 부트업 오류 모니터는 오류 컨디션을 오류 상태로 설정한다. 일부 구현들에서, 사전 부트업 오류 모니터는 오류 노드를 고 또는 저 전압 레벨로 설정함으로써 시스템 프로세서에 오류 상태를 보고한다. 이에 응답하여, 시스템 프로세서는 출력 디바이스 및 임의의 연관된 전자 디바이스들의 부트업을 방지함으로써 출력 디바이스에의 고전류 또는 고전압 파워 서플라이의 인가를 방지하거나, 차단하거나, 또는 이와 유사한 것을 할 수 있다. 일부 구현들에서, 방법(600)은 단계 620에서 종료된다.
단계 630에서, 예시적인 시스템은 오류 검출 딜레이를 적용한다. 일부 구현들에서, 사전 부트업 오류 모니터는 그 내부의 또는 그와 연관된 딜레이 타이머에 의해 오류 검출 딜레이를 적용한다. 일부 구현들에서, 딜레이 타이머는 딜레이로 불변으로 미리 프로그래밍된다. 일부 구현들에서, 딜레이는, 사전 부트업 동안 오류 노드가 오류 상태로 도출되는 사전 부트업 과도 상태에 대응하고 그보다 더 길다. 그 후에, 방법(600)은 단계 640으로 계속된다.
단계 640에서, 예시적인 시스템은 딜레이가 경과한 후에 출력 노드에서의 임피던스가 기준 임피던스보다 더 큰지 여부를 결정한다. 일부 구현들에서, 사전 부트업 오류 모니터는 딜레이가 경과한 후에 출력 노드에서의 임피던스가 기준 임피던스보다 더 큰지 여부를 결정한다. 일부 구현들에서, 사전 부트업 오류 모니터는 딜레이 후에 출력 노드에서의 임피던스가 기준 임피던스에 대응하는 임계치를 만족시키는지 여부를 결정한다. 딜레이가 경과한 후에 출력 노드에서의 임피던스가 기준 임피던스보다 더 크다는 결정에 따라, 방법(600)은 단계 650으로 계속된다. 대안적으로, 딜레이가 경과한 후에 출력 노드에서의 임피던스가 기준 임피던스 미만이거나 또는, 일부 구현들에서는, 그와 동일하다는 결정에 따라, 방법(600)은 단계 620으로 계속된다.
단계 650에서, 예시적인 시스템은 출력 디바이스 및 시스템들 중 하나 이상에 전력을 인가한다. 일부 구현들에서, 시스템 프로세서는 출력 디바이스 및 시스템들 중 하나 이상에 전력을 인가한다. 일부 구현들에서, 시스템 프로세서는 시스템 전력을 출력 디바이스 드라이버에 인가하고, 출력 전력을 출력 디바이스에 인가한다. 그 후에, 방법(600)은 단계 650으로 계속된다.
단계 660에서, 예시적인 시스템은 사전 부트업 오류 모니터를 비활성화시킨다. 일부 구현들에서, 시스템 프로세서는 출력 디바이스 드라이버에 시스템 전력을 인가하라는 명령어를 제공함으로써 사전 부트업 오류 모니터를 비활성화시킨다. 일부 구현들에서, 단계 660은 단계 662를 포함한다. 단계 662에서, 예시적인 시스템은 파워-온 리셋 제어기에 의해 사전 부트업 오류 모니터를 비활성화시킨다. 일부 구현들에서, 파워-온 리셋 제어기는 출력 디바이스 드라이버와 함께 집적되거나 또는 그와 연관된다. 일부 구현들에서, 파워-온 리셋 제어기는 대응하는 고 또는 저 레벨에서 리셋 신호를 생성하고 리셋 신호를 사전 부트업 오류 모니터에 제공한다. 이에 응답하여, 사전 부트업 오류 모니터가 비활성화된다. 그 후에, 방법(600)은 단계 670으로 계속된다.
단계 670에서, 예시적인 시스템은 액티브 모드 오류 모니터를 활성화시킨다. 일부 구현들에서, 액티브 모드 오류 모니터 일부 구현들에서, 방법(600)은 단계 670에서 종료된다.
본 명세서에서 설명되는 청구 대상은 때때로, 상이한 다른 컴포넌트들 내에 포함되거나 또는 상이한 다른 컴포넌트들과 연결되는 상이한 컴포넌트들을 예시한다. 그러한 도시된 아키텍처들은 예시적인 것이고, 사실상 동일한 기능성을 달성하는 많은 다른 아키텍처들이 구현될 수 있다는 것이 이해되어야 한다. 개념적인 의미에서, 동일한 기능성을 달성하기 위한 컴포넌트들의 임의의 배열은 원하는 기능성이 달성되도록 효과적으로 "연관된"다. 따라서, 특정 기능성을 달성하기 위해 조합된 본 명세서에서의 임의의 2개의 컴포넌트들은, 아키텍처들 또는 개재된 컴포넌트들과 관계없이, 원하는 기능성이 달성되도록 서로 "연관된" 것으로 볼 수 있다. 마찬가지로, 이와 같이 연관된 임의의 2개의 컴포넌트들은 원하는 기능성을 달성하기 위해 서로 "동작가능하게 연결된", 또는 "동작가능하게 커플링된" 것으로 또한 고려될 수 있고, 이와 같이 연관되는 것이 가능한 임의의 2개의 컴포넌트들은 원하는 기능성을 달성하기 위해 서로 "동작가능하게 커플링가능한" 것으로 또한 고려될 수 있다. 동작가능하게 커플링가능한 것의 특정 예들은, 물리적으로 정합가능한 그리고/또는 물리적으로 상호작용하는 컴포넌트들, 및/또는 무선으로 상호작용가능한 그리고/또는 무선으로 상호작용하는 컴포넌트들, 및/또는 논리적으로 상호작용하는 그리고/또는 논리적으로 상호작용가능한 컴포넌트들을 포함하지만 이에 제한되지 않는다.
본 명세서의 복수 및/또는 단수 용어들의 사용과 관련하여, 본 기술분야의 통상의 기술자들은 맥락 및/또는 적용예에 적절하게 복수로부터 단수로 그리고/또는 단수로부터 복수로 해석할 수 있다. 다양한 단수/복수 순열들은 명확성을 위해 본 명세서에 명확히 제시될 수도 있다.
일반적으로, 본 명세서에서, 그리고 특히 첨부된 청구범위(예를 들어, 첨부된 청구범위의 본문들)에서 사용되는 용어들이 일반적으로 "개방형(open)" 용어들로서 의도된다는 것이 본 기술분야의 통상의 기술자에 의해 이해될 것이다(예를 들어, 용어 "포함하는(including)"은 "포함하지만 이에 제한되지 않는(including but not limited to)"으로서 해석되어야 하고, 용어 "갖는(having)"은 "적어도 갖는(having at least)"으로서 해석되어야 하며, 용어 "포함하다(includes)"는 "포함하지만 이에 제한되지 않는다(includes but is not limited to)"로서 해석되어야 한다는 것 등이다).
도면들 및 설명이 방법 단계들의 특정 순서를 예시할 수도 있지만, 상기에서 상이하게 특정되지 않는 한, 그러한 단계들의 순서는 도시 및 설명된 것과는 상이할 수도 있다. 또한, 상기에서 상이하게 특정되지 않는 한, 2개 이상의 단계들이 동시에 또는 부분적 발생으로 수행될 수도 있다. 그러한 변형은, 예를 들어, 선정된 소프트웨어 및 하드웨어 시스템들에 그리고 설계자 선정에 좌우될 수도 있다. 모든 그러한 변형들은 본 개시내용의 범주 내에 있다. 마찬가지로, 설명된 방법들의 소프트웨어 구현들은 다양한 연결 단계들, 프로세싱 단계들, 비교 단계들, 및 판정 단계들을 달성하기 위해 규칙 기반 로직 및 다른 로직을 이용하는 표준 프로그래밍 기법들로 달성될 수 있다.
도입 청구항 열거(introduced claim recitation)의 특정 번호가 의도되는 경우, 그러한 의도가 청구항에서 명시적으로 열거될 것이며, 그러한 열거가 없는 경우, 그러한 의도가 존재하지 않는다는 것이 본 기술분야의 통상의 기술자들에 의해 추가로 이해될 것이다. 예를 들어, 이해에 대한 보조수단으로서, 다음의 첨부된 청구항들은 청구항 열거들을 도입하기 위해 "적어도 하나(at least one)" 및 "하나 이상(one or more)"이라는 도입 어구들의 사용을 포함할 수도 있다. 그러나, 동일한 청구항이 도입 어구들 "하나 이상" 또는 "적어도 하나" 및 "a" 또는 "an"과 같은 부정 관사들(예를 들어, "a" 및/또는 "an"은 전형적으로 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 해석되어야 한다)을 포함할 때에도, 그러한 어구들의 사용은 부정 관사들 "a" 또는 "an"에 의한 청구항 열거의 도입이 그러한 도입 청구항 열거를 포함하는 임의의 특정 청구항을 단지 하나의 그러한 열거를 포함하는 발명들로 제한한다는 것을 암시하는 것으로 해석되어서는 안 되며; 청구항 열거들을 도입하는 데 사용되는 정관사들의 사용에 대해서도 마찬가지이다. 부가적으로, 도입 청구항 열거의 특정 번호가 명시적으로 열거되더라도, 본 기술분야의 통상의 기술자들은 그러한 열거가 전형적으로 적어도 열거된 번호를 의미하는 것으로 해석되어야 한다는 것을 인식할 것이다(예를 들어, 다른 수식어들을 갖지 않는 "2개의 열거들"의 단순 열거(bare recitation)는 전형적으로 적어도 2개의 열거들 또는 2개 이상의 열거들을 의미한다).
게다가, "A, B, 및 C 등 중 적어도 하나(at least one of A, B, and C, etc.)"와 유사한 관습적 표현(convention)이 사용되는 이들 인스턴스들에서, 일반적으로, 그러한 구조(construction)는 본 기술분야의 통상의 기술자가 관습적 표현을 이해하는 의미로 의도된다(예를 들어, "A, B, 및 C 중 적어도 하나를 갖는 시스템"은 A만을 단독으로, B만을 단독으로, C만을 단독으로, A 및 B를 함께, A 및 C를 함께, B 및 C를 함께, 그리고/또는 A, B, 및 C를 함께 등을 갖는 시스템들을 포함하지만 이에 제한되지 않을 것이다). "A, B, 또는 C 등 중 적어도 하나(at least one of A, B, or C, etc.)"와 유사한 관습적 표현이 사용되는 이들 인스턴스들에서, 일반적으로, 그러한 구조는 본 기술분야의 통상의 기술자가 관습적 표현을 이해하는 의미로 의도된다(예를 들어, "A, B, 또는 C 중 적어도 하나를 갖는 시스템"은 A만을 단독으로, B만을 단독으로, C만을 단독으로, A 및 B를 함께, A 및 C를 함께, B 및 C를 함께, 그리고/또는 A, B, 및 C를 함께 등을 갖는 시스템들을 포함하지만 이에 제한되지 않을 것이다). 설명에서든, 청구범위에서든, 또는 도면들에서든 간에, 사실상 2개 이상의 대안적인 용어들을 제시하는 임의의 이접 접속어(disjunctive word) 및/또는 이접 접속구(disjunctive phrase)가 용어들 중 하나, 용어들 중 어느 하나, 또는 용어들 모두를 포함하는 가능성들을 고려하도록 이해되어야 한다는 것이 본 기술분야의 통상의 기술자들에 의해 추가로 이해될 것이다. 예를 들어, 어구 "A 또는 B"는 "A" 또는 "B" 또는 "A 및 B"의 가능성들을 포함하는 것으로 이해될 것이다.
추가로, 달리 언급되지 않는 한, "대략(approximate)", "약(about)", "거의(around)", "실질적으로(substantially)" 등의 단어들의 사용은 플러스 또는 마이너스 10퍼센트를 의미한다.
예시적인 구현들의 전술한 설명은 예시의 그리고 설명의 목적들을 위해 제시되었다. 그것은 개시된 정밀한 형태와 관련하여 제한하거나 또는 총망라하는 것으로 의도되지 않으며, 상기의 교시에 비추어 수정들 및 변형들이 가능하거나 또는 개시된 구현들의 실시로부터 취득될 수도 있다. 본 발명의 범주는 본 명세서에 첨부된 청구범위 및 그 등가물들에 의해 정의되는 것으로 의도된다.

Claims (20)

  1. LASER 다이오드 드라이버 출력의 사전 부트업 오류 제어(pre-bootup fault control)의 방법으로서,
    사전 부트업 오류 모니터 디바이스에 제1 전력을 인가하는 단계;
    상기 사전 부트업 오류 모니터 디바이스에서의 오류 컨디션(fault condition)을 비오류 상태로 설정하는 단계;
    상기 사전 부트업 오류 모니터 디바이스를 개시하는 단계;
    출력 드라이버의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하는 단계; 및
    상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 출력 디바이스에 제2 전력을 인가하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 출력 디바이스에 동작가능하게 커플링되는 출력 노드에서 상기 제1 임피던스를 검출하는 단계를 더 포함하는, 방법.
  3. 제1항에 있어서,
    상기 임피던스 임계치는 제2 임피던스를 포함하는, 방법.
  4. 제1항에 있어서,
    상기 사전 부트업 오류 모니터 디바이스에서 제2 임피던스를 검출하는 단계를 더 포함하는, 방법.
  5. 제1항에 있어서,
    상기 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하는 단계는, 상기 제1 임피던스가 임피던스 임계치보다 더 큰지 여부를 결정하는 단계를 포함하는, 방법.
  6. 제1항에 있어서,
    상기 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하는 단계는, 상기 제1 임피던스가 임피던스 임계치보다 더 큰지 여부를 결정하는 단계를 포함하는, 방법.
  7. 제1항에 있어서,
    상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 상기 사전 부트업 오류 모니터를 비활성화시키는 단계를 더 포함하는, 방법.
  8. 제7항에 있어서,
    상기 사전 부트업 오류 모니터를 비활성화시키는 단계는, 파워-온 리셋 제어기(power-on reset controller)에 의해 상기 사전 부트업 오류 모니터를 비활성화시키는 단계를 더 포함하는, 방법.
  9. 제1항에 있어서,
    상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 액티브 모드 오류 모니터를 활성화시키는 단계를 더 포함하는, 방법.
  10. 제1항에 있어서,
    상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정은, 미리 결정된 딜레이 후에 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정을 더 포함하는, 방법.
  11. 제1항에 있어서,
    상기 제1 임피던스가 임피던스 임계치를 만족시키지 않는다는 결정에 응답하여, 상기 오류 컨디션을 오류 상태로 설정하는 단계를 더 포함하는, 방법.
  12. 디바이스로서,
    LASER 출력 디바이스에 동작가능하게 커플링되는 사전 부트업 오류 모니터 디바이스
    를 포함하고, 상기 사전 부트업 오류 모니터 디바이스는 제1 전력의 수신에 응답하여 활성화시키고, 오류 컨디션을 비오류 상태로 설정하고, 레이저 출력 디바이스의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하고, 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 상기 레이저 출력 디바이스에 제2 전력을 인가하도록 동작가능한, 디바이스.
  13. 제12항에 있어서,
    상기 사전 부트업 오류 모니터 디바이스는 상기 출력 디바이스에 동작가능하게 커플링되는 출력 노드에서 접지에 대한 제1 임피던스를 검출하도록 추가로 동작가능한, 디바이스.
  14. 제12항에 있어서,
    상기 임피던스 임계치는 제2 임피던스를 포함하는, 디바이스.
  15. 제12항에 있어서,
    상기 사전 부트업 오류 모니터 디바이스는, 접지에 대한 내부 기준 임피던스에 의해 상기 제2 임피던스를 검출하도록 추가로 동작가능한, 디바이스.
  16. 제12항에 있어서,
    상기 사전 부트업 오류 모니터에 동작가능하게 커플링되고, 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 상기 사전 부트업 오류 모니터를 비활성화시키도록 동작가능한 시스템 프로세서를 더 포함하는, 디바이스.
  17. 제16항에 있어서,
    상기 시스템 프로세서는, 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 액티브 모드 오류 모니터를 활성화시키도록 추가로 동작가능한, 방법.
  18. 제12항에 있어서,
    상기 시스템 프로세서 및 상기 사전 부트업 오류 모니터에 동작가능하게 커플링되고, 상기 사전 부트업 오류 모니터를 비활성화시키도록 동작가능한 파워-온 리셋 제어기를 더 포함하는, 디바이스.
  19. 제12항에 있어서,
    상기 파워-온 리셋 제어기는 미리 결정된 딜레이 후에 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 것을 결정하도록 추가로 동작가능한, 방법.
  20. 시스템으로서,
    레이저 출력 디바이스;
    상기 레이저 출력 디바이스에 동작가능하게 커플링되는 사전 부트업 오류 모니터 디바이스 - 상기 사전 부트업 오류 모니터 디바이스는 제1 전력의 수신에 응답하여 활성화시키고, 오류 컨디션을 비오류 상태로 설정하고, 드라이버 출력의 제1 임피던스가 임피던스 임계치를 만족시키는지 여부를 결정하고, 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 상기 레이저 출력 디바이스에 제2 전력을 인가하도록 동작가능함 -; 및
    상기 사전 부트업 오류 모니터에 동작가능하게 커플링되고, 상기 제1 임피던스가 임피던스 임계치를 만족시킨다는 결정에 응답하여, 상기 사전 부트업 오류 모니터를 비활성화시키도록 동작가능한 파워-온 리셋 제어기
    를 포함하는, 시스템.
KR1020220021964A 2021-03-01 2022-02-21 드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법 KR20220123579A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/188,908 2021-03-01
US17/188,908 US11537114B2 (en) 2021-03-01 2021-03-01 Device and method for pre-bootup fault control of a driver output

Publications (1)

Publication Number Publication Date
KR20220123579A true KR20220123579A (ko) 2022-09-08

Family

ID=83007083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220021964A KR20220123579A (ko) 2021-03-01 2022-02-21 드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법

Country Status (3)

Country Link
US (1) US11537114B2 (ko)
KR (1) KR20220123579A (ko)
CN (1) CN114994564A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504432A (en) * 1993-08-31 1996-04-02 Hewlett-Packard Company System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment
US7085659B2 (en) * 2004-10-15 2006-08-01 Abb Technology Ag Dynamic energy threshold calculation for high impedance fault detection
WO2008069979A1 (en) * 2006-12-01 2008-06-12 Abb Technology Ag An improved method and apparatus for detecting the high impedance fault during close-in-to fault and auto-reclose situations
WO2008069988A2 (en) * 2006-12-01 2008-06-12 Abb Technology Ag Method and apparatus for detecting high impedance fault
GB2504991B (en) * 2012-08-17 2015-09-23 Ultra Electronics Ltd Proximity sensor monitor
US20150247891A1 (en) * 2012-09-12 2015-09-03 Jean-Claude Maun Detection of High Impedance Faults
US10365961B2 (en) * 2016-09-09 2019-07-30 Dell Products L.P. Information handling system pre-boot fault management
US10496509B2 (en) * 2017-02-27 2019-12-03 Dell Products L.P. Systems and methods for event tracking and health assessment of battery-powered information handling systems

Also Published As

Publication number Publication date
US20220276646A1 (en) 2022-09-01
US11537114B2 (en) 2022-12-27
CN114994564A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US10126353B2 (en) Verification of gate driver protection logic
EP3345282B1 (en) Usb power delivery dead-battery control
US9552315B2 (en) Determining addresses of electrical components arranged in a daisy chain
US7295051B2 (en) System and method for monitoring a power supply level
US10534409B2 (en) Hot swapping technique for expansion cards
JP6353648B2 (ja) 半導体異常検出回路
US20060284655A1 (en) Circuit and method for monitoring the integrity of a power supply
US8762594B2 (en) Detection of USB attachment
US9476937B2 (en) Debug circuit for an integrated circuit
KR102625056B1 (ko) 전력 전달 시스템들에서의 전력 충돌 해결을 위한 장치 및 방법들
US10095258B1 (en) Operation mode determination circuit and method thereof
US11726542B2 (en) Power management circuit and method
US9436248B2 (en) Data processing system with protocol determination circuitry
KR20220123579A (ko) 드라이버 출력의 사전 부트업 오류 제어를 위한 디바이스 및 방법
US9913355B2 (en) Method of forming a sequencing system and structure therefor
KR20140120695A (ko) 파워-온 리셋 회로 및 이를 이용한 표시 장치
US20100327964A1 (en) Semiconductor device and method of removing semiconductor device noise
US10606329B2 (en) Safety circuit for an electrical system
KR102469820B1 (ko) 전기 부하를 위한 구동 장치, 그것을 포함하는 전기 자동차 및 전기 부하의 오픈 고장을 검출하는 방법
US11563430B2 (en) Transistor diagnostic circuit
KR20080042271A (ko) Ｕｓｂ 연결을 감지하는 ｕｓｂ 장치
CN117009174A (zh) 供电控制方法、系统、设备及存储介质
CN111061590A (zh) 一种看门狗电路的控制方法及系统
CN116483770A (zh) 总线通信辅助电路、总线通信系统、电子设备及通信方法
KR20190127525A (ko) 커넥터, 커넥터를 통해 저장 장치와 연결되는 전원 공급 제어 장치 및 커넥터 및 전원 공급 제어 장치를 포함하는 호스트 인터페이스 장치