KR20150034540A - 전자기기 - Google Patents

전자기기 Download PDF

Info

Publication number
KR20150034540A
KR20150034540A KR20130114744A KR20130114744A KR20150034540A KR 20150034540 A KR20150034540 A KR 20150034540A KR 20130114744 A KR20130114744 A KR 20130114744A KR 20130114744 A KR20130114744 A KR 20130114744A KR 20150034540 A KR20150034540 A KR 20150034540A
Authority
KR
South Korea
Prior art keywords
signal
watchdog
reset
watchdog timer
enable
Prior art date
Application number
KR20130114744A
Other languages
English (en)
Inventor
조군식
이재형
임준형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130114744A priority Critical patent/KR20150034540A/ko
Priority to EP20140275093 priority patent/EP2860634A1/en
Publication of KR20150034540A publication Critical patent/KR20150034540A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은, 시스템 상태 정보를 갖는 워치독 출력신호를 출력하는 워치독 타이머; 상기 워치독 출력신호에 기초하여 워치독 제어신호를 출력하는 워치독 제어부; 전원 인가 후 소정 시간이 경과하는 경우, 제1 인에이블 신호를 출력하는 파워온리셋부; 및 상기 워치독 제어신호 및 상기 제1 인에이블 신호에 기초하여 상기 워치독 타이머에 게이트 신호를 출력하는 앤드게이트;를 포함하는 전자기기에 관한 것이다.

Description

전자기기{ELECTRONIC DEVICE}
본 발명은 불특정한 외부요인(Noise등)으로 워치독(Watch-Dog) 기능에 문제가 발생하는 경우, 시스템 내부적으로 리셋(Reset)을 발생시켜 이상 상태를 복구할 수 있는 전자기기에 관한 것이다.
마이크로프로세서나 마이컴을 사용하는 회로에서 충격이나 노이즈에 의해 시스템이 다운이 될 때 자동으로 리셋을 걸어주어 시스템을 복구할 필요가 있다. 시스템의 상태를 감시하고, 시스템이 비정상 상태가 되는 경우 시스템을 정상상태로 복구하기 위하여 통상 워치독 타이머(Watch Dog Timer)가 회로에 구비되고 있다.
즉, 시스템이 오동작을 하고 스스로 정상상태로 복구할 수 없는 경우가 발생하면, 워치독 타이머가 상기 시스템을 리셋 시킬 수 있다.
효율적인 시스템 감시를 위해, 워치독 타이머는 시스템에 의하여 일정 주기로 갱신되어 주기적으로 리셋을 수행하거나 인터럽트를 발생시킬 수 있다. 따라서 워치독 타이머가 일정 주기 내에 중앙 처리 장치(CPU)로부터의 클리어 신호(갱신 신호)를 수신하지 못하는 경우, 워치독 타이머는 리셋 요청 신호를 출력할 수 있다.
일반적으로, 워치독 타이머는 중앙 처리 장치에 의하여 인에이블 신호를 수신받고, 상기 인에이블 신호에 의하여 구동될 수 있다. 워치독 타이머가 인에이블 신호를 수신하지 못하는 상태에서는 상기 워치독 타이머가 그 기능을 제대로 수행할 수 없다.
예컨대, 상기 중앙 처리 장치(CPU)가 기능 불량(malfunction) 상태에 빠지는 경우, 상기 워치독 타이머는 상기 중앙 처리 장치로부터 인에이블 신호를 수신할 수 없어 그 기능을 제대로 수행할 수 없다.
구체적으로, 중앙 처리 장치는 복수 개의 제어 로직(예컨대, 플립플롭)을 구비하고 있다. 만약, 중앙 처리 장치에 외부 노이즈, ESD 등이 인가되어 상기 중앙 처리 장치가 기능 불량 상태에 빠지는 경우, 제어 로직(예컨대, 플립플롭)은 올바른 출력을 할 수 없다. 결국, 워치독 타이머는 중앙 처리 장치로부터 인에이블 신호를 제대로 수신할 수 없어 시스템을 정상적으로 복구할 수 없다.
더욱이, 외부 노이즈, ESD 등에 의해 전원전압보다 리셋 신호가 빨리 발생(비정상 리셋 상태)하는 경우, 중앙 처리 장치뿐만 아니라 워치독 타이머도 기능 불량 상태에 빠질 수 있다. 상기 기능 불량 상태(비정상상태)에서는 워치독 타이머가 정상적인 동작을 하지 못하여 지속적으로 전류 소모가 발생할 수 있다. 더구나, 시스템이 배터리에 의하여 동작하는 경우라면, 지속적인 전류 소모로 인해 배터리가 방전될 수 있다.
따라서, 이와 같이 중앙 처리 장치 및 워치독 타이머가 기능 불량 상태에 빠지는 경우라고 하더라도, 워치독 타이머가 올바르게 구동되기 위한 방법이 도입될 필요가 있다.
하기 선행기술문헌에 기재된 특허문헌은, 워치독 리셋 장치 및 방법에 관한 것으로, 불특정한 외부요인(Noise등)으로 워치독 기능에 문제가 발생하는 경우, 시스템 내부적으로 리셋(Reset)을 발생시켜 이상 상태를 복구할 수 있는 기술적 사항을 개시하고 있지 않다.
한국 공개특허공보 제10-2006-0093975호
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 본 발명은, 불특정한 외부요인(Noise등)으로 워치독 기능에 문제가 발생하는 경우, 시스템 내부적으로 리셋(Reset)을 발생시켜 이상 상태를 복구할 수 있는 전자기기를 제공한다.
상기한 기술적 과제를 해결하기 위한 본 발명의 한 실시예에 따른 전자기기는, 시스템 상태 정보를 갖는 워치독 출력신호를 출력하는 워치독 타이머; 상기 워치독 출력신호에 기초하여 워치독 제어신호를 출력하는 워치독 제어부; 전원 인가 후 소정 시간이 경과하는 경우, 제1 인에이블 신호를 출력하는 파워온리셋부; 및 상기 워치독 제어신호 및 상기 제1 인에이블 신호에 기초하여 상기 워치독 타이머에 게이트 신호를 출력하는 앤드게이트;를 포함한다.
상기 워치독 제어부는, 상기 워치독 타이머의 동작 정지 상태에 대응하는 오프상태 워치독 출력신호를 디스에이블 워치독 제어신호와 매핑하고, 상기 워치독 타이머의 정상 동작에 대응하는 정상상태 워치독 출력신호를 제2 인에이블 워치독 제어신호와 매핑하고, 상기 오프상태 및 상기 정상상태 워치독 출력신호를 제외한 상기 워치독 타이머의 모든 상태에 대응하는 기타상태 워치독 출력신호를 상기 제2 인에이블 워치독 제어신호와 매핑할 수 있다.
상기 워치독 타이머가 정상 동작하는 경우, 상기 워치독 타이머는 상기 정상상태 워치독 출력신호를 출력하고, 상기 워치독 제어부는, 상기 정상상태 워치독 출력신호에 매칭된 상기 제2 인에이블 워치독 제어신호를 출력하고, 상기 앤드게이트는 상기 워치독 타이머를 정상 동작시키는 제3 인에이블 게이트 신호를 출력할 수 있다.
상기 워치독 타이머는 상기 전달받은 제3 인에이블 게이트 신호에 기초하여 제1 리셋 요청 신호를 출력하고, 상기 워치독 타이머로부터의 제1 리셋 요청 신호에 기초하여 리셋 신호를 출력하는 리셋 신호 발생부를 더 포함하되, 상기 파워온리셋부는, 전원 인가 후 소정 시간이 경과하는 경우, 상기 리셋 신호 발생부에 제2 리셋 요청 신호를 출력할 수 있다.
상기 파워온리셋부는, 상기 제2 리셋 요청 신호를 출력하는 경우, 상기 워치독 타이머에 상기 제1 인에이블 신호를 출력할 수 있다.
상기 워치독 타이머에 클럭 정보를 제공하는 클럭 제공부를 더 포함하되, 상기 클럭 제공부는, 소정 전원을 인가받는 경우, 상기 워치독 타이머에 제4 인에이블 신호를 출력할 수 있다.
인가되는 전압 레벨을 검출하고, 상기 전압 레벨에 기초하여 상기 리셋 신호 발생부에 제3 리셋 요청 신호를 출력하는 브라운 아웃 디텍터를 더 포함할 수 있다.
상기한 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 전자기기는, 비정상 리셋 상태가 발생하는 경우, 시스템의 비정상 상태에 대응하는 워치독 출력신호를 출력하는 워치독 타이머; 상기 시스템의 비정상 상태에 대응하는 워치독 출력신호에 기초하여 인에이블 정보를 갖는 워치독 제어신호를 출력하는 워치독 제어부; 전원 인가 후 소정 시간이 경과하는 경우, 제1 인에이블 신호를 출력하는 파워온리셋부; 및 상기 인에이블 정보를 갖는 워치독 제어신호 및 상기 제1 인에이블 신호에 기초하여 워치독 타이머를 정상 동작하도록 하는 게이트 신호를 출력하는 앤드게이트;를 포함한다.
상기 워치독 타이머는 상기 게이트 신호에 기초하여 제1 리셋 요청 신호를 출력하고, 상기 워치독 타이머로부터의 제1 리셋 요청 신호에 기초하여 상기 타겟에 리셋 신호를 출력하는 리셋 신호 발생부를 더 포함하되, 상기 파워온리셋부는 전원 인가 후 소정 시간이 경과하는 경우, 상기 리셋 신호 발생부에 제2 리셋 요청 신호를 출력할 수 있다.
상기 파워온리셋부는, 상기 제2 리셋 요청 신호를 출력하는 경우, 상기 워치독 타이머에 상기 제1 인에이블 신호를 출력할 수 있다.
본 발명에 의하면, 불특정한 외부요인(Noise등)으로 중앙 처리 장치 및 워치독 타이머가 기능 불량 상태(비정상 상태)에 빠지는 경우라고 하더라도, 시스템 내부적으로 리셋을 발생시켜 비정상 상태를 복구할 수 있다.
또한, 중앙 처리 장치 및 워치독 타이머의 기능 불량 상태에서 발생할 수 있는 배터리 방전 현상을 억제할 수 있는 전자기기를 제공하고자 한다.
도 1은 본 발명의 일 실시예에 의한 전자기기의 블록도이다.
도 2는 본 발명의 다른 실시예에 의한 전자기기의 블록도이다.
도 3은 전자기기에 인가되는 전압 레벨에 따른 브라운 아웃 디텍터의 출력 신호 파형, 파워온리셋부의 출력 신호 파형을 나타낸 도면이다.
도 4는 전자기기에 인가되는 전압 레벨에 따른 고전압 검출기의 출력 신호 파형을 나타낸 도면이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 구성요소에 대한 접미사 "모듈", "유닛" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 의한 전자기기의 블록도이며, 도 2는 본 발명의 다른 실시예에 의한 전자기기의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 전자기기는 브라운 아웃 디텍터(10), 파워온 리셋부(20), 워치독 타이머(30), 워치독 제어부(40), 앤드게이트(50) 중앙처리장치(60), 리셋 신호 발생부(70), 클럭 제공부(80)를 포함할 수 있다.
설명의 편의를 위하여, 본 실시예에서는 리셋 신호 발생부(70)가 중앙처리장치(60)에 리셋 신호를 출력하는 것으로 가정하였다. 리셋 신호 발생부(70)는 상기 중앙처리장치(60)뿐만 아니라 소정의 시스템온칩(System on Chip, SoC) 등에도 리셋 신호를 출력 할 수 있다.
따라서, 리셋 신호 발생부(70)가 리셋 신호를 출력하는 대상을 타겟이라고 정의하기로 한다.
브라운 아웃 디텍터(Brown Out Detector, BOD)는 전자기기에 인가되는 전압레벨을 검출하고, 전압 레벨에 기초하여 리셋 신호 발생부(70)에 리셋 요청 신호(S3)를 출력할 수 있다.
구체적으로, 브라운 아웃 디텍터(10)는 전자기기에 소정 전압 레벨 이상의 전압이 인가되는 경우, 리셋 신호 발생부(70)에 리셋 요청 신호(S3)를 출력할 수 있다.
브라운아웃 디텍터(10)에 의하여 전자기기는 정상전압에서 동작할 수 있다.
도 3은 전자기기에 인가되는 전압 레벨에 따른 브라운 아웃 디텍터의 출력 신호 파형, 파워온리셋부의 출력 신호 파형을 나타낸 도면이다.
여기서, 도 3(a)는 전자기기에 인가되는 전압 레벨 파형을 나타낸 도면. 도 3(b)는 전자기기에 인가되는 전압 레벨에 따른 브라운 아웃 디텍터의 출력 신호 파형을 나타낸 도면, 그리고 도 3(c)는 전자기기에 인가되는 전압 레벨에 따른 파워온리셋부의 출력 신호 파형을 나타낸 도면이다.
도 3(a), (b)를 참조하면, 전자기기에 소정 전압 레벨(BOD level) 이하의 전압이 인가되는 경우, 브라운 아웃 디텍터(10)는 전자기기의 구동을 제한할 수 있다(제한 구간).
전자기기에 소정 전압 레벨(BOD level) 이상의 전압이 인가되는 경우, 브라운 아웃 디텍터(10)는 전자기기의 구동 제한을 해제할 수 있다(해제 구간).
즉, 본 발명의 일 실시예에 의한 브라운아웃 디텍터(10)는 제한 구간에서 해제 구간으로 변경되는 지점에서 상기 리셋 신호 발생부(70)에 리셋요청 신호(S1)를 출력할 수 있다.
이와 같이, 본 발명의 일 실시예에 의한 전자기기는, 소정 전압 레벨 이하에서 브라운 아웃 디텍터(10)에 의하여 구동이 제한된다.
파워온리셋부(Power On Reset, POR)는 전자기기에 전원이 인가되고 소정 시간이 경과한 후, 리셋 요청 신호(S2)를 출력할 수 있다. 파워온리셋부(20)를 구비한 전자기기는 파워온리셋부(20)에 의한 리셋 요청 신호(S3)에 의하여 구동 초기에 리셋이 수행될 수 있다.
대부분의 시스템은 전원이 인가된 직후에 정확히 지정된 상태로 동작을 하는 것이 바람직하다.
파워온리셋부(20)에 의하여 전자기기에 인가된 전원이 안정화 된 이후 리셋 동작이 수행되고, 전자기기는 지정된 상태로 동작할 수 있다.
도 3(a), (c)를 참조하면, 파워온리셋부(20)는 전자기기에 전압이 인가된 후 소정 기간 동안 상기 전자기기의 구동을 제한할 수 있다(제한 구간).
전자기기에 전압이 인가되고 소정 기간이 경과한 이후(예컨대, 수 ms), 파원온리셋부(20)는 전자기기의 구동 제한을 해제할 수 있다(해제 구간).
즉, 본 발명의 일 실시예에 의한 파워온리셋부(20)는 제한 구간에서 해제 구간으로 변경되는 지점에서 리셋 신호 발생부(70)에 리셋 요청 신호(S2)를 출력할 수 있다.
이와 같이, 본 발명의 일 실시예에 의한 전자기기는, 파워온리셋부(20)에 의하여 전원이 인가된 후 소정 기간 동안 구동이 제한된다.
파워온리셋부(20)는 워치독 타이머(30)에 인에이블 신호(E1)를 출력할 수 있다. 인에이블 신호(E1)는 워치독 타이머(30)를 정상 구동시키기 위한 신호를 의미할 수 있다.
전자기기에 정상 전압이 인가되고 상기 정상 전압이 안정화되는 경우, 파워온리셋부(20)는 항상 정상 동작할 수 있다.
따라서, 워치독 타이머(30)는 파워온리셋부(20)에 의한 인에이블 신호(E1)에 기초하여 구동되므로 타겟의 기능 불량(malfunction) 여부와 무관하게, 정상적으로 동작할 수 있다.
또, 일 실시예에 의하면, 파워온리셋부(20)는 리셋 요청 신호(S2)를 출력하는 경우, 워치독 타이머(30)에 인에이블 신호(E1)를 출력할 수 있다.
워치독 타이머(30)는 시스템의 상태를 감시하고 시스템의 상태를 복구하기 위하여 사용되는 구성이다. 즉, 타겟이 오동작을 하고 상기 타겟이 스스로 정상 상태로 복구할 수 없는 경우에, 워치독 타이머(30)는 타겟을 리셋시킬 수 있다.
이를 위하여, 워치독 타이머(30)는 타겟에 의하여 일정 주기로 갱신될 수 있다. 워치독 타이머(30)가 일정 주기 내에 타겟로부터의 클리어 신호(갱신 신호)를 수신하지 못하는 경우, 워치독 타이머(30)는 리셋 요청 신호(S1)를 출력할 수 있다.
다시 말해, 상기 워치독 타이머(30)는 타겟으로부터의 응답 대기 기간이 초과하는 경우 리셋 요청 신호(S1)를 출력할 수 있다.
한편, 워치독 타이머(30)는 복수 개의 제어 로직(예건대, 플립플롭)을 포함할 수 있고, 상기 플립플롭은 워치독 출력신호를 출력할 수 있다.
워치독 출력신호의 종류는 정상상태(D1), 오프(OFF)상태(D2) 그리고 기타상태(D3)로 분류할 수 있다. 정상상태(D1)는 워치독 타이머(30)가 정상적인 기능 수행이 가능함을 의미한다.
오프상태(D2)는 시스템 개발이나 소프트웨어 업그레이드와 같은 특수한 상황에서, 일정시간 동안 워치독 타이머(30)를 중지하여야 할 필요가 있는 경우 출력되는 신호이다.
만약, 외부 노이즈, ESD 등이 인가되어 전원 전압보다 리셋 신호가 빠른 상태(비정상 리셋 상태)가 발생하면, 워치독 타이머(30)는 기능 불량(malfunction) 상태에 빠질 수 있다. 또한, 워치독 타이머(30)을 구성하는 플립플롭은 불확실 상태(Unknown)가 되어 올바른 출력을 할 수 없다.
이러한 비정상 리셋 상태가 발생하는 경우 상기 플립플롭에서는 기타상태(D3)를 출력한다.
워치독 제어부(40)는 전달받은 워치독 출력신호를 워치독 제어신호와 매핑(mapping)하는 작업을 수행한다. 여기서 워치독 제어신호의 종류는 인에이블(enable) 의미하는 “1” 및 디스에이블(disable) 의미하는 “0”으로 분류할 수 있다.
즉, 워치독 제어부(40)는 워치독 출력신호 중 정상상태(D1) 및 기타상태(D3)를 임의의 제1 영역에 할당하고, 상기 제1 영역을 워치독 제어신호 “1”과 매핑할 수 있다.
그리고 워치독 타이머(30)를 중지해야 하는 특수한 상황에서, 워치독 제어부(40)는 전달받은 오프상태(D2)를 임의의 제2 영역에 할당하고 상기 제2 영역을 워치독 제어신호 “0”과 매핑할 수 있다. 오프상태(D2)에 해당하는 유형은 사용자에 의하여 인위적으로 설정하는 것이 가능하다.
< 표1 >
Figure pat00001
표 1을 참조하면, 8비트(bit) 크기의 워치독 출력신호를 가정할 수 있다. 사용자가 워치독 출력신호 “10101010”를 오프상태(D2)로 지정한 경우, “10101010” 를 입력 받은 워치독 제어부(40)는 워치독 제어신호 “0”을 출력한다.
그러나 정상상태(D1)의 “11111111”를 입력 받는 경우 또는 그 외 기타 나머지 모든 8비트 입력에 해당하는 기타상태(D3)를 입력 받는 경우, 워치독 제어부(40)는 “1”을 출력할 수 있다.
따라서, 사용자가 특수한 상황으로 지정한 경우(오프상태)가 아닌 한 워치독 제어부(40)는 항상 워치독 제어신호 “1”을 출력한다.
앤드게이트(50)는 파워온리셋부(20)에 의한 인에이블 신호(E1) 및 워치독 제어부(40)에서 전달받은 워치독 출력신호를 입력값으로 하여 워치독 타이머(30)를 인에이블 또는 디스에이블 시킬 수 있다.
상기 앤드게이트(50)는 입력값 모두가 “1”인 경우에만 인에이블 신호(E3)을 출력하여 워치독 타이머(30)를 동작시킬 수 있다. 여기서 인에이블 신호(E1)는 전원 인가 후 소정 시간이 경과하면 파워온리셋부(20)에서 출력되므로, 항상 “1”이다.
따라서, 워치독 제어신호가 “1”인 경우에는, 앤드게이트(50)가 인에이블 신호(E3)을 출력하여 워치독 타이머(30)를 동작시킬 수 있다. 워치독 제어신호가 “0”인 경우, 앤드게이트(50)는 디스에이블 신호(“0”)를 출력하므로 워치독 타이머(30)는 동작하지 아니한다.
인에이블 신호(E3)를 입력 받은 워치독 타이머(30)는 기능 불량 상태를 벗어나 정상 상태가 된다. 결국, 워치독 타이머(30)는 일정 시간 경과되면 리셋 요청 신호(S1)를 리셋 신호 발생부(70)에 출력할 수 있다.
본 발명의 일 실시예에 따라, 전원 전압보다 리셋 신호가 빨라져 정상적인 리셋이 안 걸리는 경우(워치독 타이머(30)가 정상적인 리셋 요청 신호(S1)를 출력할 수 없는 특수한 상황)가 발생하면, 플립플롭에서 기타상태(D3)를 워치독 제어부(40)에 전달한다.
이때 워치독 제어부(40)는 기타상태(D3)와 매핑된 “1”을 출력한다. 그리고 앤드게이트(50)가 상기 “1”을 입력 받으면 인에이블 신호(E3)을 출력하여 워치독 타이머(30)를 정상적으로 동작시킬 수 있다.
본 발명의 일 실시예에 의한 전자기기는 사용자에 의해 지정된 오프상태(D2) 이외에는 항상 정상 동작하는 워치독 타이머(30)를 구비한다.
클럭 제공부(80)는 워치독 타이머(30)에 클럭 정보를 제공할 수 있고, 워치독 타이머(30)는 상기 클럭 정보에 기초하여 갱신 주기를 판별할 수 있다.
한편, 상기 클럭 제공부(80)는 상기 워치독 타이머(30)에 인에이블 신호(E4)를 출력할 수 있다.
전자기기에 정상 전압이 인가되고 상기 정상 전압이 안정화되는 경우, 클럭 제공부(80)는 항상 정상 동작할 수 있다. 또한, 클럭 제공부(80)는 소정 전원을 인가받는 경우, 워치독 타이머(30)에 인에이블 신호(E4)를 출력할 수 있다.
따라서, 워치독 타이머(30)는 클럭 제공부(80)에 의한 인에이블 신호(E4)에 기초하여 구동되므로 타겟의 기능 불량(malfunction) 여부와 무관하게, 정상적으로 동작할 수 있다.
이와 같이 본 발명의 일 실시예에 의하면, 정상적인 상태에서 워치독 타이머(30)는 파워온리셋부(20) 또는 클럭 제공부(80)에 의하여 인에이블 신호(E1, E4)를 수신받고, 상기 인에이블 신호(E1, E4)에 의하여 구동될 수 있다.
따라서, 타겟이 기능 불량(malfunction) 상태에 빠지는 경우라고 하더라도 워치독 타이머(30)는 정상적으로 인에이블 신호(E1, E4)를 수신하고 기능을 제대로 수행할 수 있다.
결국, 워치독 타이머(30)는 기능 불량(malfunction) 상태에 빠진 타겟에 리셋 신호가 인가되도록 하여 상기 타겟을 복구할 수 있다.
도 2를 참고하면, 본 발명의 일 실시예에 의한 전자기기는 고전압 검출기(90)및 파워 클램핑부(100)를 더 포함할 수 있다.
파워 클램핑부(100)는 전자기기에 인가되는 전압 레벨을 제한할 수 있다.
구체적으로, 상기 파워 클램핑부(100)는 전자기기에 정격 전압 이상의 전압이 인가될 시에 정격 전압 내로 전압을 제한하고, 서지(surge) 전류를 빼주어 회로를 보호할 수 있다.
고전압 검출기(90)는 인가되는 전압 레벨을 검출하고, 전압 레벨이 위험 범위에서 안정 범위로 진입하는 경우, 리셋 신호 발생부(70)에 리셋 요청 신호(S4)를 출력할 수 있다.
한편, 고전압 검출기(90)는 파워 클램핑부(100)로부터 전압 레벨 정보를 획득할 수 있다.
도 4는 전자기기에 인가되는 전압 레벨에 따른 고전압 검출기의 출력 신호 파형을 나타낸 도면이다.
도 4을 참조하면, 전자기기에 소정 전압 레벨(High Power Supply Level) 이상의 전압(위험 범위)이 인가되는 경우, 고전압 검출기(90)는 전자기기의 구동을 제한할 수 있다(제한 구간).
전자기기에 소정 전압 레벨(High Power Supply Level) 이하의 전압(안전 범위)이 인가되는 경우, 고전압 검출기(90)는 전자기기의 구동 제한을 해제할 수 있다(해제 구간).
즉, 본 발명의 다른 실시예에 의한 고전압 검출기(90)는 제한 구간에서 해제 구간으로 변경되는 지점에서 상기 리셋 신호 발생부(70)에 리셋 요청 신호(S4)를 출력할 수 있다.
이와 같이, 본 발명의 다른 실시예에 의한 전자기기는, 소정 전압 레벨 이상에서 고전압 검출기(90)에 의하여 구동이 제한된다.
리셋 신호 발생부(70)는 브라운 아웃 디텍터(10), 파워온리셋부(20), 워치독 타이머(30) 및 고전압 검출기(70)로부터의 리셋 요청 신호(S3, S2, S1. S4)에 기초하여 타겟에 리셋 신호를 출력할 수 있다.
본 발명의 일 실시예에 의한 전자기기는, 중앙 처리 장치(타겟)가 기능 불량(malfunction) 상태에 빠지는 경우라고 하더라도, 워치독 타이머(30)가 올바르게 구동될 수 있다.
또한, 본 발명의 일 실시예에 의한 전자기기는. 외부 요인에 의해 중앙 처리 장치(타겟) 및 워치독 타이머(30)가 일시적으로 기능 불량 상태에 빠지더라도 워치독 제어부(40)가 워치독 타이머(30)를 정상적으로 동작시킬 수 있다. 기능 불량 상태에서 정상상태로 돌아온 워치독 타이머(30)는 정상적인 리셋을 발생시켜 시스템을 복구할 수 있다.
그리고 본 발명의 일 실시예에 의한 전자기기는 다양한 비정상전압 상황(ESD, Low Voltage, Noise injection)에서 다양한 방법을 통하여 정상적으로 시스템을 복구할 수 있다.
이와 같이, 본 발명의 일 실시예에 의한 전자기기는, 이상 전압 발생 후에 정상 전압으로 회복되는 경우, 리셋 신호에 의하여 항상 정상 동작 재부팅 가능하도록 제어될 수 있다. 따라서 상기 전자기기는, 이상 전압 상황에서도 시스템이 오류에 빠지지 않고 전원 전압이 안정화되면 항상 정상 기능을 수행할 수 있다.
상술한 본 발명의 실시예에 따른 방법은, 서로 개별적으로 또는 조합되어 이용할 수 있다. 또, 각 실시예를 구성하는 단계들은 다른 실시예를 구성하는 단계들과 개별적으로 또는 조합되어 이용될 수 있다.
또, 이상에서 설명한 방법은 예를 들어, 소프트웨어, 하드웨어 또는 이들의 조합된 것을 이용하여 컴퓨터 또는 이와 유사한 장치로 읽을 수 있는 기록매체 내에서 구현될 수 있다.
하드웨어적인 구현에 의하면, 지금까지 설명한 방법들은 ASICs (application specific integrated circuits), DSPs (digital signal processors), DSPDs (digital signal processing devices), PLDs (programmable logic devices), FPGAs (field programmable gate arrays, 프로세서(processors), 제어기(controllers), 마이크로 컨트롤러(micro-controllers), 마이크로 프로세서(microprocessors), 기타 기능 수행을 위한 전기적인 유닛 중 적어도 하나를 이용하여 구현될 수 있다.
소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 상기 소프트웨어 모듈들 적절한 프로그램 언어로 쓰여진 소프트웨어 코드로 구현될 수 있다. 상기 소프트웨어 코드는 저장부에 저장될 수 있고, 프로세서에 의해 실행될 수 있다.
또한, 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
10: 브라운 아웃 디텍터
20: 파워온리셋부
30: 워치독 타이머
40: 워치독 제어부
50: 앤드게이트
60: 중앙처리장치
70: 리셋 신호 발생부
80: 클럭 제공부
90: 고전압 검출기
100: 파워 클램핑부

Claims (10)

  1. 시스템 상태 정보를 갖는 워치독 출력신호를 출력하는 워치독 타이머;
    상기 워치독 출력신호에 기초하여 워치독 제어신호를 출력하는 워치독 제어부;
    전원 인가 후 소정 시간이 경과하는 경우, 제1 인에이블 신호를 출력하는 파워온리셋부; 및
    상기 워치독 제어신호 및 상기 제1 인에이블 신호에 기초하여 상기 워치독 타이머에 게이트 신호를 출력하는 앤드게이트;
    를 포함하는 전자기기.
  2. 제 1 항에 있어서, 상기 워치독 제어부는,
    상기 워치독 타이머의 동작 정지 상태에 대응하는 오프상태 워치독 출력신호를 디스에이블 워치독 제어신호와 매핑하고,
    상기 워치독 타이머의 정상 동작에 대응하는 정상상태 워치독 출력신호를 제2 인에이블 워치독 제어신호와 매핑하고,
    상기 오프상태 및 상기 정상상태 워치독 출력신호를 제외한 상기 워치독 타이머의 모든 상태에 대응하는 기타상태 워치독 출력신호를 상기 제2 인에이블 워치독 제어신호와 매핑하는 전자기기.
  3. 제 2항에 있어서,
    상기 워치독 타이머가 정상 동작하는 경우, 상기 워치독 타이머는 상기 정상상태 워치독 출력신호를 출력하고,
    상기 워치독 제어부는, 상기 정상상태 워치독 출력신호에 매칭된 상기 제2 인에이블 워치독 제어신호를 출력하고,
    상기 앤드게이트는 상기 워치독 타이머를 정상 동작시키는 제3 인에이블 게이트 신호를 출력하는 전자기기.
  4. 제 3 항에 있어서,
    상기 워치독 타이머는 상기 전달받은 제3 인에이블 게이트 신호에 기초하여 제1 리셋 요청 신호를 출력하고,
    상기 워치독 타이머로부터의 제1 리셋 요청 신호에 기초하여 리셋 신호를 출력하는 리셋 신호 발생부를 더 포함하되,
    상기 파워온리셋부는,
    전원 인가 후 소정 시간이 경과하는 경우, 상기 리셋 신호 발생부에 제2 리셋 요청 신호를 출력하는 전자기기.
  5. 제 4 항에 있어서, 상기 파워온리셋부는,
    상기 제2 리셋 요청 신호를 출력하는 경우, 상기 워치독 타이머에 상기 제1 인에이블 신호를 출력하는 전자기기.
  6. 제 4 항에 있어서,
    상기 워치독 타이머에 클럭 정보를 제공하는 클럭 제공부를 더 포함하되,
    상기 클럭 제공부는,
    소정 전원을 인가받는 경우, 상기 워치독 타이머에 제4 인에이블 신호를 출력하는 전자기기.
  7. 제 4 항에 있어서,
    인가되는 전압 레벨을 검출하고, 상기 전압 레벨에 기초하여 상기 리셋 신호 발생부에 제3 리셋 요청 신호를 출력하는 브라운 아웃 디텍터를 더 포함하는 전자기기.
  8. 비정상 리셋 상태가 발생하는 경우, 시스템의 비정상 상태에 대응하는 워치독 출력신호를 출력하는 워치독 타이머;
    상기 시스템의 비정상 상태에 대응하는 워치독 출력신호에 기초하여 인에이블 정보를 갖는 워치독 제어신호를 출력하는 워치독 제어부;
    전원 인가 후 소정 시간이 경과하는 경우, 제1 인에이블 신호를 출력하는 파워온리셋부; 및
    상기 인에이블 정보를 갖는 워치독 제어신호 및 상기 제1 인에이블 신호에 기초하여 워치독 타이머를 정상 동작하도록 하는 게이트 신호를 출력하는 앤드게이트;
    를 포함하는 전자기기.
  9. 제 8 항에 있어서,
    상기 워치독 타이머는 상기 게이트 신호에 기초하여 제1 리셋 요청 신호를 출력하고,
    상기 워치독 타이머로부터의 제1 리셋 요청 신호에 기초하여 상기 타겟에 리셋 신호를 출력하는 리셋 신호 발생부를 더 포함하되,
    상기 파워온리셋부는,
    전원 인가 후 소정 시간이 경과하는 경우, 상기 리셋 신호 발생부에 제2 리셋 요청 신호를 출력하는 전자기기.
  10. 제 9 항에 있어서, 상기 파워온리셋부는,
    상기 제2 리셋 요청 신호를 출력하는 경우, 상기 워치독 타이머에 상기 제1 인에이블 신호를 출력하는 전자기기.
KR20130114744A 2013-09-26 2013-09-26 전자기기 KR20150034540A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130114744A KR20150034540A (ko) 2013-09-26 2013-09-26 전자기기
EP20140275093 EP2860634A1 (en) 2013-09-26 2014-04-24 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130114744A KR20150034540A (ko) 2013-09-26 2013-09-26 전자기기

Publications (1)

Publication Number Publication Date
KR20150034540A true KR20150034540A (ko) 2015-04-03

Family

ID=50736003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130114744A KR20150034540A (ko) 2013-09-26 2013-09-26 전자기기

Country Status (2)

Country Link
EP (1) EP2860634A1 (ko)
KR (1) KR20150034540A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013648A (ko) * 2017-07-31 2019-02-11 주식회사 엘지화학 자가 진단이 가능한 워치독 모니터링 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105677414A (zh) * 2016-01-06 2016-06-15 无锡中太服务器有限公司 一种在Hostboot中实现双启动的方法
KR20200114757A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 키리스 리셋을 위한 방법 및 이를 위한 전자 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754462A (en) * 1988-12-09 1998-05-19 Dallas Semiconductor Corporation Microprocessor auxiliary with ability to be queried re power history
US5528756A (en) * 1995-01-30 1996-06-18 Elsag International N.V. Method and apparatus for performing supervisory functions in digital systems and obtaining diagnostics thereof
JP5951429B2 (ja) * 2012-02-01 2016-07-13 ルネサスエレクトロニクス株式会社 ウォッチドッグ回路、電源ｉｃ、及びウォッチドッグ監視システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013648A (ko) * 2017-07-31 2019-02-11 주식회사 엘지화학 자가 진단이 가능한 워치독 모니터링 시스템

Also Published As

Publication number Publication date
EP2860634A1 (en) 2015-04-15

Similar Documents

Publication Publication Date Title
US9542267B2 (en) Enhanced recovery mechanisms
US6274949B1 (en) Back-up power accessory for a computer
US9836104B2 (en) Power sequencing by slave power sequencers sharing a command bus
EP3198725B1 (en) Programmable ic with safety sub-system
CN106326061B (zh) 高速缓存数据处理方法及设备
US8935558B2 (en) Overclocking module, a computer system and a method for overclocking
US9594414B2 (en) Auxiliary power shutdown
US20150362982A1 (en) Server system and cluster system using the same
US20150153796A1 (en) System and method for protecting power supply
US10788872B2 (en) Server node shutdown
US8782444B2 (en) Circuit protection system and method for a circuit utilizing chip type power supply
KR20150034540A (ko) 전자기기
TWI602059B (zh) 伺服器節點關機技術
US9436248B2 (en) Data processing system with protocol determination circuitry
US8856560B2 (en) Settings based on output powered by low power state power rail
US11157060B2 (en) Systems and methods for chassis-level persistent memory sequencing and safety
EP3183662B1 (en) Sub-system power management control
JP2012073928A (ja) コンピュータのリセット方法およびコンピュータ
US8826056B2 (en) Circuit protection system and method
KR20150014223A (ko) 전자기기
US11294441B2 (en) Simplifying power sequencing for integrated circuits
US10921875B2 (en) Computer system, operational method for a microcontroller, and computer program product
US20060221751A1 (en) Memory power supply backup system
US11966596B2 (en) Method of power management using an expander for a storage system
US11863721B2 (en) Image forming apparatus for supplying power to a first controller based on detection of an abnormality in a second controller

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application