CN113127275A - 电子装置及其测试模式启用方法 - Google Patents

电子装置及其测试模式启用方法 Download PDF

Info

Publication number
CN113127275A
CN113127275A CN202011592262.3A CN202011592262A CN113127275A CN 113127275 A CN113127275 A CN 113127275A CN 202011592262 A CN202011592262 A CN 202011592262A CN 113127275 A CN113127275 A CN 113127275A
Authority
CN
China
Prior art keywords
key
comparison
test
electronic device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011592262.3A
Other languages
English (en)
Inventor
刘则言
袁国元
张佑任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN113127275A publication Critical patent/CN113127275A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种电子装置及其测试模式启用方法。电子装置包括多个外围组件、闪存、密钥比对电路及测试模式电路。闪存提供比对密钥。密钥比对电路用以比对比对密钥及进入密钥，以反应于比对结果提供测试进入信号。测试模式电路反应于测试进入信号测试这些外围组件。

Description

电子装置及其测试模式启用方法
技术领域
本发明涉及一种电子装置，且特别是涉及一种电子装置及其测试模式启用方法。
背景技术
近年来，电子装置的测试模式是由输入输出接口(例如通用型的输入输出(GPIO))输入特定的数据且判断所输入的数据是否为进入密钥(Entry Key)来判断是否进入测试模式。然而，为了避免客户使用输入输出接口时误入测试模式进而影响芯片的行为，进入密钥会被设计成复杂度高、位数多且不容易随机进入的形式。但是，这样的操作模式同时提升了量测人员进入测试模式的困难度。此外，操作人员进入测试模式后必须将复位接脚的电压状态维持在复位状态下，才能使处理器(例如中央处理单元(CPU))不参与，进而能够使用测试模式进行量测。因此，如何使测试模式可以更简易的进入但不会被使用者误入则成为设计电子装置的一个重点。
发明内容
本发明是针对一种电子装置及其测试模式启用方法，可简化启用测试模式的流程且可避免电子装置的测试模式被用户所开启。
根据本发明的实施例，电子装置包括多个外围组件、闪存、密钥比对电路及测试模式电路。闪存提供比对密钥。密钥比对电路用以比对比对密钥及进入密钥，以反应于比对结果提供测试进入信号。测试模式电路反应于测试进入信号测试这些外围组件。
根据本发明的实施例，电子装置的测试模式启用方法包括下列步骤。自闪存提供比对密钥。通过密钥比对电路比对比对密钥及进入密钥。通过密钥比对电路反应于比对密钥及进入密钥的比对结果提供测试进入信号，以通过测试模式电路反应于测试进入信号测试多个外围组件。
基于上述，本发明实施例的电子装置及其测试模式启用方法，通过比对来自闪存的比对密钥及进入密钥来决定电子装置是否进入测试模式，并且通过电子装置的自动决定是否进入测试模式而没有数据输入的动作，可简化启用测试模式的流程且可避免电子装置的测试模式被用户所开启。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为依据本发明一实施例的电子装置的系统示意图。
图2为依据本发明一实施例的电子装置的测试模式启用方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
图1为依据本发明一实施例的电子装置的系统示意图。请参照图1，在本实施例中，电子装置100包括电源电路110、闪存120、处理器130、密钥比对电路140、测试模式电路150及多个外围组件160、170。外围组件160、170至少包括压控振荡器、稳压器或输出输入电路等。
电源电路110耦接至闪存120、处理器130及密钥比对电路140。闪存120耦接至处理器130、密钥比对电路140、测试模式电路150及多个外围组件160、170。并且，密钥比对电路140耦接至测试模式电路150。
在本实施例中，电子装置100反应于电源启动信号Pon而启动，并且接着进入初始化期间，其中电源启动信号Pon可以由电子装置100的输入接口(例如按键、触控键、开关等)。进一步来说，电源电路110反应于电源启动信号Pon至少提供系统电压Vdd至闪存120，并且闪存120反应于接收系统电压Vdd启动初始化程序。
在初始化期间中，电源电路110会控制处理器130的复位接脚处于复位状态，例如电源电路110可提供为逻辑低准位或逻辑准位“0”的复位信号HRESETn至处理器130的复位接脚。
在初始化程序中，闪存120依序提供多个初始化参数DPc、DP1、DP2、DPT至处理器130、外围组件160、170及测试模式电路150，以依序设定处理器130、外围组件160、170及测试模式电路150的操作模式及操作状态。
在初始化程序之后，亦即初始化期间之后，闪存120会读取存储于其密钥区域Mek的比对密钥Kcp，并且将比对密钥Kcp提供至密钥比对电路140。密钥比对电路140用以比对比对密钥Kcp及进入密钥Ken，以反应于比对密钥Kcp及进入密钥Ken的比对结果决定是否提供测试进入信号Ten至电源电路110及测试模式电路150，亦即决定是否进入测试模式。举例来说，当比对密钥Kcp相同于进入密钥Ken时，密钥比对电路140可提供测试进入信号Ten；当比对密钥Kcp不同于进入密钥Ken时，密钥比对电路140可不提供测试进入信号Ten。
接着，测试模式电路150可反应于接收到测试进入信号Ten测试外围组件160、170，并且电源电路110可反应于接收到测试进入信号Ten使处理器130的复位接脚维持于复位状态，以避免处理器130的运作妨碍外围组件160、170的测试，且不需要电子装置100的外部信号的输入。另一方面，测试模式电路150可反应于未接收到测试进入信号Ten而不测试外围组件160、170，并且电源电路110可反应于未接收到测试进入信号Ten使处理器130的复位接脚从复位状态中释放，亦即使处理器130的复位接脚从复位状态改变至使能状态(例如为逻辑高准位或逻辑准位“1”)，以使处理器130开始运作。
举例来说，当电子装置100的主要组件(例如电路系统)完成后，可将比对密钥Kcp预设为相同于进入密钥Ken，以在工厂端中会使电子装置100开机后会自行进入测试模式，而电子装置100的测试会执行至电子装置100被关机。接着，在完成测试后，可将比对密钥Kcp改变为不同于进入密钥Ken(例如抹除或重新写入密钥区域Mek)，以使用户在启动电子装置100后不会进入测试模式。
依据上述，在本发明实施例中，通过初始化期间(亦即初始化程序)之后安插比对比对密钥Kcp及进入密钥Ken的步骤(或动作)来决定电子装置100是否进入测试模式，并且通过电子装置100的自动决定是否进入测试模式而没有数据输入的动作，可简化启用测试模式的流程且可避免电子装置100的测试模式被用户所开启。
在本发明实施例中，闪存120中存储初始化参数DPc、DP1、DP2、DPT的区域及存储比对密钥Kcp的区域(亦即密钥区域Mek)可以是系统专用，亦即存储初始化参数DPc、DP1、DP2、DPT的区域及密钥区域Mek对用户而言是不可见，藉此可避免使用者在工厂端之外启用测试模式。
在本发明实施例中，进入密钥Ken可以存储于密钥比对电路140中，或者可储于存电子装置100中的任一存储组件(例如闪存120)中，亦即闪存120可依序提供比对密钥Kcp及进入密钥Ken至密钥比对电路140。
在本发明实施例中，在初始化期间之后且密钥比对电路140未提供测试进入信号Ten时，电子装置100会回到开机流程，以恢复所有组件(例如处理器130、外围组件160、170)的电力供应。在完成开机流程后，会进入用户模式，此时处理器130可以自闪存120存取数据Data，以执行由使用者写入闪存120的应用程序。
在本发明实施例中，可在电子装置100中配置控制电路(未绘示)来控制闪存120输出初始化参数DPc、DP1、DP2、DPT、以及比对密钥Kcp的时序，亦即控制电路(未绘示)可依序提供初始化参数DPc、DP1、DP2、DPT、以及比对密钥Kcp所对应的地址至控制闪存120。换言之，控制电路(未绘示)可反应于系统电压Vdd提供初始化参数DPc、DP1、DP2、DPT、以及比对密钥Kcp所对应的地址。在本发明实施例中，控制电路(未绘示)可配置闪存120中。在本发明实施例中，控制电路(未绘示)可反应于系统电压Vdd而启用，并且可反应测试进入信号Ten而禁用。
图2为依据本发明一实施例的电子装置的测试模式启用方法的流程图。请参照图2，在本实施例中，电子装置的电路系统会先上电(步骤S210)，亦即电子装置的电源电路反应于电源启动信号而至少提供系统电压至电路系统。接着，闪存进行初始化(步骤S220)，并且在初始化后，自闪存提供比对密钥(步骤S230)。然后，通过密钥比对电路比对比对密钥及进入密钥(步骤S240)，以通过密钥比对电路反应于比对密钥及进入密钥的比对结果提供测试进入信号。换言之，当比对密钥相同于进入密钥时，亦即步骤S240的判断结果为“是”，密钥比对电路可提供测试进入信号，以使电子装置进入测试模式(步骤S250)；当比对密钥不同于进入密钥时，亦即步骤S240的判断结果为“否”，密钥比对电路可不提供测试进入信号，并且接着执行开机流程，以使电子装置进入用户模式。
在测试模式中，通过测试模式电路反应于测试进入信号测多个外围组件。在开机流程中，至少会确保电力稳定(步骤S260)、释放处理器的复位接脚的复位状态(步骤S270)、以及通过处理器执行使用者所写入的程序代码(步骤S280)。其中，步骤S210至S280的顺序为用以说明，本发明实施例不以此为限。并且，步骤S210至S280的细节可参照图1实施例所示，在此则不再赘述。
综上所述，本发明实施例的电子装置及其测试模式启用方法，通过初始化期间之后安插比对比对密钥及进入密钥的步骤来决定电子装置是否进入测试模式，并且通过电子装置的自动决定是否进入测试模式而没有数据输入的动作，可简化启用测试模式的流程且可避免电子装置的测试模式被用户所开启。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电子装置，其特征在于，包括：
多个外围组件；
闪存，提供比对密钥；
密钥比对电路，用以比对所述比对密钥及进入密钥，以反应于比对结果提供测试进入信号；以及
测试模式电路，反应于所述测试进入信号测试所述多个外围组件。
2.根据权利要求1所述的电子装置，其特征在于，还包括：
处理器，具有复位接脚；以及
电源电路，反应于所述测试进入信号使所述复位接脚维持于复位状态。
3.根据权利要求2所述的电子装置，其特征在于，所述电源电路反应于电源启动信号提供系统电压至所述闪存，并且所述闪存反应于接收所述系统电压启动初始化程序，在所述初始化程序中所述闪存依序提供多个初始化参数至所述处理器、所述多个外围组件及所述测试模式电路。
4.根据权利要求3所述的电子装置，其特征在于，所述比对密钥提供于所述初始化程序之后。
5.根据权利要求2所述的电子装置，其特征在于，当所述比对密钥相同于所述进入密钥时，所述密钥比对电路提供所述测试进入信号，当所述比对密钥不同于所述进入密钥时，所述密钥比对电路不提供所述测试进入信号，并且接着所述电源电路反应于未接到所述测试进入信号释放所述复位接脚的所述复位状态。
6.根据权利要求5所述的电子装置，其特征在于，所述比对密钥预设为相同于所述进入密钥，并且在完成测试后将所述比对密钥改变为不同于所述进入密钥。
7.根据权利要求1所述的电子装置，其特征在于，所述进入密钥存储于所述密钥比对电路中。
8.一种电子装置的测试模式启用方法，其特征在于，包括：
自闪存提供比对密钥；
通过密钥比对电路比对所述比对密钥及进入密钥；以及
通过所述密钥比对电路反应于所述比对密钥及所述进入密钥的比对结果提供测试进入信号，以通过测试模式电路反应于所述测试进入信号测试多个外围组件。
9.根据权利要求8所述的测试模式启用方法，其特征在于，还包括：
通过电源电路反应于所述测试进入信号使处理器的复位接脚维持于复位状态。
10.根据权利要求9所述的测试模式启用方法，其特征在于，还包括：
通过所述电源电路反应于电源启动信号提供系统电压至所述闪存；以及
通过所述闪存反应于接收所述系统电压启动初始化程序，在所述初始化程序中通过所述闪存依序提供多个初始化参数至所述处理器、所述多个外围组件及所述测试模式电路。
CN202011592262.3A 2019-12-30 2020-12-29 电子装置及其测试模式启用方法 Pending CN113127275A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108148312 2019-12-30
TW108148312A TWI736088B (zh) 2019-12-30 2019-12-30 電子裝置及其測試模式啟用方法

Publications (1)

Publication Number Publication Date
CN113127275A true CN113127275A (zh) 2021-07-16

Family

ID=76772244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011592262.3A Pending CN113127275A (zh) 2019-12-30 2020-12-29 电子装置及其测试模式启用方法

Country Status (2)

Country Link
CN (1) CN113127275A (zh)
TW (1) TWI736088B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116520138A (zh) * 2023-06-27 2023-08-01 苏州联芸科技有限公司 芯片测试方法、系统及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787309A (en) * 1996-05-23 1998-07-28 International Business Machines Corporation Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits
US20090315582A1 (en) * 2006-03-02 2009-12-24 Denso Corporation Test mode enable circuit
CN107966644A (zh) * 2017-10-23 2018-04-27 北京中电华大电子设计有限责任公司 一种随机密钥的测试模式保护方法及电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059297A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール
US7814243B2 (en) * 2007-06-01 2010-10-12 Sonics, Inc. Shared storage for multi-threaded ordered queues in an interconnect
WO2018053844A1 (zh) * 2016-09-26 2018-03-29 华为技术有限公司 安全认证方法、集成电路及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787309A (en) * 1996-05-23 1998-07-28 International Business Machines Corporation Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits
US20090315582A1 (en) * 2006-03-02 2009-12-24 Denso Corporation Test mode enable circuit
CN107966644A (zh) * 2017-10-23 2018-04-27 北京中电华大电子设计有限责任公司 一种随机密钥的测试模式保护方法及电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓仲华 等: "《信息系统分析与设计》", 同济大学出版社, pages: 267 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116520138A (zh) * 2023-06-27 2023-08-01 苏州联芸科技有限公司 芯片测试方法、系统及装置
CN116520138B (zh) * 2023-06-27 2023-09-22 苏州联芸科技有限公司 芯片测试方法、系统及装置

Also Published As

Publication number Publication date
TWI736088B (zh) 2021-08-11
TW202125247A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US7983870B2 (en) Integrated circuit and method for determining the operating range of an integrated circuit
US7376825B2 (en) System and method for accessing vital data from memory
US20070101166A1 (en) Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US8935558B2 (en) Overclocking module, a computer system and a method for overclocking
CN113590511B (zh) 一种带宽降速修复方法、装置及电子设备
KR20090030078A (ko) 부트 로딩 동작을 안전하게 수행하기 위한 반도체 메모리장치 및 그것의 부트 로딩 방법
US20090222652A1 (en) Embedded memory protection
US7032106B2 (en) Method and apparatus for booting a microprocessor
US8176281B2 (en) Controlling access to an embedded memory of a microcontroller
US8924769B2 (en) Software burning system and burning control method
US20030236928A1 (en) Detection circuit and method for clearing BIOS configuration memory
US7924651B2 (en) Semiconductor storage device and resetting method for a semiconductor storage device
US20030204790A1 (en) Computer main board on/off testing device, method and system
CN113127275A (zh) 电子装置及其测试模式启用方法
KR100205847B1 (ko) 모드 설정회로를 구비한 정보처리 장치
CN114020682A (zh) 芯片工作模式的控制方法、装置、芯片和存储介质
EP0370493B1 (en) Electric circuit device with an improved cartridge connection circuit
CN112463466A (zh) 电脑测试方法
US6535974B1 (en) Device and method for noninvasive, user replacement of an inoperable boot program
CN113125876A (zh) 一种电子装置
CN111723038B (zh) 一种讯号补偿方法、装置及电子设备和存储介质
CN111694300B (zh) 一种控制板输入输出口自动配置方法及装置
CN109684134B (zh) 用于在多个设备间快速部署固件设定的方法及服务器
CN112989440B (zh) 芯片、处理器驱动方法及电子设备
CN112394769B (zh) 支持不同种类存储器的主机板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination