CN114020682A - 芯片工作模式的控制方法、装置、芯片和存储介质 - Google Patents

芯片工作模式的控制方法、装置、芯片和存储介质 Download PDF

Info

Publication number
CN114020682A
CN114020682A CN202111211357.0A CN202111211357A CN114020682A CN 114020682 A CN114020682 A CN 114020682A CN 202111211357 A CN202111211357 A CN 202111211357A CN 114020682 A CN114020682 A CN 114020682A
Authority
CN
China
Prior art keywords
chip
pin
working mode
switching instruction
pin value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111211357.0A
Other languages
English (en)
Inventor
唐平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aixin Yuanzhi Semiconductor Shanghai Co Ltd
Original Assignee
Aixin Yuanzhi Semiconductor Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aixin Yuanzhi Semiconductor Shanghai Co Ltd filed Critical Aixin Yuanzhi Semiconductor Shanghai Co Ltd
Priority to CN202111211357.0A priority Critical patent/CN114020682A/zh
Publication of CN114020682A publication Critical patent/CN114020682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本申请提出一种芯片工作模式的控制方法、装置、芯片和存储介质，其中，芯片工作模式的控制方法包括：在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值；将IO管脚值锁存入芯片的寄存器；从寄存器中读取IO管脚值；根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。由此，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。

Description

芯片工作模式的控制方法、装置、芯片和存储介质
技术领域
本申请涉及集成电路技术领域，尤其涉及一种芯片工作模式的控制方法、装置、芯片和存储介质。
背景技术
随着集成电路的不断发展，芯片能够实现的功能越来越复杂，在通常情况下，同一个芯片有着多种不同的工作模式，比如：正常工作模式、测试模式、调试模式、存储器烧写模式等。而在芯片使用的过程中，对于不同的应用场景，用户对芯片的功能可能有着不同的需求，因此，需要对芯片的工作模式进行切换，以满足用户的不同需求。
发明内容
本申请第一方面实施例提出一种芯片工作模式的控制方法，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
本申请第二方面实施例提出一种芯片工作模式的控制装置。
本申请第三方面实施例提出一种芯片。
本申请第四方面实施例提出一种计算机可读存储介质。
本申请第一方面实施例提出了一种芯片工作模式的控制方法，包括：在芯片上电之后，接收工作模式切换指令，其中，所述工作模式切换指令包括所述芯片的输入/输出IO(Input or Output)管脚值；将所述IO管脚值锁存入所述芯片的寄存器；从所述寄存器中读取所述IO管脚值；根据所述IO管脚值确定所述芯片的工作模式，并根据所述工作模式启动所述芯片。
根据本申请实施例的芯片工作模式的控制方法，首先在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值，然后将IO管脚值锁存入芯片的寄存器，并从寄存器中读取IO管脚值，最后根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。由此，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
另外，根据本申请上述实施例的芯片工作模式的控制方法还可以具有如下附加的技术特征：
在本申请的一个实施例中，所述在芯片上电之后，还包括将所述芯片内部复位。
在本申请的一个实施例中，所述工作模式切换指令通过以下方式生成：电子设备根据输入信息生成所述工作模式切换指令，或者电子设备通过对所述芯片IO管脚进行上下拉控制，以生成所述工作模式切换指令。
在本申请的一个实施例中，所述的芯片工作模式的控制方法，还包括：在所述芯片内部复位完成后，将所述IO管脚值对应的IO管脚释放，并将所述IO管脚作为所述芯片的通用IO管脚。
本申请第二方面实施例提出了一种芯片工作模式的控制装置，包括：接收模块，用于在芯片上电之后，接收工作模式切换指令，其中，所述工作模式切换指令包括所述芯片的输入/输出IO管脚值；锁存模块，用于将所述IO管脚值锁存入所述芯片的寄存器；读取模块，用于从所述寄存器中读取所述IO管脚值；控制模块，用于根据所述IO管脚值确定所述芯片的工作模式，并根据所述工作模式启动所述芯片。
本申请实施例的芯片工作模式的控制装置，首先在芯片上电之后，通过接收模块接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值，然后通过锁存模块将IO管脚值锁存入芯片的寄存器，并通过读取模块从寄存器中读取IO管脚值，最后通过控制模块根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。由此，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
另外，根据本申请上述实施例的芯片工作模式的控制装置还可以具有如下附加的技术特征：
在本申请的一个实施例中，所述的芯片工作模式的控制装置，还包括：复位模块，用于在所述芯片上电之后，将所述芯片内部复位。
在本申请的一个实施例中，所述工作模式切换指令通过以下方式生成：电子设备根据输入信息生成所述工作模式切换指令，或者电子设备通过对所述芯片IO管脚进行上下拉控制，以生成所述工作模式切换指令。
在本申请的一个实施例中，所述的芯片工作模式的控制装置，还包括：
释放模块，用于在所述芯片内部复位完成后，将所述IO管脚值对应的IO管脚释放，并将所述IO管脚作为所述芯片的通用IO管脚。
本申请第三方面实施例提出了一种芯片，包括前述芯片工作模式的控制装置。
本申请实施例的芯片，通过芯片工作模式的控制装置能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
本申请第四方面实施例提出了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时，实现如前述第一方面实施例所述的芯片工作模式的控制方法。
本申请实施例的计算机可读存储介质，通过存储计算机程序并被处理器执行，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本申请一个实施例的芯片工作模式的控制方法的流程示意图；
图2为根据本申请一个实施例的芯片的控制电路图；以及
图3为根据本申请一个实施例的芯片工作模式的控制装置的方框示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
下面参照附图描述本申请实施例的芯片工作模式的控制方法、装置、芯片和存储介质。
本申请实施例提供的芯片工作模式的控制方法，可以由芯片来执行，该芯片可为计算机CPU(Central Processing Unit，中央处理器)、手机CPU、平板电脑CPU或车载MCU(Microcontroller Unit，微控制单元)等，此处不做任何限定。
图1为根据本申请一个实施例的芯片工作模式的控制方法的流程示意图。
本申请实施例的芯片工作模式的控制方法，可由本申请实施例提供的芯片工作模式的控制装置执行，该装置可配置于芯片中，以实现在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值，并将IO管脚值锁存入芯片的寄存器，以及从寄存器中读取IO管脚值，而后根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片，从而能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
如图1所示，该芯片工作模式的控制方法，可包括：
步骤101，在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令可包括芯片的输入/输出IO管脚值。
其中，芯片的工作模式可包括正常工作模式、测试模式、调试模式、存储器烧写模式等，芯片的IO管脚值可为一个或多个，不同的IO管脚值可对应着不同的工作模式。
为了清楚说明上一实施例，在本申请的一个实施例中，工作模式切换指令可通过以下方式生成：电子设备根据输入信息生成工作模式切换指令，或者电子设备通过对芯片IO管脚进行上下拉控制，以生成工作模式切换指令。
其中，电子设备可为PC(Personal Computer，个人计算机)电脑、平板电脑和掌上电脑等，此处不做任何限定。
具体地，相关人员可预先对芯片的IO管脚进行定义，以确定IO管脚值，并基于该IO管脚值在相关客户端(例如，安装在电脑上的相关软件)创建输入信息，然后通过该客户端将该输入信息发送至电子设备，电子设备接收到该输入信息后，可根据该输入信息生成模式切换指令。
作为一种可能的情况，电子设备可通过外部系统对芯片的IO管脚进行上下拉控制而输入不同的逻辑值，其中，对芯片的IO管脚进行上拉控制可输入逻辑值1，即确定该芯片的IO管脚值为1，对芯片的IO管脚进行下拉控制可输入逻辑值0，即确定该芯片的IO管脚值为0，以此，可确定芯片所有IO管脚的值，而后可基于该芯片的IO管脚值生成工作模式切换指令。
具体地，在芯片上电后，电子设备可将生成的模式切换指令发送至芯片，芯片可接收该工作模式切换指令，并响应于该模式切换指令。
作为一种可能的情况，电子设备可在生成工作模式切换指令之后，将该工作模式切换指令立刻发送至芯片，该芯片在上电后，可第一时间接收到该工作模式切换指令。
步骤102，将IO管脚值锁存入芯片的寄存器。其中，寄存器可为非易失存储器，例如，将该IO管脚值锁存入该非易失存储器的EFUSE(一次性可编程存储器)或OTP(One TimeProgrammable，一次性可编程)区域。
具体地，芯片在接收到上述的工作模式切换指令之后，可对该工作模式切换指令进行解析以获取该工作模式切换指令中的IO管脚值，而后可将该IO管脚值锁存入芯片的寄存器(例如，非易失存储器的EFUSE或OTP区域)中。
步骤103，从寄存器中读取IO管脚值。
具体地，将上述IO管脚值锁存入芯片的寄存器后，芯片可从该寄存器中读取该IO管脚值。
步骤104，根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。
具体地，芯片从寄存器中读取到上述IO管脚值后，可根据该IO管脚值确定芯片的工作模式，并根据该工作模式进行启动。
在本申请的一个实施例中，在芯片上电之后，还包括将芯片内部复位。
具体地，在芯片上电之后，芯片可通过内部复位电路执行内部复位功能，进行复位。
其中，上述步骤101～步骤104可在芯片复位的过程中进行执行。
进一步地，在本申请的一个实施例中，该芯片工作模式的控制方法，还可包括在芯片内部复位完成后，将IO管脚值对应的IO管脚释放，并将IO管脚作为芯片的通用IO管脚。
具体地，在芯片内部复位完成后，可将上述IO管脚值对应的IO管脚释放，并将该IO管脚作为芯片的通用IO管脚，即该IO管脚可作为正常的IO管脚进行使用，能够用来实现其他任意功能。由此，能够避免IO管脚被特定功能占据，从而有效地减少IO管脚的使用数量，提高IO管脚的使用率。
为了使本领域技术人员更清晰地了解本申请，图2为芯片的控制电路，如图2所示，芯片管脚IO0、IO1、IO2、IO3和IO4的数值分别对应着功能IO0、功能IO1、功能IO2、功能IO3和功能IO4，在芯片复位信号释放(芯片复位的过程中)时，可将接收到的工作模式切换指令中的芯片管脚IO0、IO1、IO2、IO3和IO4的数值(即IO管脚值)分别存放于(锁存入)内部寄存器中，并分别作为芯片内部的CHIP-MODE(芯片-模式)信号：CHIP-MODE0、CHIP-MODE1、CHIP-MODE2、CHIP-MODE3和CHIP-MODE4，其中，CHIP-MODE信号可包括该CHIP-MODE的数值(即IO管脚值)。
在芯片启动时，芯片可先从寄存器中读取该CHIP-MODE信号(即IO管脚值)(CHIP-MODE0、CHIP-MODE1、CHIP-MODE2、CHIP-MODE3和CHIP-MODE4)，并判断CHIP-MODE信号的数值(不同的数值代表了不同的启动方式)，然后基于该CHIP-MODE信号的数值对应的启动方式进行启动，以进入到对应的工作模式中，并在芯片完成启动后，芯片的IO管脚可进行释放，作为正常的IO管脚进行使用。进一步地，在芯片进入到相应的工作模式后，只有在断电并重新上电复位后，才可对工作模式进行切换。
综上，根据本申请实施例的芯片工作模式的控制方法，在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值，然后将IO管脚值锁存入芯片的寄存器，并从寄存器中读取IO管脚值，最后根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。由此，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
图3为根据本申请一个实施例的芯片工作模式的控制装置的方框示意图。
本申请实施例的芯片工作模式的控制装置，可配置于芯片中，以实现在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值，并将IO管脚值锁存入芯片的寄存器，以及从寄存器中读取IO管脚值，而后根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片，从而能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
如图3所示，该芯片工作模式的控制装置300，可包括：接收模块310、锁存模块320、读取模块330和控制模块340。
其中，接收模块310用于在芯片上电之后，接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值。
锁存模块320用于将IO管脚值锁存入芯片的寄存器。
读取模块330用于从寄存器中读取IO管脚值。
控制模块340用于根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。
在本申请的一个实施例中，芯片工作模式的控制装置，还包括：复位模块350用于在芯片上电之后，将芯片内部复位。
在本申请的一个实施例中，工作模式切换指令通过以下方式生成：电子设备根据输入信息生成工作模式切换指令，或者电子设备通过对芯片IO管脚进行上下拉控制，以生成工作模式切换指令。
在本申请的一个实施例中，芯片工作模式的控制装置，还包括：释放模块360，用于在芯片内部复位完成后，将IO管脚值对应的IO管脚释放，并将IO管脚作为芯片的通用IO管脚。
需要说明的是，本申请实施例的芯片工作模式的控制装置中未披露的细节，请参照本申请实施例的芯片工作模式的控制方法中所披露的细节，具体这里不再赘述。
综上，本申请实施例的芯片工作模式的控制装置，首先在芯片上电之后，通过接收模块接收工作模式切换指令，其中，工作模式切换指令包括芯片的输入/输出IO管脚值，然后通过锁存模块将IO管脚值锁存入芯片的寄存器，并通过读取模块从寄存器中读取IO管脚值，最后通过控制模块根据IO管脚值确定芯片的工作模式，并根据工作模式启动芯片。由此，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
为了实现上述实施例，本申请还提出一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行，以实现本申请前述实施例提出的芯片工作模式的控制方法。
本申请实施例的计算机可读存储介质，通过存储计算机程序并被处理器执行，能够实现对芯片工作模式的切换，并提高了芯片IO管脚的使用率。
在本说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种芯片工作模式的控制方法，其特征在于，包括：
在芯片上电之后，接收工作模式切换指令，其中，所述工作模式切换指令包括所述芯片的输入/输出IO管脚值；
将所述IO管脚值锁存入所述芯片的寄存器；
从所述寄存器中读取所述IO管脚值；
根据所述IO管脚值确定所述芯片的工作模式，并根据所述工作模式启动所述芯片。
2.根据权利要求1所述的芯片工作模式的控制方法，其特征在于，所述在芯片上电之后，还包括：
将所述芯片内部复位。
3.根据权利要求1所述的芯片工作模式的控制方法，其特征在于，其中，所述工作模式切换指令通过以下方式生成：
电子设备根据输入信息生成所述工作模式切换指令，或者电子设备通过对所述芯片IO管脚进行上下拉控制，以生成所述工作模式切换指令。
4.根据权利要求2所述的芯片工作模式的控制方法，其特征在于，还包括：
在所述芯片内部复位完成后，将所述IO管脚值对应的IO管脚释放，并将所述IO管脚作为所述芯片的通用IO管脚。
5.一种芯片工作模式的控制装置，其特征在于，包括：
接收模块，用于在芯片上电之后，接收工作模式切换指令，其中，所述工作模式切换指令包括所述芯片的输入/输出IO管脚值；
锁存模块，用于将所述IO管脚值锁存入所述芯片的寄存器；
读取模块，用于从所述寄存器中读取所述IO管脚值；
控制模块，用于根据所述IO管脚值确定所述芯片的工作模式，并根据所述工作模式启动所述芯片。
6.根据权利要求5所述的芯片工作模式的控制装置，其特征在于，还包括：
复位模块，用于在所述芯片上电之后，将所述芯片内部复位。
7.根据权利要求5所述的芯片工作模式的控制装置，其特征在于，其中，所述工作模式切换指令通过以下方式生成：
电子设备根据输入信息生成所述工作模式切换指令，或者电子设备通过对所述芯片IO管脚进行上下拉控制，以生成所述工作模式切换指令。
8.根据权利要求6所述的芯片工作模式的控制装置，其特征在于，还包括：
释放模块，用于在所述芯片内部复位完成后，将所述IO管脚值对应的IO管脚释放，并将所述IO管脚作为所述芯片的通用IO管脚。
9.一种芯片，其特征在于，包括如权利要求5-8中任一项所述的芯片工作模式的控制装置。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-4中任一项所述的芯片工作模式的控制方法。
CN202111211357.0A 2021-10-18 2021-10-18 芯片工作模式的控制方法、装置、芯片和存储介质 Pending CN114020682A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111211357.0A CN114020682A (zh) 2021-10-18 2021-10-18 芯片工作模式的控制方法、装置、芯片和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111211357.0A CN114020682A (zh) 2021-10-18 2021-10-18 芯片工作模式的控制方法、装置、芯片和存储介质

Publications (1)

Publication Number Publication Date
CN114020682A true CN114020682A (zh) 2022-02-08

Family

ID=80056689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111211357.0A Pending CN114020682A (zh) 2021-10-18 2021-10-18 芯片工作模式的控制方法、装置、芯片和存储介质

Country Status (1)

Country Link
CN (1) CN114020682A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114691227A (zh) * 2022-04-25 2022-07-01 紫光计算机科技有限公司 Bios系统多模式的启动方法和装置、电子设备和存储介质
CN115220978A (zh) * 2022-09-19 2022-10-21 瀚博半导体(上海)有限公司 包括在线调试模式的芯片启动方法和装置、芯片和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070094487A1 (en) * 2005-10-21 2007-04-26 Inventec Corporation Automatic resetting system and method
CN101666838A (zh) * 2009-09-15 2010-03-10 北京天碁科技有限公司 一种芯片系统及其模式控制方法
CN101738977A (zh) * 2009-11-24 2010-06-16 福建星网锐捷网络有限公司 一种切换主控芯片工作模式的方法及其网络设备
CN110780932A (zh) * 2019-09-26 2020-02-11 苏州浪潮智能科技有限公司 一种pcie切换芯片的工作模式切换方法与装置
CN111816627A (zh) * 2020-09-09 2020-10-23 武汉新芯集成电路制造有限公司 一种存储封装芯片及其引脚复用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070094487A1 (en) * 2005-10-21 2007-04-26 Inventec Corporation Automatic resetting system and method
CN101666838A (zh) * 2009-09-15 2010-03-10 北京天碁科技有限公司 一种芯片系统及其模式控制方法
CN101738977A (zh) * 2009-11-24 2010-06-16 福建星网锐捷网络有限公司 一种切换主控芯片工作模式的方法及其网络设备
CN110780932A (zh) * 2019-09-26 2020-02-11 苏州浪潮智能科技有限公司 一种pcie切换芯片的工作模式切换方法与装置
CN111816627A (zh) * 2020-09-09 2020-10-23 武汉新芯集成电路制造有限公司 一种存储封装芯片及其引脚复用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114691227A (zh) * 2022-04-25 2022-07-01 紫光计算机科技有限公司 Bios系统多模式的启动方法和装置、电子设备和存储介质
CN115220978A (zh) * 2022-09-19 2022-10-21 瀚博半导体(上海)有限公司 包括在线调试模式的芯片启动方法和装置、芯片和设备

Similar Documents

Publication Publication Date Title
US8065512B2 (en) Embedded memory protection
US8176281B2 (en) Controlling access to an embedded memory of a microcontroller
CN114020682A (zh) 芯片工作模式的控制方法、装置、芯片和存储介质
US4672534A (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
KR100988157B1 (ko) 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체
CN101561857B (zh) 多模式启动的安全嵌入式系统
US7805650B2 (en) Semiconductor integrated circuit and debug mode determination method
CN115344308A (zh) 安全启动装置及方法
CN107273249B (zh) 主板测试方法、处理器和主板测试系统
CN110459260B (zh) 自动测试切换装置、方法和系统
CN113160875B (zh) 芯片测试系统和测试方法
US20010049783A1 (en) Method and installation for preventing premature termination of BIOS refresh operation due to pressing of reset button
JP2743850B2 (ja) データ処理装置
CN100363893C (zh) 加载系统及方法
KR100543152B1 (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
JP2003122594A (ja) 半導体装置および評価装置
CN214751393U (zh) 微控制器和计算系统
CN114253784A (zh) 芯片测试模式的配置方法、装置、soc芯片及电子设备
CN113127275A (zh) 电子装置及其测试模式启用方法
CN112989440B (zh) 芯片、处理器驱动方法及电子设备
CN112631663B (zh) 一种基于ARMv7 SoC的一体化映像引导启动方法
CN117251221B (zh) 微控制芯片及其管理方法、存储介质
CN118200334A (zh) 一种下载镜像的方法、装置、设备和存储介质
CN115408204A (zh) 芯片双固件备份启动方法、装置、电子设备及存储介质
CN116166180A (zh) 存储器装置以及抹除方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Ningbo City, Zhejiang Province, 315200

Applicant after: Aixin Yuanzhi Semiconductor Co.,Ltd.

Address before: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315200

Applicant before: Aixin Yuanzhi Semiconductor (Ningbo) Co.,Ltd.

Country or region before: China

Country or region after: China

Address after: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315200

Applicant after: Aixin Yuanzhi Semiconductor (Ningbo) Co.,Ltd.

Address before: 201702 room 1190, zone B, floor 11, building 1, No. 158 Shuanglian Road, Yangpu District, Shanghai

Applicant before: Aisin Yuanzhi semiconductor (Shanghai) Co.,Ltd.

Country or region before: China

CB02 Change of applicant information